SU1054695A1 - Балансировочное устройство - Google Patents

Abstract

БАЛАНСИРОВОЧНОЕ УСТРОЙСТВО, содержащее после;довательно соединенные двухканальные блок измерени  дисбаланса, блок пам ти и блок промежуточной пам ти, каждый канал которого имеет две цепи, выполненные кажда  в виде последовательно соединенных аналогового ключа, запоминающего блока, компаратора, второй вход которого св зан с сигнальным входом . аналогового ключа и соответствующим ВЫХОДОМ6noj a пам ти, И логического элемента ЗИ, блок управлени  и блок формировани  сигнала, включающий формирователь импульсов, вход которо го соединен с выходом блока управлени  и вторыми входами элементов JM, триггер, R-вход которого соединен с выходом формировател  импульсов, а выход - с входом блока управлени , инвертор, вход которого соединен с управл ющими входами ключей, а выход - с третьими входами элементов ЗИ, и элемент 4И, каждый вход KOTOJ рого соединен с выходом одного из j элементов ЗИ, а второй выход блока управлени  св зан с управл ющим входом блока пам ти, отличающеес  тем, что, с целью повышени  точности балансировки, оно снабжено вторым, блоком промежуточной пам ти, выполненным аналогично первому , последовательно соединенными элементом 2И, вход которого св зан с выходом формировател  импульсов, вторым формирователем импульсов и вторым элементом 2И, выход которого св зан с входом инвертора, последовateльнo соединенными вторым три|- гером, R-вход которого подключен к R-входу первоГо триггера, и элемен (Л том 2И-НЕ, выход которого соединен с S-входом первого триггера, последовательно соединенными вторым элементом 4И, вход которого св зан с инверсным выходом первого триггера, и индикатором, третьим формирователем импульсов, выход которого св зан с вторым входом первого элемента 2И, ел последовательно соединенными третьим 4: элементом 2И, входы которого подклюО чены соответственно к выходу второго СО СП формировател  импульсов и инверсному выходу второго триггера, вторым инвертором , элементом ЗИ и. вторым индикатором , элементом 4И-НЕ, каждый вход которого соединен с выходом одного из элементов ЗИ второго блока промежуточной пам ти, а выход - с S-входбм второго триггера, вторые входы элементов ЗИ и второго элемента 4И соединены с выходом блока управлени  , третий вход элемента ЗИ формировател  сигнала св зан с инверсным выходом второго триггера.

Description

выход второго инвертора подключен к третьим входам элементов ЗИ второго €лока промежуточной пам ти, управл ю щие входы аналоговых ключей которого св заны с выходом третьего элемента 2И, третий вход второго элемента «И, второй вход второго элемента 2И и

вход третьего формировател  импульсов св зан с первым входом элемента 2И-НЕ, второй вход которого подключен к выходу первого элемента (И, а четвертый вход второго элемента И св зан с выходом первого инвертора .

Изобретение относитс  к. балансировочной технике и может быть использовано в балансировочных станкахавтоматах с разделенными измерительной и двум  корректирующими позици ми .

Известно балансировочное устройство , содержащее последовательно соединенные двухканальные блок измерени  дисбаланса, в который вход т дат чики, опорный генератор, усилитель, демодул тор и преобразователь, блок промежуточной пам ти, каждый канал которого состоит из соединенных последовательно аналогового ключа и запоминающего блока, входы блока соединены с выходами блока измерени  через блок пам ти, и блок управлени  предназначенный дл  формировани  системы команд управлени  блоком измерени  и механизмами корректировки, каждый из которых содержит механизм отсчета глубины сверлени  и мехинизм ориентации ротора по углу. По параметрам дисбаланса, хран щимс  в блоках промежуточной пам ти, последние управл ют работой сверлильных головок.Устройство позвол ет произвести замер параметров дисбаланса ротора по двум плоскост м одновременно , запомнить эти параметры и передать их в блок промежуточной пам -ь ти. Цикл работы устройства позвол ет производить одновременно замер параметров дисбаланса одного ротора и коррекцию дисбаланса двух других роторов по данным замера в предыдущих циклах результаты которых передаютс  в блок промежуточной пам ти вместе с перемещением ротора с измерительного блока на первый и второй механизмы коррекции .1,

Недостаток данного устройства заключаетс  в том, что оно не обеспечивает требуемой точности балансировки , так как отсутствует контроль за передачей измеренных параметров в блоки промежуточной пам ти.

Наиболее близким по технической сущности к изобретению  вл етс  балансировочное устройство, содержащее последовательно соединенные двухканальные блок измерени  дисбаланса, блок пам ти и блок промежуточной пам ти , каждый канал которого имеет две цепи, выполненные кажда  в виде последовательно соединенных аналогового ключа, запоминающего блока, компаратора, второй вход которого св зан с сигнальным входом аналогового ключа и соответствующим выходом блока пам ти, и логического элемента ЗИ, Длок управлени  и блок формировани  сигнала, включающий формирователь импульсов, вход которого соединен с выходом блока управлени  и вторыми входами элементов ЗИ, триггер , R-вход которого соединен с выходом формировател  импульсов, а выход - с входом блока управлени , инвертор , вход которого соединен с управл ющими входами аналоговых ключей , а - с третьими входами элементов ЗИ, и элемент {И, каждый вход которого соединен с выходом одного из элементов ЗИ, а второй выход блока управлени  св зан с управл ющим входом блока пам ти. Выход элемента И соединен с S-входом триггера , вход инвертора - с выходом формировател  импульсов 21. Устройство позвол ет производить одновременно замер параметров дисбаланса одного ротора и коррекцию дисбаланса другого гю данным замера в предыдущем цикле, результаты которого передаютс  в блок промежуточной пам ти вместе с перемещением ротора с изме рительного блока на механизм коррекции . При передаче результатов замера в блок промежуточной пам ти устройст во обеспечивает автоматический контроль за передачей измеренных параметров . Недостаток известного устройства заключаетс  в том, что оно не обеспечивает полный контроль за передачей информации блока промежуточной пам ти. Высокопроизводительные балан сировочные автоматы, предназначенные дл  двухплоскостной балансировки, обычно содержат одну измерительную и две корректирующие позиции (одна корректируимца  позици  дл  левой плоскости коррекции, а втора  - дл  правой) и на автомате одновременно наход тс  в обработке три ротора (по одному ротору на каждой из позиций ). Дл  таких автоматов недостаточно одного блока промежуточной пам ти , блок формировани  сигнала, при мененный в известном устройстве, не обеспечивает ни правильной очередностй перемещени  полученной в результате измерени  информации по бло кам, ни полного контрол  за передачей информации. Это приводит к ошибкам при коррекции дисбаланса ротора и, как следствие, к снижению точности балансировки роторов на автомате Целью изобретени   вл етс  повышение точности балансировки,; Поставленна  цель достигаетс  тем что балансировочное устройство, содержащее последовательно соединенные , двухканальные блок измерени  дисбаланса , блок пам ти и блок промежуточной пам ти, каждый канал которого имеет две цепи, выполненные кажда  в виде последовательно соединенных аналогового ключа, запоминающего бло ка , компаратора , второй вход которого св зан с сигнальным входом аналогового ключа и соответствующим выходом блока пам ти и логического элемента ЗИ, блок управлени  и блок формировани  сигнала, включающий фор мирователь импульсов, вход которого соединен с выходом блока управлени  и вторыми входами элементов ЗИ, триггер, R-вход которого соединен с выходом формировател  импульсов, а выход - с входом блока управлени , инвертор, вход которого соединен с управл ющими входами ключей, а вы ход - с третьими входами элементов ЗИ, и элемент И, каждый вход которого соединей с выходом одного из элементов ЗИ, а второй выход блока управлени  св зан с управл ющим входом блока пам ти, снабжено вторым блоком промежуточной пам ти, выполненным аналогично первому, последовательно соединенными элементом 2И, вход которого св зан с выходом формировател  импульсов, вторым формирователем импульсов и вторым элементом 2И, выход которого св зан с входом инвертора, последовательно соединенными вторым триггером, R-вход которого подключен к R-входу первого триггера , и элементом ZM-HE, выход которого соединен с S-входом первого триггера , последовательно соединенными вторым элементом , вход которого св зан с инверсным выходом первого триггера, и индикатором, третьим формирователем импульсов, выход которого св зан с вторым входом первого элемента 2И, последовательно соединенными третьим элементом 2И, входы которого подключены-соответственно к выходу второго формировател  импульсов и инверсному выходу второго триггера, вторым инвертором, элементом ЗИ и вторым индикатором, элементом И-НЕ, каждый вход которого соединен с выходом одного из элементов ЗИ второго блока промежуточной пам ти , а выход - с S-входом второго триггера, вторые входы элементов ЗИ и второго элемента И соединены -с выходом блока управлени , третий вход элемента ЗИ формировател , сигнала св зан с инверсным выходом второго . триггера, выход второго инвертора подключен к третьим входам элементов ЗИ второго блока промежуточной пам ти, управл ющие входы аналоговых ключей которого св заны с выходом третьего элемента 2И, третий вход второго элемента АИ, второй вход второго элемента 2И и вход третьего формировател  импульсов св заны с первым входом элемента 2И-НЕ, второй вход которого подключен к выходу первого элемента , а четвертый вход второго элемента св зан с выходом первого инвертора. На чертеже изображена структурна  схема балансировочного устройства. Устройство содержит блок 1 измерени , разделенный на два измерительных канала, ка)кдый из которых выполнен в виде последовательно соединенных датчика 2 дисбаланса, сум51 матора 3, усилител  и двух св занных между собой и с выходом усилител  Ц синхронных детекторов 5 причем второй выход датчика 2 дисбаланс одного канала св зан с вторым входом сумматора 3 другого канала, блок 6 пам ти, состо щий из двух каналов, каждый из которых содержит две цепи, состо щие кажда  из последовательно соединенных аналогового ключа 7, св  занного с выходом соответствующего синхронного детектора 5 блока 1 измерени , и запоминающего блока 8, пе вый двухканальный блок 9 промежуточной пам ти, каждый канал которого имеет две цепи, кажда  из которых- вы полнена в виде последовательно соеди ненных аналбгового ключа 10, запоминающего блока -11, -компаратора 12, вт рой вход которого св зан с сигнальны входом аналогового ключа 10 и выходом соответствующего запоминающего блока 8 блока 6 пам ти, и элемента 13 ЗИ, второй блок 1k промежуточной пам ти, идентичный по конструкции первому блоку 9 промежуточной пам ти кажда  из цепей которого выполнена в виде последовательно соединенных аналогового ключа 15, запоминающего блока 16, компаратора 17i второй вход которого св зан с сигнальным входом аналогового ключа 15 и выходом соответствующего запоминающего блока 11 первого блока 9 промежуточной пам ти и элемента 18 ЗИ. Устройство содержит также блок 19 управлени  и блок 20 формировани  сигнала, который выполнен в виде последовательно соединенных формировател  21 импульсов. вход которого соединен с выходом бло ка 19 управлени , элемента 22 2И, второго формировател  23 импульсов, второго логического элемента 2 2И, выход которого св зан с управл ющими входам аналоговых ключей 10 блока,9 промежуточной пам ти, инвертора 25, выход которого соединен с вторыми входами логических элементов 13 ЗИ блока 9 промежуточной пам ти, первого триггера 26, R-вход которого соединен с выходом формировател  21 импульсов , а выход - с входом блока 19 управлени , последовательно соеди ненных второго триггера 27, R-вход которого подключен к R-входу первого триггера 26, и элемента 28 2И-НЕ, выход которого соединен с S-входом первого триггера 26, элемента 29 И, каждый вход которого соединен с вы5 ходом одного из элементов 13 ЗИ первого блока 9 промежуточной пам ти, последовательно соединенных второго элемента 30 И, вход которого св зан с инверсным выходом первйго триггера 26, и индикатора 3, третьего формировател  32 импульсов, выход которого св зан с вторым входом первого элемента 22 2И, последовательно сое-, диненных третьего элемента 33 2И, входы которого подключены соответственно к выходу второго формировател  23 импульсов и инве рсному выходу второго триггера 27, второго инвертора З, элемента 35 ЗИ и второго индикатора 36, элемента 37 И-НЕ, каждый вход которого соединен с вцходом одного из элементов 18 ЗН второго блока 1 промежуточной пам ти, а выход - с S-входом второго триггера 27, вторые входы элементов 13 и 18 и 35 ЗИ и второго элемента 30 4И соединены с выходом блока 19 управлени , третий вход элемента 35 ЗИ блока 20 формировани  сигнала св зан с инверсным выходом второго триггера 27, выход второго инвертора 3 подключен к третьим входам элементов 18 ЗИ второго блока 1 промежуточной пам ти, управл ющие входы аналоговых ключей 15 которого св заны с выходом третьего элемента 33 2И, третий вход второго ; элемента 30 , второй вход второго элемен-ра 2k 2И и вход третьего формировател  32 импульсов св зан с первым входом элемента 28 2И-НЕ, . второй вход которого подключен к выходу первого элемента 29 , а четвертый вход второго элемента 30 св зан с выходом первого инвертора 25. Вторые входы синхронных детекторов 5 св заны с выходами генератора опорных сигналов (на чертеже не показан), а управл ющие входы аналоговых клрчей 7 блока 6 пам ти - с вторым выходом блока 19 управлени . Устройство работает следующим образом . Колебани  опор станка(на чертеже не показан), пропорциональные дисба лансу-ротора (на чертеже не показан ) , воспринимаютс  и преобразуютс  в электрический сигнал датчиками 2 дисбаланса, расположенными в блоке 1 измерени . Так как блок 1 измерени  содержит два идентичных канала, то рас ;мотрим работу одного из них, например левого. Сигналы датчика 2 дисбаланса поступают на входы сум71 маторов 3 схемы разделени  плоскостей коррекции, с помощью которых сигналы датчиков 2 привод тс  к заданным плоскост м коррекции. Приве-: денный сигнал с выхода сумматора 3 поступает на вход усилител  сигнала датчика 2 дисбаланса, затем на входы синхронных детекторов 5, управл емых от генератора опорных сигналов . На выходе синхронных детекторов 5 получаем посто нные напр жени  пропорциональные проекци м вектора дисбаланса на заданные оси коррекции Эти напр жени  через аналоговый ключ поступают на вход запоминающего блока 8, После окончани  измерени  командой из блока 19 управлени  закрываетс  аналоговый ключ 7 и вс  информаци  о дисбалансе ротора хранитс в запоминающих блоках 8. В высокопроизводительных автоматах дл  балан сировки роторов в двух плоскост х коррекции имеетс  обычно одна измерительна  и две корректирующие позиции (одна дл  левой плоскости коррекции , а втора  - дл  правой), и на автомате одновременно наход тс  три ротора (по одному ротору на каждой из позиций), причем у одного из них дисбаланс измер етс , а у двух других - корректируетс . При этом информаци  о дисбалансе ротора прив зываетс  к положению ротора на автомате: если ротор находитс  на измерительной позиции, то информаци  о его дисбалансе находитс  в запоминающих блоках 8 блока 6 пам ти (после окончани  цикла измерени ). При перемещении ротора с измерительной позиции на первую кор)ектирующую позицию информаци  о его дисбалансе должна также передвинутьс  в запоминающие блоки 11 блока 9 промежуточной пам ти и хранитьс  там до окончани  коррекции дисбаланса в одной из плоскостей коррекции этого ротора. Эта информаци  используетс  дл  отсчета перемещений корректирующих головок в данной плоскости коррекции . Затем ротор перемещаетс  с первой корректирующей позиции на вто рую дл  коррекции дисбаланса в другой плоскости коррекции (на чертеже не показаны), При этом информаци  о его дисбалансе должна также передвинутьс  в запоминающие блоки 16 второго блока 1 промежуточной пам т и хранитьс  там до окончани  коррекции дисбаланса во второй плоскости. 5 Пор док перемещени  информации обычный дл  устройств с последовательной передачей информации, т.е. сначала должна быть передана информаци  из первого блока 9 промежуточной пам ти во второй блок И промежуточной пам ти, а затем из блока 6 пам ти - в первый блок 9 промежуточной пам ти. Задача передачи информации решаетс  следующим образом. При поступле НИИ команды из блока 19 управлени  на разрешение передачи информации на вход формировател  21 импульсов приходит сигнал, и на его выходе формируетс  отрицательный импульс, длительность которого должна быть больше времени установлени  триггеров 26 и 27 в нулевое состо ние. Импульс с выхода формировател  21 поступает на R-входы триггеров 26 и 27 и устанавливает их в нулевое состо ние . Одновременно этот импульс поступает через логический элемент 222И на вход второго формировател  23импульсов, который формирует импульс передачи информации, длительность которого выбираетс  по посто нной времени запоминающих блоков 11 и 16. Второй формирователь 23 импульсов запускаетс  по переднему фронту отрицательного импульса и формирует импульс определенной длительности . Этот импульс поступает на первые входы элементов 2 и 33 2И. На второй вход элемента 33 2И поступает высокий уровень напр жени  в инверсного выхода триггера 27, а на второй вход элемента 2ч 2И - низкий уровень напр жени  с пр мого выхода.триггера 27. Таким образом, импульс положицельной пол рности, формируемый вторым формирователем 23 импульсов, проходит через элемент 33 2И на управл ющие входы аналоговых ключей 15 блока 1t промежуточной пам ти и открывает их, тем самым разреша  передачу информации из запоминающих блоков 11 первого блока 9 промежуточной пам ти в запоминающие блоки 16 второго блока 1 4 промежуточной пам ти. Врем  передачи определ етс  длительностью выходного импульса второго формировател  23 импульсов. В момент времени, когда значени  напр жений на входах аналоговых ключей 15 и на выходах соответствующих запоминающих блоков 1б сравниваютс  или их разность не превышает значеНИИ уровней компараторов 17, на выходах последних сформируютс  высокие уровни напр жени . Порог срабаты вани  компаратора 17 от нул  (за нуль принимаетс  разность двух сравниваемых и одинаковых по величине напр жений на входе компаратора 17) в обе стороны настраиваетс  одинаковым и выбираетс  по величине разрешенной-ошибки в передаче информации . Сигналы с выходов компараторов 1 поступают на входы соответствующих элементов 18 ЗИ. Так как второе входы логических элементов 18-ЗИ сое динены с выходом блока 19 управлени  а третьи - через инвертор 3 и элемент 33 2И с выходом второго формиро вател  23 иМпульсов, то в момент перезаписи информации из первого блока 9 промежуточной пам ти во второй блок 1 промежуточной пам ти на выхо дах элементов 18 ЗИ сформируютс  сиг налы, соответствующие состо нию выхо дов компараторов 17- Эти сигналы поступают на входы элемента 37 И-НЕ. При наличии одновременно на всех вхо дах элемента 37 высоких уровне на его выходе формируетс  низкий уро вень, который поступает на S-вход триггера 27 и устанавливает его в единичное состо ние. С пр мого выхода триггера 27 на вход третьего формировател  32 импульсов поступает команда об окончании передачи информации из первого блока 9 промежуточной пам ти во второй блок И промежуточйой пам ти. Если хот  бы в одной из цепей за врем  перезаписи не происходит полной передачи информации , то на выходе элемента 37 не включаетс  низкий уровень и треггер 27 не переключаетс  в единичное состо ние. На всех трех входах элемента 35 ЗИ высокие уровни. На его выходе включаетс  высокий уровенъ напр жени , который включает индикатор Зб, сигнализирующий о сбое при передаче информации из первого блока 9 промежуточной пам ти во второй блок 1 промежуточной пам ти. Если сбо  при передаче информации не произошло, т.е. информаци  в блок Т промежуточной пам ти прин та полностью , то триггер 27 переключаетс  в единичное состо ние и на входы третьего формировател  32 импульсов и элемента 2И с пр мого выхода триггера 27 поступает высокий уровень . На выходе третьего формироВа-. 1 510 тел  32 импульсов формируетс  отрицательный импульс, который, пройд  через элемент 22 2И, поступает на вход второго формировател  23 импульсов , который вновь формирует импульс передачи информации, поступающий через элемент 2 2И на управл ющие входы аналоговых ключей 10 первого блока 9 промежуточной па-, м ти. Аналоговые ключи 10 открываютс , тем самым разреша  передачу информации из блока б пам ти в запоминающие блоки 11 перевого блока 9 промежуточной пам ти. В момент времени , когда значени  напр жений на входах аналоговых ключей 10 и на выходах соответствующих блоков П сравниваютс  или их разность не превышает значений уровней срабатывани  компараторов 12, на выходах последних сформируютс  высокие уровни напр жени . Сигналы с выходов компараторов 12 поступают на входы соответствующих логических элементов 13 ЗИ. Так как вторые входы логических элементов 13 ЗИ соединены с выходом блока 19 управлени , а третьи - через инвертор 25 и элемент 24 2И с выходом второго формировател  23 импульсов, то в момент перезаписи информации из блока 6 пам ти в первый блок 9 промежуточной пам ти на выходах элементов 13 ЗИ сформируютс  сигналы, соответствующие состо нию выходов компараторов 12. Эти сигналы поступают на входы второго элемента 29 tH. При наличии на всех входах второго элемента 29 4И высоких уровней, на его выходе формируетс  высокий уровень, который поступает на вход элемента 28 2И-НЕ, низкий уровень с выхода которого поступа  на S-вход триггера 26 и устанавливает его в единичное состо ние. С пр мого выхода триггера 26 в блок 19 управлени  поступает команда об окончании передачи информации из блока 6 пам ти в первый блок 9 промежуточной пам ти. Если хот  бы в одной из цепей не происходит полной передачи информации, команда об окончании передачи информации в блок 19 управлени  не поступает , на выходе элемента 30 по вл етс  высокий уровень, который включает второй триггер 27, сигнализирующий о сбое при передаче информации из блока 6 пам ти в первый блок 9 промежуточной пам ти. Таким образом, в соответствии с перемещением балансируемого ротора по позици м автомата, устройство обеспечивает автоматический контроль за передачей измеренных параметров дисбаланса из блока пам ти в промежуточную пам ть первой корректирующей позиции и из промежуточной пам ти первой корректирующей позиций в промежуточную пам ть второй корректирующей позиции. Наличие в каждой из цепей; блоков промежуточl s 12 ной пам ти элементов, контролирующих полученную информацию, позвол ет осуществить диагностику неисправ ностей секций, что повышает точность балансировки. 8 случае неполн ой передачи информации в блоки промежуточной пам ти, оператору выдаетс  световой. сигнал о неисправност х каждого из блоков промежуточной пам ти, что сократит врем  поиска неисправное тей в процессе эксплуатации уст ройства.

Claims (1)

1. БАЛАНСИРОВОЧНОЕ УСТРОЙСТВО, содержащее последовательно соединенные двухканальные блок измерения дисбаланса, блок памяти и блок промежуточной памяти, каждый канал которого имеет две цепи, выполненные Каждая в виде последовательно соединенных аналогового ключа, запоминающего блока, компаратора, второй вход которого связан с сигнальным входом . аналогового ключа и соответствующим выходом-бло)<а памяти, й логического элемента ЗИ, блок управления и блок формирования сигнала, включающий формирователь импульсов, вход которо·го соединен с выходом блока управления и вторыми входами элементов триггер, R-вход которого соединен с выходом формирователя импульсов, а выход - с входом блока управления, инвертор, вход которого соединен с управляющими входами ключей, а выход - с третьими входами элементов ЗИ, и элемент 4И, каждый вход кото] рого соединен с выходом одного из (элементов ЗИ, а второй выход блока управления связан с управляющим входом блока памяти, отличающееся тем, что, с целью повышения точности балансировки, оно снабжено вторым, блоком промежуточной памяти, выполненным аналогично первому, последовательно соединенными элементом 2И, вход которого связан с выходом формирователя импульсов, вторым формирователем импульсов и вторым элементом 2И, выход которого связан с входом инвертора, последова+ельно соединенными вторым три| гером, R-вход которого подключен к R-входу первого триггера, и элементом 2И-НЕ, выход которого соединен с S-входом первого триггера, последовательно соединенными вторым элементом 4И, вход которого связан с инверсным выходом первого триггера, и индикатором, третьим формирователем импульсов, выход которого связан с вторым входом первого элемента 2И, последовательно соединенными третьим элементом 2И, входы которого подключены соответственно к выходу второго формирователя импульсов и инверсному выходу второго триггера, вторым инвертором, элементом ЗИ и. вторым индикатором, элементом 4И-НЕ, каждый вход которого соединен с выходом одного из элементов ЗИ второго блока промежуточной памяти, а выход - с S-входом второго триггера, вторые входы элементов ЗИ и второго элемента 4И соединены с выходом блока управления , третий вход элемента ЗИ формирователя сигнала связан с инверсным выходом второго триггера,

   SU ..„ 1054695 выход второго инвертора подключен к третьим входам элементов ЗИ второго блока промежуточной памяти, управляю· щие входы аналоговых ключей которого связаны с выходом третьего элемента 2И, третий вход второго элемента 4И, второй вход второго элемента 2И и вход третьего формирователя импульсов связан с первым входом элемента 2И-НЕ, второй вход которого подключен к выходу первого элемента 4И, а четвертый вход второго элемента 4И связан с выходом первого инвертора.