SU1049983A1 - Устройство дл контрол блоков посто нной пам ти - Google Patents

Description

Изобретение относитс  к запоминающим устройствам, а именно к устройствам контрол  блоков посто нной пам ти. Известно устройство, содержащее считывающий блок, подключенный к входам блока управлени  и регистра адреса, и блок сравнени , счетчик и сумматор, входы которого подключены к выходам регистра адреса и одним входом блока сравнени , а выходы - к входам счетчика, выходы которого соединены с другими входами блока сравнени , выход которого подключен к блоку управлени  1. Однако это устройство содержит . в своем составе считывающий блок, что снижает быстродействие устройства , а также не содержит в свое составе схем, обеспечивающих провер ку блоков посто нной пам ти по полным и частным контрольным суммам. Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  контрол  блоков посто нной пам ти методом полных и частных Контрольных суим, содержащее блок управлени , счетчик адреicoB , счетчик сумм, дешифратор,устройство установки, бл.ок ОЗУ, сумматор , сборку разр дов сумматора,- бло сравнени . В этом устройстве формирование и проверка частных и полных контрольн сумм на соответствие эталонным осущ ствл етс  путем. (-П+1) кратного просчета контрольных сумм по всем адре сам провер емого блока посто нной пам ти, где п --количество разр дов счетчика адреса Г2 J.. Недостатком известного устройств  вл етс  низкое быстродействие, так как дл  получени  контрольных сукм требуетс  (п+1) циклов обращени  к адресам провер емого блока посто нной пам ти. . Цель изобретени  - повышение быс родействи  yc-fpoacTBa за счет получ . ни  всех контрольных сумм за один цикл обращени  к адресам провер емо го блока пам ти. Поставленна  цель достигаетс  те что в устройство,содержащее генератор импульсов, шифратор дополнитель ных кодов эталонных контрольных сум элемент и, счетчик адреса, дешифратор , блок сумматоров, блок триггеро и индикации, причем генератор импул сов подключен к шифратору дополмй-г кодов эталонных контрольных сумм, элементу И и счетчику адреса, выходы которого соединены с входами дешифратора, выход которого соедине с входом генератора импульсов и вто рым входом элемента И, первый вход блока сумматоров соединен с выходом (шифратора дополнительных кодов эталонных контрольных суке введены пер вый и второй блоки элементов И, первые входы второго блока элементов И подключены к выходу блока сумматоров , вторые входы соединены с выходом элемента И, а выходы соединены с входами блока триггеров и и ндикации , одни входы первого блока элементов И соединены с выходами счетчика адреса, а другие  вл ютс  входом устройства, выходы первого блока элементов И соединены с вторыми входами блока сумматоров. Нафиг. 1 представлена схема предлагаемого устройства; на фиг. 2 закономерность формировани  сигналов на вторых .входах первого блока эле- . ментов И дл  блока посто нной пам ти на восемь чисел. Устройство дл  контрол  блоков посто нной пам ти содержит генератор 1, шифратор 2 дополнительных кодов эталонных контрольньк сумм, -элемент ИЗ, счетчик 4 адреса, дешифратор 5, блок б сумматоров, блок 7 триггеров и индикации , дополнительные первый и второй блоки элементов И 8 и 9. Первый выход генератора 1 импульсов подключен к входу дешифратора 2 дополнительных кодов эталонных контрольных суьФ1, второй выход генератора 1 импульсов подключен к первому входу элемента И 3 и входу счетчика 4 адреса . Пр мые и инверсные выходы счетчика 4 адреса соединены с входами дешифратора 5, выход которого соединен с входом генератора 1 импульсов, и вторым входом элемента И 3. Блок 6 сумматоров первым входом подключен к выходу шифратора 2 дополнительных ходрв эталонных контрольных сумм. Первые входы второго блока элементов И 9 подключены к выходам блока 6 сумматоров, второй вход соединен с выходом элемента ИЗ, а выходы соединены с входами блока 7 триггеров и .-i индикации. Первый блок элементов И 8 первцми входами соединен с выходами провер емого блока посто нной пам ти 10, а вторыми выходами соединел: . с пр мыми и инверсными выходами счётчика 4. адреса, выходы первого блока элементов И 8 соединены с вторыми входами блока б сумматоров. Устройство работает следующим образом . I Первый импульс нулевого цикла ге|нератора 1 импульсов поступает на вход шифратора 2 дополнительных кодов эталонных контрольных сумм, с выхода которого дополнительны е коды эталонных полной и частных контрольных сумм поступают Пна й.ервые входы блока б сумматоров. Koii нулевого адреса с выхода счетчика 4 адреса поступает на вход контролируемого блока посто нной пам ти. Информаци  с выхода контролируемого блока посто нной пам ти через первые

входы первого блока элементов И 8 .поступает на вторые входы блока 6 сумматоров.

Пр мые и инверсные выходы разр д дов счетчика 4 адреса соединены с вторыми входами блока элементов И 8 таким образом, что информаци  на вход соответствующего сумматора частной сумке в блок б сумматоров поступает только в том случае, если в соответствии с таблицей (фиг. 2) данный сшрес участвует в формировании соот-. ветствующей частной контрольной сумлы , знак 1 показывает, что содержимое соответствующей  чейки адреса входит в состав даннбй суммы, а знак О - содержимое  чейки не входит в состав суммы.

Информаци , соответствующа  первому , второму и т.д. адресам контро 1Ируемого блока посто нной пам ти обрабатываетс  аналогично. После перё|бора количества адресов, соответст- . дующего емкости контролируемого блока посто нной пам ти, сигнал с выхбда дешифратора 5 поступает на вход Останов генератора 1 импульсов и на второй вход элемента И 3,-ПО совпадению с последним импульсом данного цикла с выхода генератора 1 импульсов , сигнал с выхода элемента И поступает на первый вход второго блока элементов И 9. В случае несоответстви  одной из контрольных . сумм эталонному значению сигнал-с выхода второго блока И 9 вызывает срабатывание триггера с соответствующей индикацией в блоке 7 триггеров и индикации. Процесс контрол  ааканчираетс .

- .

) Предлагаемое устройство обеспечивает получение всех контрольных сумм за один цикл обращени  ч адресам провер емого блока пам ти, что отсутствовало ранее в известном,и обеспечивает снижение времени контрол  в 2 раза.

Фиг, 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ, содержащее: генератор импульсов, шифратор дополнительных кодов эталонных контрольных сумм, элемент И, счетчик адреса, дешифратор, блок сумматоров, блок триггеров и индикации, причем генератор импульсов подключен к шифратору -дополнительных кодов эталонных контрольных сумм, элементу И'и счетчику адреса, выходы которого соединены с входами дешифратора, выход которого соединен с входом генератора импульсов и вторым входом элемента И, первый вход блока сумматоров соединен с выходом шифратора дополнительных кодов эталонных контрольных сумм, отличающееся тем, что, с целью повышения .быстродействия устройства, оно содержит первый и второй блоки элементов И,первые входы второго блока элементов И подключены к выходу блока сумматоров, вторые входы соединены с выходом элемента И, а выходы соединены с входами блока триггеров и индикации, одни входы первого блока элементов И соединены с выходами счет- $g чика адреса, а другие являются входом устройства, выходы первого бло- Ci ка элементов И соединены с вторыми входами блока сумматоров. С

   Φ/af

   4^

   СО

   00 со >