SU1049969A1 - Запоминающее устройство - Google Patents

Запоминающее устройство Download PDF

Info

Publication number
SU1049969A1
SU1049969A1 SU823453851A SU3453851A SU1049969A1 SU 1049969 A1 SU1049969 A1 SU 1049969A1 SU 823453851 A SU823453851 A SU 823453851A SU 3453851 A SU3453851 A SU 3453851A SU 1049969 A1 SU1049969 A1 SU 1049969A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
amplifiers
playback
shapers
Prior art date
Application number
SU823453851A
Other languages
English (en)
Inventor
Анатолий Иванович Савельев
Original Assignee
Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина filed Critical Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина
Priority to SU823453851A priority Critical patent/SU1049969A1/ru
Application granted granted Critical
Publication of SU1049969A1 publication Critical patent/SU1049969A1/ru

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

УАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее накопитель, входы которого подключены соответственно к выходам формирователей разр д

Description

Изобретение отН1х;итс  к вычиспитель ной технике. Известно запоминающее устройство, содержащее накопитель, соединениый с усилител ми считывани , имеющими временное стробйрование и амплитудную дискриминацию, с формировател ми разр дных токов, подключенных к регистру числа и с формировател ми адресных токов ll , Однако в этом запоминающем устройс ве, выполненном по системе 2Д, не предусматриваетс  подавление помех (наво- док) в разр дной щине считывани  от адресных токов и источников питани , что ухудщает его помехозащищенность. Наиболее близким к изобретению по технической сущности  вл етс  зап «инакдцее устройство с системой выборки 2Д, имеющее блок пам ти, подключенны к формировател м адресных токов, к фор мировател м разр дных «токов и к усилител м воспроизведени , соединенными с блоком местного управлени  и с регистром числа, подключенным к кодовой шине 2 . Недостаткс л известного устройства  вл етс  отсутствие компенсации помехи (наводки) от адресных токов и источник питани  на входах усилителей воспроизведени , что снижает помехозащищеннос запоминающего устройства. Цель изобретени  - повышение помехозащищенности устройства за счет подавлени  помех на входах усилителей воспроизведени , источниками которых  вл ютс  наводки от адресных токов и источников питани . Поставленна  цель достигаетс  тем, что в запоминак цее устройство, содержащее накопитель, входы которого подключены соответственно к выходам формирователей разр дных токов и формирователей адресных токов, а выходы - к входам предварительных усилителей воспроизведени , выходы которых соединены с одними из входов усилителей воспроиз ведени , другие входы которых подключ ны к выходу основного формировател  стробирующего сигнала, формирователи и формационных сигналов, входы которых соединены с выходами дискриминаторов, а выходы - с одними из входов регистра числа, выходы которых подключены к одним из входов формирователей разр дных токов, другие входы которых и другие входы регистра числа жпвл ютс  информационными входами устройства, адресными входами которого  вл ютс  Bxoztbi формироваталей адресных токов, введены сумматоры , элемент задержки и дополнительные формирователь стробирующего сигнала , усилители воспроизведени  и предварительные усилители воспроизведени , входы которых подключены к выходам формирователей разр дных токов, а выходы к одним из входов дополнительных усилителей воспроизведени , другие входы которых соединены с выходом дополнительногч формировател  стробируюшего сигнала, выходы дополнительных усилителей , воспроизведени  подключены к одним из входов сумматоров, другие входы которых соединены с выходами усилителей воспроизведени , выходы сумматоров сое динены с входами дискриминаторов, выХоаы элемента задержки подключены к входам формирователей стробирующего сигнала , вход элемента задержки  вл етс  управл ющим входом устройства.На чертеже изображена структурна  схема запоминающего устройства. Устройство содержит накопитель 1, предварительные усилители 2 .воспроизведени , формирователи 3 и 4 разр дных и адресных токов, соответственно. Подключенные, к кодовым шинам 5, регистр 6 числа, элемент 7 задержки, дсиолнительные предварительные усилители 8 воспроизведени , дополнительные усилители 9 воспроизведени , сумматоры 10, усилители 11 воспроизведени , дискриминаторы 12, формирователи 13 информационных сигналов, основной 14 и дополнительный 15 формирователи стробирующего сигнала. Устройство работает следующим образсм . В режиме считьгоани  по сигналу из кодовой шинь 5 запускаетс  соответствующий формирователь 4 и сигналы чтени  вместе с помехами (наводками) поступают из накопител  1 на входы усилителей 2, а помехи (наводки) подаютс  через разр дные шины накопител  1 на входы дополнительных предварительных усилителей 8 воспроизведени . Усиленные помехи с усилителей 8 поступают на входы дополнительных усилителей 9 воспроизведени . Аналогично усиленные сигналы чтени  с предварительных усилителей 2 воспроизведени  подаютс  на одни из входов усилителей 11 воспроизведени , на другие входы которых поступает импульс временного стробировани  с формировател  14. На входы дополнительных усилителей 9 воспроизведени  подаетс 
импульс стробировани  с формировател  15, причем формирователи 14 и 15 запускаютс  по сигналу, поступившему из кодовой шины 5 на элемент 7 задержки, что обеспечивает Независимое стробирование сигнала чтени  и помехи, за счет чего достигаетс  оптимальное отношени сигнала чтени  к поме е. Далее усиленные сигналы чтени  и помехи подаютс  на входы сумматоров 1О, Так как помехи в шинах считьгаани  и в разр дных шинах накопител  1 имеют противопо ложную пол рность, происходит их вычитание в сумматоре 10. Затем сигналы с сумматоров 10 поступают на дискриминаторы 12, далее иа формирователи
13 и на входы регистра 6, Ткаим обраН зом, при выделении сигналов чтени  1 или 0 всегда автоматически учитываютс  параметры помехи, озникаюо е в шинах считывани  накопител  1.
В режиме записи запом нающее устройство работает обычным образом, т.е. по сигналу из кодовой шины 5 запускаетс  соответствуюший формирователь 4, а также формирователи 3 в соответствии с кодом числа в регистре 6,
Технико-экономическое преимущество предлагаемого изобретени  заключаетс  в том, что дл  достижени  повышенной помехозашишейноети требуетс  дублирование двух -изве9тных устройств.

Claims (1)

  1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, входы которого подключены соответственно к выходам формирователей разрядных токов и формирователей адресных токов, а выходы - к входам /предварительных усилителей воспроизведения, выходы которых соединены с одним из входов усилителей воспроизведения, другие входы которых' подключены к выходу основного формирователя стробирующего сигнала, формирователи информационных сигналов, входы которых соединены с выходами дискриминаторов, а выходы - с одними из входов регистра числа, выходы которых подключены к одним из входов формирователей · разрядных токов, другие входы которых и другие входы регистра числа Являются информационными входами устройства, адресными входами которого являются входы формирователей адресных токов, отличающееся тем, что, с целью повышения помехозащищенности устройст— . ва, в него введены сумматоры, элемент задержки и дополнительные формирователь стробирующего сигнала, усилители воспроизведения й предварительные усилител и воспроизведения, входы которых' подключены к выходам формирователей разрядных токов, а выходы - к одним из § входов дополнительных усилителей воспроизведения, другие входы которых соединены с выходом дополнительного формирователя с тробиру юшего сигнала, выходы дополнительных усилителей воспроизведения подключены к одним из входов сумматоров, другие входы которых соединены с выходами усилителей воспроизведения, выходы сумматоров (соединены с входами дискриминаторов, выходы элемента задержки подключены к входам формирователей стробирующего сигнала, вход элемента задержки является управляющим входом устройства.
    „„ 1049969
    I ровагелей адресных токов, введены сумматоры, элемёнт задержки и дополнительные формирователь стробирующего сигнала, усилители воспроизведения и предва5 ригельные усилители воспроизведения, входы которых подключены к выходам формирователей разрядных гоков, а выходы -
SU823453851A 1982-07-02 1982-07-02 Запоминающее устройство SU1049969A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823453851A SU1049969A1 (ru) 1982-07-02 1982-07-02 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823453851A SU1049969A1 (ru) 1982-07-02 1982-07-02 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1049969A1 true SU1049969A1 (ru) 1983-10-23

Family

ID=21016964

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823453851A SU1049969A1 (ru) 1982-07-02 1982-07-02 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1049969A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1; Шигин А .Г., Дерюгин А.А,, Цифр(Яшё вычислительные машины. М., Энерги , 1975, с. 137. : 2. Специальные элементы запоминающих устройств ЭВМ на полупроводниковых приборах. Под ред. Е.И.Гальперина и А.Ю.Гордонова. М., Советское радио, 1971, с. 161 (прототип). *

Similar Documents

Publication Publication Date Title
SU1049969A1 (ru) Запоминающее устройство
SU1131483A3 (ru) Устройство дл многодорожечного воспроизведени цифровых данных с носител магнитной записи
US5025328A (en) Circuit for decoding binary information
SU1471216A1 (ru) Устройство дл воспроизведени многодорожечной цифровой магнитной записи
SU777736A2 (ru) Устройство дл записи на магнитном барабане
SU955196A1 (ru) Запоминающее устройство
SU1042073A1 (ru) Устройство дл воспроизведени фазомодулированных сигналов с носител магнитной записи
SU1091224A1 (ru) Блок считывани информации дл доменного запоминающего устройства
SU665325A1 (ru) Устройство дл записи на магнитном барабане
SU1105939A1 (ru) Блок считывани информации дл доменного запоминающего устройства
SU909686A1 (ru) Устройство воспроизведени
SU1200334A1 (ru) Блок считывания информации для доменного запоминающего устройства
SU1046768A1 (ru) Устройство дл магнитной записи-воспроизведени цифровой информации
SU1112392A1 (ru) Устройство дл воспроизведени цифрового сигнала с носител магнитной записи
SU576586A1 (ru) Устройство дл воспроизведени фазомодулированных сигналов
SU733020A1 (ru) Запоминающее устройство
SU1137531A1 (ru) Устройство контрол многоканальной магнитной записи
SU809369A1 (ru) "Запоминающее устройство
SU964711A2 (ru) Устройство дл записи и воспроизведени информации
SU862192A1 (ru) Устройство дл воспроизведени частотно-модулированного сигнала с носител магнитной записи
SU1130896A1 (ru) Устройство определени временных интервалов между соседними пиками сигналов,воспроизводимых с носител магнитной записи
SU959155A1 (ru) Блок считывани дл запоминающего устройства
SU528596A1 (ru) Устройство дл воспроизведени фазомодулированного сигнала
SU1215137A1 (ru) Запоминающее устройство с коррекцией информации
SU534784A1 (ru) Устройство дл воспроизведени цифровой информации