SU909686A1

SU909686A1 - Устройство воспроизведени

Info

Publication number: SU909686A1
Application number: SU802958056A
Authority: SU
Inventors: Александр Петрович Ерлашов; Вениамин Анатольевич Кошкаров; Борис Григорьевич Малофеев
Original assignee: Предприятие П/Я Х-5734
Priority date: 1980-07-10
Filing date: 1980-07-10
Publication date: 1982-02-28

Description

Изобретение относится к технике магнитной записи, а именно к устройствам воспроизведения дискретных данных. Известно устройство записи—воспроизведения информации,., содержащее блоки записи-воспроизведения, магнитные голов-⁵ки и блок формирования маркеров, входы которого соединены с выходами блоков воспроизведения[1}

Наиболее близким по технической сущности и достигаемому эффекту к предла- ¹⁰гаемому является устройство, содержащее первый и второй усилители, первый триггер , схему запрета, схему И, выход которой соединен с первым входом схемы запрета, и первую cxeiCiy ИЛИ, выход ко- ^,sторой подключен к второму входу схемы запрета^].

Недостатком известных устройств яв- _JQляется снижение помехоустойчивости при' повышении плотности записи.

Цель изобретения - повышение помехоустойчивости.

Указанная цель достигается тем, что устройство снабжено второй и третьей схемами ИЛИ, первым и вторым инверторами, вторым и третьим триггерами и формирователями импульсов·, выходы которых подключены к входам первой схемы ИЛИ, а входы - к выходам второго и третьего триггеров, при этом выход первого и выход второго инверторов подключены к входам первого триггера, выход второй схемы ИЛИ соединен с входом первого инвертора и с первым входом схемы И, выход третьей схемы ИЛИ подключен к входу второго инвертора и к второму входу схемы И, первый выход первого усилителя соединен с первым входом второй схемы ИЛИ и с первым входом второго триггера, второй выход первого усилителя подключен к второму входу второй схемы ИЛИ и к второму входу второго триггера, первый выход второго усилителя соединен с первым входом третьей схемы ИЛИ и с первым входом третьего триггера, а второй выход второго уси- , лителя подключен к второму входу тре>тьей схемы ИЛИ и к второму входу третьего триггера.

На чертеже приведена блок-схема устройства. 5

Устройство содержит первый и второй усилители 1 и 2, двухвходовые схемы ИЛИ 3 и 4, первый и второй инверторы 5 и 6, триггера 7 и 8, соединенные с формирователями 9-12, схему И 13, ю триггер 14 данных, формирователь 15 маркера, четырехвходовую схему ИЛИ 16 и схему 17 запрета.

Устройство работает следующим образом. ₁₅

Сигналы, считанные головкой 18 единиц и головкой 19 нулей, усиливаются усилителем 1/2/. При появлении сигнала на входе последнего на одном из его выходов появляется отрицательный импульс. ₂₀Следующий сигнал на входе усилителя будет иметь полярность, противоположную полярности предыдущего сигнала, и отрицательный импульс появится на другом из выходов усилителя 1/2/. Поскольку оба выхода усилителя 1/2/ поданы на входы триггера 7/8/, состояние последнего изменяется при каждом сигнале, при этом появляются сигналы на выходе одного из формирователей 9-12, из которых на выходе схемы ИЛИ 16 формируется синхронизирующая последовательность. Синхронизирующая последовательность через схему 17 запрета подается на выходную шину устройства.

Сигналы, соответствующие нулям и ³⁵единицам информации подаются на входы триггера 14, на выходе которого формируется последовательность дискретных данных.

При совпадении сигналов, считанных ⁴⁰головкой 18 и 19, на выходе схемы И появляется сигнал, которым через формирователь 15 запирается схема 17 запрета.

Предлагаемое изобретение позволяет ⁴5 повысить помехоустойчивость устройства воспроизведения за счет устранения ложных импульсных сигналов в триггерных формирователях. '

Claims

(54) УСТРОЙСТВО ВОСПРОИЗВЕДЕНИЯ Изобретение относитс к технике мат нитной записи, а именно к устройствам воспроизведени дискретных данных. Известно устройство записи-воспроизведени информации, содержащее блоки запис -воспроизведени , магнитные голо ки и блок формировани маркеров, входы которого соединены с выходами блоков воспроизведени l} Наиболее близким по технической сущности и достигаете ому эффекту к предлагаемому вл етс устройство, содержаще первый и второй усилители, первый три гер , схему запрета, схему И, выход которой соединен с первым входом схемы запрета, и первую схейу ИЛИ, выход которой подключен к второму входу схемы запрета| 2 1. Недостатком известных устройств вл етс снижение помехоустойчивости при повышении плотности записи. Цель изобретени - повышение помехо устойчивости. Указанна цель достигаетс тем, что устройство снабжено второй и третьей схемами ИЛИ, первым и вторым инверторами , вторым и третьим триггерами и формировател ми импульсов , выходы которых подключены к входам первой схемы ИЛИ, а входы - к выходам второго и третьего триггеров, при этом выход перво го и выход второго инверторов подключеHbi к входам первого триггера, выход второй схемы ИЛИ соединен с входом первого инвертора и с первым входом схемы И, выход третьей схемы ИЛИ подключен к входу второго инвертора и к второму входу схемы И, первый выход первого усилител соединен с первым входом второй схемы ИЛИ и с первым входом второго триггера, второй выход первого лител подключен к второму входу втсн. рой схемы ИЛИ и к второму вхх)ду второго триггера, первый выход второго ус лител соединен с первым входом третьей схемы ИЛИ и с первым входом третьего триггера, а второй выход второго усилктел поаключен к второму входу трвтьей схемы ИЛИ и к второму входу трет его триггера. На чертеже приведена блок-схема устройства. Устройство содержит первый и второй усилители 1 и 2, двухвходовые схемы ИЛИ 3 и 4, первый и второй инверторы 5 и 6, триггера 7 и 8, соединенные с формировател ми 9-12, схему И 13, тртиггер 14 данных, формирователь 15 маркера, четырехвходовую схему ИЛИ 16 .и схему 17 запрета. Устройство работает следующим обра Сигналы, считанные головкой 18 единиц и головкой 19 нулей, усиливаютс усилителем 1/2/. При по влении сигнала на входе последнего на одном из его выходов по вл етс отрицательный импульс Следующий сигнал на входе усилител будет иметь пол рность, противоположную пол рности предыдущего сигнала, и отрицательный импульс по витс на другом из выходов усилител 1/2/. Поскольку оба выхода усилител 1/2/ поданы на входы триггера 7/8/, состо ние последнего измен етс при каждом сигнале, при этом по вл ютс сигналы на выходе одного из формирователей 9-12, из которых на выходе схемы ИЛИ 16 Нормиру етс синхронизирующа последовательность . Синхронизирующа последовательгность черег схему 17 запрета подаетс на выходную щину устройства. Сигналы, соответствующие нул м к единицам информации подаютс на входы триггера 14, на выходе которого форми руетс ;последовательность дискретных данных. При совпадении сигналов, считанных головкой 18 и 19, на выходе схемы И по вл етс сигнал, которым через фор- мтфователь 15 запираетс схема 17 запрета . Предлагаемое изобретение позвол ет повысить помехоустойчивость устройства воспроизведени за счет устранени ложных импульсных сигналов в триггер{ ых формировател х. Формула изобретени Устройство воспроизведени , содержащее первый и второй усилители, первый триггер, схему запрета, схему И, выход которой соединен с первым входом схемы запрета, и первую схему ИЛИ, выход которой подключен к второму входу схемы запрета, отличаюшее с тем, что, с целью повышени помехоустойчивости , оно снабжено второй и третьей схемами ИЛИ, первым и вторым инверторами, вторым и третьим триггерами и формировател ми импульсов, выходы которых подключены к входам пергвой схемы ИЛИ, а входы - к выходам второго и третьего триггеров, при этом выход первого и выход второго инверторов подключены к входам первого триггера , выход второй схемы ИЛИ соединен с входом первого инвертора и с первым входом схемы И, выход третьей схемы ИЛИ подключен к входу второго инвертора и к второму входу схемы И, первый выход первого ус шител соединен с первым входом второй схемы ИЛИ и с первым входом второго триггера, второй выход первого усилител подключен к второму входу второй схемы ИЛИ и к второму входу второго триггера, первый выход второго усилител соединен с первым входом третьей схемы ИЛИ и с первым входом третьего триггера, а второй выход второго усилител подключен к второму входу третьей схемы ИЛИ и к второму входу третьего триггера. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 40О6455, кл. 340-146.1, опублик. 1977.
2.Авторское свидетельство СССР № 699552, кл. Gil В 5/09, 1978 (прототип).

i

1

«

|J

. 1

CM

&CO I