SU959155A1

SU959155A1 - Блок считывани дл запоминающего устройства

Info

Publication number: SU959155A1
Application number: SU813235899A
Authority: SU
Inventors: Анатолий Иванович Савельев
Original assignee: Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина
Priority date: 1981-02-10
Filing date: 1981-02-10
Publication date: 1982-09-15

Description

(54) БЛОК СЧИТЫВАНИЯ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

1

Изобретение относитс к вычислительной технике и предназначено дл использовани в цифровых вычислительных машинах .

Известен блок считывани дл запоминающего устройства, содержащий предва- 5 рительный усилитель воспроизведени и усилитель воспроизведени . Дл повышени надежности предвари ельный усилитель воспроизведени и усилитель воспроизведени соединены с амплитудным селектором и дис- ,Q криминатором 1.

Однако введение стробировани и дискриминации сигнала чтени не обеспечивает высокую надежность этого блока считывани , так как эффективность стробировани и дискриминации ограничена использовани- 15 ем только жесткого стробировани и посто нным уровнем дискриминации.

Наиболее близким техническим решением к данному изобретению вл етс блок считывани дл запоминающего устройства, со- о держащий входной каскад, вл ющийс входным каскадом блока, соединенный с входами линейных предварительных усилителей воспроизведени , другие входы которых подключены к источнику стробирующих импульсов , а выходы через дискриминаторы - к усилител м воспроизведени или к элементам формировани стандартного сигнала 2J.

Недостатком известного блока вл етс то, что в нем отсутствуют схемные решени , позвол ющие верировать уровень дискриминации сигнала чтени в зависимости от изменени условий считывани , а также то, что в нем не предусмотрено плавающее стробирование сигнала чтени .

Целью изобретени вл етс повыщекие надежности блока считывани дл запоминающего устройства.

Поставленна цель достигаетс тем, что в блок считьшани дл запоминающего устройства , содержащий коррел торы, первые входы которых, вл ютс входами блока считывани , а выходы подключены к первым входам предварительных усилителей воспроизведени , выходы предварительных усилителей воспроизведени соединены с первыми входами усилителей воспроизведени , выходы которых подключены к входам числового регистра, а вторые входы - к выходу дискриминатора, первый и второй выходы тактового генератора подключены соответственно к входам формирователей записи и считывани сигналов, выходы которых соединены с входами эталонных элементов пам ти, введены три дополнительных коррел тора, сумматор и дополнительный предварительный усилитель воспроизведени , выход которого подключен к вторым входам предварительных усилителей воспроизведени , а вход - к первому входу сумматора и к выходу первого дополнительного коррел тора , первый и второй входы которого соединены с выходом одного из эталонных элементов пам ти, с вторыми вхоДами коррел торов и с первым входом второго дополнительного коррел тора, второй вход которого подключен к выходу другого эталонного элемента пам ти и к входам третьего дополнительного коррел тора, причем выходы второго и третьего дополнительных коррел торов соединены соответственно с вторым и третьим входами сумматора, выход которого подключен к выходу дискриминатора .

На чертеже представлена структурна схема блока считывани дл запоминающего устройства.

Устройство содержит коррел тор 1, первые входы которых вл ютс входами устройства , вторые входы коррел тора 2 подключены к выходу одного из эталонных элементов пам ти 3, к входам первого дополнительного коррел тора 4 и к первому входу второго дополнительного коррел тора 5, второй вход которого подключен к входам третьего дополнительного коррел тора 6 и к выходу другого эталонного элемента пам ти 7. Вход эталонного элемента пам ти 7 соединен с входом эталонного элемента пам ти 3 и с выходом формировател считывани сигналов 8, вход которого подключен к первому выходу тактового генератора 9, второй выход которого подсоединен к входу формировател записи сигналов 10. Выход формировател записи 10 подключен к первым входам эталонных элементов пам ти 3 и 7. Выход первого дополнительного коррел тора 4 подключен к входу дополнительного предварительного усилител воспроизведени 11 и к первому входу сумматора 2, второй и. третий входы которого подключены соответственно к выходу второго и третьего дополнительных коррел торов 5 и 6, а выход - к входу дискриминатора 13, выход которого подключен к вторым входам усилителей воспроизведени 14. Выходы усилителей воспроизведени 14 подключены к входам числового регистра 15, а входы - к выходам предварительных усилителей воспроизведени 16, первые входы которых подключены к выходам коррел торов 2. Вторые входы предварительных усилителей 16 подсоединены к выходу дополнительного усилител воспроизведени И.

Устройство работает следующим образом. При считывании с выхода тактового генератора 9 поступает сигнал на вход формировател считывани сигналов 8. Одновременно происходит считывание сигналов из

накопител , которые поступают на первые входы коррел торов 2, на вторые входы которых приходит сигнал с выхода эталонного элемента пам ти 3. С этого же выхода поступает сигнал на первый и второй входы первого дополнительного коррел тора 4 и

0 на один из входов второго коррел тора 5, на другой вход которого подаетс сигнал с выхода эталонного элемента пам ти 7. С выхода эталонного элемента пам ти 7 сигнал поступает на первый и второй входы третьего дополнительного, коррел тора 6. За счет этого при считывании на выходах коррел торов 2 формируютс информационные сигналы чтени , которые поступают на первые входы предварительных усилителей воспроизведени 16. На первом, втором и

третьем дополнительных коррел торах 4, 5 и 6 соответственно формируютс коррел ционные сигналы первого эталонного элемента пам ти 3, первого и второго элементов пам ти 3 и 7 и второго эталонного элемента пам ти 7. Эти коррел ционные сигналы поступают на соответствующие входы сумматора 12, с выхода которого суммарный сигнал подаетс на вход дискриминатора 13. На дискриминаторе 13 формируетс уровень дискриминации, который зависит от

0 формы сигналов чтени и от условий считывани . Сформированный уровень дискриминации подаетс на вторые входы усилителей воспроизведени 14, на первые входы которь1х поступают сигналы с выходов предваривательных усилителей воспроизведени 16.

5 За счет того, что на входы предварительных усилителей воспроизведени подаютс импульсы строба с выхода дополнительного предварительного усилител воспроизведени 11, которые представл ют собой сигнал автокоррел ции первого эталонного элемента пам ти 3, обеспечиваетс оптимальное врем стробировани . Сигналы чтени с усилителей воспроизведени 14 подаютс на входы числового регистра 15.

Предлагаемый блок считывани дл за5 поминающего устройства дл достижени повыщенной надежности не требует дублировани схем или отдельных блоков в ЗУ. Годовой экономический эффект от внедрени изобретени составл ет 18944 р.

Claims

Формула изобретени

Блок считывани дл запоминающего устройства , содержащий коррел торы, первые 5 входы которых ЯВЛЯЮТСЯ входами блока считывани , а выходы подключены к первым входам предварительных усилителей воспроизведени , выходы предварительных усилителей воспроизведени соединены с первыми входами усилителей воспроизведени , выходы которых подключены к входам числового регистра, а вторые входы - к выходу дискриминатора, первый и второй выходы тактового генератора подключены соответственно к входам формирователей записи и считывани сигналов, выходы которых соединены с входами эталонных элементов пам ти , отличающийс тем, что, с целью повышени надежности, в него введены трИ дополнительных коррел тора, сумматор и дополнительный предварительный усилитель воспроизведени , выход которого подключей к вторым входам предварительных усилителей воспроизведени , а вход - к первому входу сумматора и к выходу первого дополнительного коррел тора, первый и второй входы которого соединены с выходом одного из эталонных элементов пам ти, с вторыми входами коррел торов и с первым входом второго дополнительного коррел тора , второй вход которого подключен к выходу другого эталонного элемента пам ти и к входам третьего дополнительного коррел тора , причем выходы второго и третьего дополнительных коррел торов соединены соответственно с вторым и третьим входами сумматора, выход которого подключен к выходу дискриминатора. Источники информации, прин тые во внимание при экспертизе 1.Шигин А. Г. и Дерюгин А. А. Цифровые вычислительные машины. М., «Энерги , 1975, с. 99-102.
2.Гальперин Е. И. и Гордонов А. Ю. Специальные элементы запоминающих устройств ЭВМ на полупроводнико вых прибоIJ J П I D -- LJ i i IICI j ч -f --.- - - -- --J pax. M., «Советское радио, 1971, с. 123- 125.