Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах сопр жени обт ектов контрол и управлени с ЭВМ, а также в различных устройствах информационно-измерительной техники. , Известны устройства дл масштабно го преобразовани дифференциальных сигналов (сигналов с выходов термепар , мостовых датчиков и пр,/,содержащие дифференциальный входной и несимметричный выходной кас1(:ады на операционных усилител х с резисторами , имеющими весовые значени сопротивлени , и ключевыми элементами в ц п х отрицательных обратных св зейи, Наиболее близким по техническому решению к изобретению вл етс устройство дл масштабного преобразовани дифференциальных сигналов, масштаб преобразовани которых программно измен етс и принимает дискретны значени , равные 2 где ,,2,31 ... С23. Недостатком известного устройства вл етс производимое входным дифференциальным каскадом инвертирование на выходе пол рности (фазы) входных сигналов, т.е. диапазон изменени вы ходных сигналов устройства ограничен фазой входных сигналов. Дл выра нивани фаз выходных и входных сигналов на практике примен ют дополнительный инвертирующий операционный усилитель. Но это, в свою очередь,ув личивает погрешность обусловленную действием статических параметров дополнительного операционного усилител . Таким образом, технические решени , основанные на большом числе опе рационных усилителей и резисторах с весовыми значени ми сопротивлений в цеп х обратных св зей операционных усилителей, обуславливают низкую точ ность масштабного преобразовани дифференциальных сигналов. Целью изобретени вл етс повыше ние точности масштабного преобразова ни дифференциальных сигналов и расширение функциональных возможностей устройства за счет управлени фазой выходного сигнала. Поставленна цель достигаетс тем, что устройство дл масштабного преобразорани дифференциальных сигналов , содержащее три дифференциальных операционных усилител , неинвер тирующие входы первого и второго из которых вл ютс аналоговыми информационными входами устройства, а выходы через два масштабных резистора подключены соответственно к инвертирующему и неинвертирующему входам третьего дифференциального операционного усилител е цепь отрицательной обратной св)чзи которого включен третий масштабный резистор,, а между его инвертирующим входом и шиной нулевого потенциала - четвертый масштабный резистор, а также первую и вторую матрицы ключевых элементов, управл ющие входы которых подключены к соответствующим выходам дешифратора, подсоединенного входами к цифровому входу управлени масштабом преобразовани устройства, выход третьего дифференциального операционного усилител вл етс аналоговым выходом устройства, дополнительно содержит первую и вторую резистивные матрицы R-2R, которые соединены последовательно и включены между выходами первого и второго дифференциальных операционных усилителей, и две пары последовательно включенных коммутируемых в противофазе ключевых элементов, выходы которых.;подсоединены соответственно к инвертирующим входам первого и второго дифференциальных операционных усилителей, а входы размыкающих ключевых элементов каждой пары - соответственно к выходам первой и второй матриц ключевых элементов, входы которых подсоединены к соответствующим узлам первой и второй резистивиых -матриц R-2R, управл ющие входы ,двух пар последовательно включенных коммутирующих элементов подсоединены к соответствующим выходам дешифратора. На чертеже приведена функциональна схема устройства. Устройство дл масштабного преобразовани дифференциальных сигналов содержит входные операционные усилители (ОУ) 1 и 2, в цеп х обратных св зей которых включены резистивные матрицы R-2R 3 и с номиналами сопротивлений R1 и R2, ключевые элементы 5 и 6 и дополнительные ключевые элементы 7 и 8. С помощью ключевых элементов 5-8 выходы операционных усилителей 1 и 2 и узлы соединени резисторов R и 2R резистивных матриц 3 и 4 подключаютс к инвертирующим входам операционных усилите ,лвй 1 и 2. Выходы операционных усилителей 1 и 2 соединены с дифференциальными входами выходного операционного усилител 9 во входные цепи и цепи обратной св зи которого включены резисторы 10-13 с равными значени ми сопротивлений. Работой ключевых элементов управл ет дешифратор . Двоичный код на его информационных .входах Д, ... ,Д опредбл ет масштаб преобразовани дифференциального сигнала из р да чи.сленных значений 2°,2,22, ... ,2. Дао код (О или 1) на информационном входе Д определ ет пол рность выходного напр жени устройства . В качестве дешифратора Tt могут быть использованы два дешифратора, один из которых соответственно имеет К входов и 2 выходов, а другойодин вход и два выхода. В макете дей ствующего устройства использованы интегральные схемы 155 ИДЗ. Устройство работает следующем образом . Дл обеспечени требуемого масш . таба преобразовани напр жени дифференциального сигнала((2Уиз р да численных значений 2°,2,2, ... 2 на информационные входы Д, ,.., Д дешифратора I подаетс соответствующий двоичный код.Дешифриру это код, дешифратор 1 с помощью ключевых элементов 5 и 6 подключает к инвертирующим входам операционных усилителей 1 и 2 iye узлы соединени резисторов ft резистивных матриц 3 и . k с выходами операционных усилителей 1 и 2 и с резисторами 2FL .Узлы соеди нени выходов операционных усилителей с входами матриц R-2R соответствуют числу , первые узлы соединени резисторов R и 2R матриц 3 и k (направление счета от выходов.операционных усилителей 1 и 2) соответствует числу и т.д. То есть рези стивные матрицы R-2R 3 и i между выходами операционных усилителей можно представить цифровыми управл емыми сопротивлени ми ( 1) R1, R1 и R2, () R2. При подаче на неинвертирующие входы операционных усили телей 1 и 2 напр жени дифференциаль ного сигнала и при положении ключевы элементов 7 и 8 как показано на чер теже, что соответствует (условно) ло гическому О на входе Д„,дешифрато ра 1, напр жени на выходах операционных усилителей равны: Lx, ( z-tlPi. Rlf R2. . HI ( ) R2l )R2 -(/ Rl -RZj exi R-f-fR2 ВЫХЯ ВХ2 .(2) ,и Q,2 напр жени на выходах операционных усилителей 1 и 2 соответственно. Напр жение на выходе устройства определ етс выражением i24)) K -KXI- R-H-R2 при подключении узлов соединени резисторов резистивной матрицы 3 к инвертирующему входу операционного усилител 2, а узлов соединени резисторов резистивной матрицы k к инвертирующему входу операционного усилител 1, что соответствует (условно ) логической 1 на входе Д. дешифратора I, пол рность (фаза) напр жени на выходе устройства соответствует пол рности напр жени на входе. Передаточную функцию К устройства можно представить в виде Г ()(Rl4R2n,,,J вых 1 ,2 ; i 0,1,2,3 Анализ выражени () показывает, что при отклонении сопротивлений резисторов R1 и R2 резистивных матриц 3 и k от своих абсолютных значений не возникает погрешности передаточной функции за вл емого устройства , так как а Л °- Это обусловлено тем, что в устройстве в качестве делителей выходных напр жений операционных усилителей использованы матрицы R2R, в узлах которых коэффициенты делени напр жений не завис т от абсолютных значений сопротивлении R. По сравнению с известным устройством , которое характеризуетс низкой точностью преобразовани дифференциальных сигналов а диапазоне изменени масштаба преобразовани от 1 до 102, предлагаемое устройство отличаетс высокой точностью в широком диапазоне дискретного изменени масштаба преобразовани сигналов бла годар минимизации мисла операционных усилителей и включению резистивных матриц IV-ZR в цепи обратных св зей входных операционных усилителей дифференциального каскада. Такое схемотехническое решение обеспечивает стабильность дискретных значений передаточной функции устройства при изменении услойий его эксплуатации ( температуры,давлени , времени и т.д.) Если дл обеспечени известным устро ством разрешающей способности анаЛо го-ци(1ровых преобразователей на уров не 9-10 разр дов необходима подгонка абсолютных значений сопротивлений различного номинала резисторов не хуже 0,0001, то в Предлагаемом устройстве дл этих целей необходимы 10-разр дные матрицы R-2R; которые реализуютс на резисторах, двух номиналов сопротивлений с точностью 0,01%. Если в известном устройстве дл стабилизации дискретных значений передаточной функции необходимо прин тие дополнительных мер (термостатирование и пр.) по стабилизации номинальных значений сопротивлений резисторов, то в предлагаемом устройстве стабильность дискретных значений передаточной функции не зависит от стабильности абсолютных значений сопротивление резисторов матриц R-2R. Снижение числа операционных усилителей в устройстве снижает погрешность преобразовани дифференциальных сигналов, обусловленную действием напр жений и токов смещени операционных усилителей. За счет введени дополнительных ключевых элементов имеетс возможность управлени фазой выходного сигнала в устройстве, что расшир ет его функциональные возможности. Примером может, служить Последовательное включение устройства с аналого-цифровым преобразователем, у которого диапазон изменени входных сигналов ограничен одной пол рностью. Кроме того, функци управлени фазой выходного сигнала достигаетс без снижени метрологических характеристик стройства.