SU1040485A1 - Устройство дл сложени в избыточной восьмеричной системе счислени - Google Patents
Устройство дл сложени в избыточной восьмеричной системе счислени Download PDFInfo
- Publication number
- SU1040485A1 SU1040485A1 SU823436609A SU3436609A SU1040485A1 SU 1040485 A1 SU1040485 A1 SU 1040485A1 SU 823436609 A SU823436609 A SU 823436609A SU 3436609 A SU3436609 A SU 3436609A SU 1040485 A1 SU1040485 A1 SU 1040485A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- sign
- transfer
- output
- adder
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ В ИЗБЫТОЧНОЙ ВОСЬМЕРИЧНОЙ СИСТЕМЕ СЧИСЛЬНИЯ, содержавшее ie каждом восьмеричном разр де сумматор, перва и ; вторс1Я группы входов которого подюрочены соответственно к группам входовзначащих цифр первого и второго сла. гаеко х устройства, отличаю- ц е е с . тем, что, с целью повыше,ни быстродействи устройства, введе ны в каждый восьмеричный разр д блок выработки переносов и.гэнака, тригг знака и счетчик, причем первый и вто7 рой входы блока выработки переносов и знака подключены к входам знаковых двоичных разр дов соответственно первого и второго слагаемых устройства, третий вход блока выработки переносов и знака подключен к выходу переноса сумматора, информационна группа входов блока выработки переносов и знака подключена к группе выходов суммы сумматора и к информационной входов счетчика,- первый и второй входы -переноса которого подклю .чены соответственно к первому и второму , входам переноса из младшего восьмеричного разр да устройства, первый и второй .выходы переноса блока выработки(Переносов и знака вл % ютс выходами переноса в старший восьмеричный разр д устройства, вы (Л ход знак. блока выработки переносов и знака ;пЪдключен к входу триггера з.нака, выход которого и выходы счетчика образуют группу выходов результата устройства, управл ющие входи I сумматора и счетчика вл ютс соответственно первым и вторым входами синхронизации устройства. 4 1.1 4 X) ./ :п JV
Description
Л ИЛ IV
t V Изобретение относитс к вычислительной технике и может быть использовано в специализированных и уливерсальных арифметико-логических устройствах (ДЛУ/. , Известно много различных типов суммирующих устройств, работающих в двоичной или св занной с ней {8-16ричмых системах счислени . В качестве основного элемента в них ИС пользован трехвходовой комбинационный сумматор. Соедин комбинационные сумматоры последовательно по цепи переноса, можно получить устройство дл параллельного сложени чисел Cl . Недостатком таких устройств вл втс низкое быстродействие, обуслов . ленное последовательным распространением переноса по разр дам сумматора . Попытки увеличить быстродействие таких суммирующих устройств сопр жено с увеличением затрат оборудовани . Наиболее близким по технической сущности к предлагаемому вл етс устройство дл сложени в избыточной системе счислени , содержащее два сумматора, три линии задержки и функ циональный блок, первые входы (д и А2) сумматора соединены с входом уст ройства л,вторые входы сумматора (В1 и В2 ) соединены с входом устройс ва В, третий вход сумматора (вход пе реноса ) соединен с третьим входом устройства В, первый выход суммы S соединен через линии задержки с первыми входами второго сумматора,второ выход суммы $2 соединен с третьим входом второго сумматора (вход переноса , вторые входы через линию задержки соединены со входом устройства А, первый выход второго сумматора через линию задержки соединен с первым-входом функционального блока, а второй выход сумматора с вторым входом функционального блока, первый ( второй (2) выходы которого в л ютс выходами Недостатком устройства-прототипа вл етс невысокое быстродействие ввиду роета задержки получени сумкы с увеличением разр дности устройства Цель изобретени - повьшение быст родействи устройства. Поставленна цель достигаетс тем что устройство дл сложени в избыточной восьмеричной системе счислени , содержащее в каждом восьмеричном разр де сумматор, перва и втора группы входов которого подключены со ответственно к группам входов значащих цифр первого и второго слагаемых устройства, введены в каждый восьмеричный разр д блок выработки переносов и знака, триггер знака и счетчик причем первый и второй входы блока выработки переносов и знака подключе ны к входам знаковых двоичныхразр дов соответственно первого и второго слагаемых устройства, третий вход блока выработки переносов и знака подключен к выходу переноса сумматора , информационна группа входов блока выработки переносов и знака подключена к группе выходов суммы сумматора и к информационной группе входов счетчика, первый и второй входы переноса которого подключены соответственно к первому и второму входам переноса из младшего восьмеричного разр да устройства, первый и второй выходы переноса блока выработки переносов и знака вл ютс выходами Переноса в старший восьмеричный разр д устройства, выход знака блока выработки переносов и знака подключен к входу триггера знака, выход которого и выходы счетчика образуют группу выходов результата устройства, управл ющие входы сумматора и счетчика вл ютс соответственно первым и втоым входами синхронизации устройства. На чертеже показана схема устройства . На входы группы входов первого слагаемого устройства 1-4 подаютс разр ды первого слагаемого AJ, Л, А2, А, причем на вход 4 подаетс младишй разр д первого слагаемого А. На входы группы входов второго слагаемого устройства 5-8,подаютс разр ды второго слагаемого Ь., . Ъ, Ър, Ь, причем на вход 8 подаетс младший разр д второго слагаемого Ъ. На входы переноса 9 и 10 подаютс переносы П, П из младшего восьмеричного разр да устройства. Входы устройства 1 и 5 соединены с первым и вторым входами блока 11 выработкипереносов и знака входы 2-4 соединены с соответствук цими входами первой группы сумматора 12, а входы 6-8 соответствукнцими входс1ми второй группы сумматора 12, группа входов суммл подключена к информационной группе входов счетчика J.3 и информагщонной группе входов блока 11J выход переноса сумматора 12 соединен с третьим, входом блока 11, выход знака блока 11 соединен с входом 14 триггера зцдка , выходы счетчика триггера знака образуют группу выходов 15 результата устройства, выходы переноса 16 и 17 блока 11 вл ютс выходами переноса в старший восьмеричный разр д устройства , входы переноса 9 и 10 подключены к входам переноса счетчика 13. Входы 18 и 19 вл ютс первым и вторым йходами синхронизации устройства . Устройство работает следующим образом . Восьмерична цифра представл етс четырьм двоичными разр дами: значащих и один знаковый. При предст быть использо гательное коди кодировании и цифры. Восьмеричн -4 -3 , -2 . -1: О +1 +3 +4 +5 Ее двоично 1100 1101 1110 0000 0101 Остальные д запрещены. При ровании исполь Восьмерична
П
-1 +1 i +4-3 +3 +4-3
Полна
1 +3-1+1 -2 +5 -3 +2 +4-4 О
сумма
- - П п+ - п- -. + 4 Ее двоичное кодирование 1101 1110 . 1111 0000 0001 0010 ООН 010,0 Выполнение операции суммировани требует двух тактов. В первом такте формируетс частична сумма в вспомогательном коде и перенос в старший разр д. Перенос в старший разр д может быть положительным П или отрицательным П . В таблице показано сложе:ние сумматора. В верхней строке приведены все возможные значени восьмеричного разр да первого слагаемого (А). В левом столбце - все возможные значени восьмеричного разр да второго слагаемого. В чейках таблицы указываютс значени частичной сукмы. Если при суммировании возникает положительный или отрицательный перенос, в чейке ставитс П или П. Так как при формировании частичной суммы перенос распростран етс не более, чем на три разр да, врем формировани частичной суммы не превосходит такта. Во втором такте к частичной сумме прибавл ютс переносы. При этом формируютс полные суммы. При формиро-вании полной суммы перенос такта распростран етс не более, чем на три разр да, поэтому врем формировани также невелико, не более такта. Пример. Пусть необходимо сложить два слагаемых 0 +0 -1 -2 -3 -4 4+5 +4-2 0.-4
Дл отыскани суммы слагаемых подаютс на входы устройства, как э указывалось выше. Сумматор 12 складывает значащие разр ды слагаемых а , ар , aj и Ь , 2 Ь, по правилам двоичной .арифметики.
При суммировании Формируютс .три разр да 5 , Sj , Sg и старший перенос П. Разр ды суммгл поступают на входы счетчика. Блок 11 представл ет собой комбинационное устройство , работа которого описываетс несколькими булевыми выражени ми. На первом выходе блока 11, соединенном с триггером знака, формируетс знак /суммы -54 . функци $4 описываетс булевым выражением
втором выходе блока 11 формируетс положительный, перенос, опйсы булевым выражением
,Ъ4(Пv5 SзV525з)c,Ъ(ПvS).
На третьем выходе формировател формируетс отрицательный перенос П описываемый булевым выражением
(.2)5э525-, ();
Формирование суммы и переносов занимает один такт. Значащие разр ды суммы записываютс в счетчик 13, знак суммы записываетс в триггер знака 14. Перено.сы П и П поступи на входы переноса счетчика 9,10 старшего восьмеричного разр да. Во втором Тсжте в счетчиках восьмеричных разр дов производитс суммироваиие переносов. В результате фармкруетс полна сумма.
Устройство может быть использовано дл построени параллельных и после;аовательных сумматоров. В первом случае восьмеричные одноразр дные сумматоры соедин ютс так, как это было описано выше. Во втором случае .используетс один восьмеричный одноразр дный сумматор, на входы которого последовательно, с интервалом в такта прда1втс тетрады слагаемых. Пepeнoqы через элементы задержки завод тс на входы 9 и 10.
Сравним .устройство с прототипом по сходу оборудовани . Пусть диапазон ; суммируег/1ых параллельных чи ,сел составл ет ±().
Прототип может быть использован дл суммировани параллельных чисел. При этом схема прототипа несколько упрощаетс . Элементы задержки оказываютс излишними, взамен необходимо ввести регистр суммы. Дл работы с числами указанного диапазона необходимо иметь h разр дов. Разр д содержит четыре одноразр дных сумматора , два триггера и формирователь.
Итого прототип потребует 4п сумматоров , 2п триггеров, п формирователей . .
Дл такого же диапазона предлагаемое устройство должно иметь -у +1 разр д. Разр д содержит 3 сумматора, 4 триггера, формирователь. Итогоп+3 сумматоров, -4-п +4 триггеров, з форл 1рователей.
Дл удобства выразим расход оборудовани в логических элементах. (Под .логическим элементом будем понимать элемент/типа .2И К Тогда прототип потребует 65п логических элементов.
Пред1пагаемое устройство - -S- +65.
При оборудование на предлагаемое устройство составит 47% сгг прототипа и при h 32-44%.
Таким образом, предлагаемое устройство экономичнее прототипа;
Сравним изобретение с промышленными образцами.
В качестве базового ооъекта возьмем сумматор машины ЭлекХерника-60 . Он содержит на восьмеричный разр д три сумматора и три триггера. Итого п сумматоров и п триггеров.
Или, привод к логическим элементам , имеем - 20П логических элементов . Выстродействие сумматора равно , где t - врем срабатывани сумматора .
Дл щ едпагаемого устройства необходимо (27П+65) логических схем и быстродействие его равно 6 С.
Таким образом, объем оборудовани промЬшшенного образца и предлагаекюго устройства практически одинаков, в то же врем быстродействие его в
5.раз выше. о
0010 ООН 0100 п
0000 0001
0000
1111 1110 1101 П .0100
1101
Продолжение таблицы
Claims (1)
- УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ В ИЗБЫТОЧНОЙ ВОСЬМЕРИЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ, содержащее в каждом восьмеричном разряде сумматор, первая и вторая группы входов которого подклю- чены соответственно к группам входов значащих цифр первого и второго слагаемых устройства, отличающ е ё с .я тем, что, с целью повыше* ния быстродействия устройства, в веде*·, ны в каждый восьмеричный разряд блок выработки переносов и.:знака, триггер знака и счетчик, причем первый и второй входы блока выработки переносов ' и знака подключены к входам знаковых двоичных разрядов соответственно первого и второго слагаемых устройства, третий вход блока выработки переносов и знака подключен к выходу переноса сумматора, информационная труппа входов блока выработки переносов и знака подключена к группе выходов * суммы сумматора и к информационной группе входов счетчика,- первый и второй входы переноса которого подключены соответственно к первому и второму входам переноса из младшего восьмеричного разряда устройства, первый и второй выходы переноса блока выработки(переносов и знака являются выходами переноса в старший $ восьмеричный разряд устройства, выход знака, блока выработки переносов и знака подключен к входу триггера знака, выход которого и выходы счетчика образуют группу выходов результата устройства, управляющие входа - сумматора и счетчика являются соответственно первым и вторым входами синхронизации устройства.ν'
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823436609A SU1040485A1 (ru) | 1982-05-07 | 1982-05-07 | Устройство дл сложени в избыточной восьмеричной системе счислени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823436609A SU1040485A1 (ru) | 1982-05-07 | 1982-05-07 | Устройство дл сложени в избыточной восьмеричной системе счислени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1040485A1 true SU1040485A1 (ru) | 1983-09-07 |
Family
ID=21011234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823436609A SU1040485A1 (ru) | 1982-05-07 | 1982-05-07 | Устройство дл сложени в избыточной восьмеричной системе счислени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1040485A1 (ru) |
-
1982
- 1982-05-07 SU SU823436609A patent/SU1040485A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР №436350, кл. G 06 F 7/49, 1974. 2. Авторское .свидетельство СССР №717763, кл. ;0060 7/49, 1979 (прототип).. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Garner | Number systems and arithmetic | |
CN1101017C (zh) | 用于高速二进制乘法器的改进的华莱士(w)-树加法器的结构和方法 | |
CN102866875A (zh) | 通用多操作数加法器 | |
US3621218A (en) | High-speed divider utilizing carry save additions | |
SU1040485A1 (ru) | Устройство дл сложени в избыточной восьмеричной системе счислени | |
EP0109137A2 (en) | Partial product accumulation in high performance multipliers | |
US4190894A (en) | High speed parallel multiplication apparatus with single-step summand reduction | |
US3229080A (en) | Digital computing systems | |
RU205198U1 (ru) | Параметризуемый однотактный умножитель двоичных чисел с фиксированной точкой в прямом и дополнительном коде | |
SU1223224A1 (ru) | Устройство дл делени @ -разр дных чисел | |
RU2753184C1 (ru) | Параметризуемый однотактный умножитель двоичных чисел с фиксированной точкой в прямом и дополнительном коде | |
SU696450A1 (ru) | Устройство дл сложени в избыточной двоичной системе счислени | |
SU1260951A1 (ru) | Матричное устройство дл извлечени квадратного корн | |
SU1727120A1 (ru) | Устройство дл параллельного сложени чисел, представленных в двоичной знакоразр дной системе счислени | |
SU920714A1 (ru) | Устройство дл вычислени полиномов второй степени | |
Horspool et al. | Exact arithmetic using a variable-length p-adic representation | |
SU1291973A1 (ru) | Устройство дл делени | |
US3486015A (en) | High speed digital arithmetic unit with radix correction | |
SU1406592A1 (ru) | Операционный модуль | |
SU407309A1 (ru) | Одноразрядное суммирующее устройство комбинационного типа для кода 8-4-2—1 | |
SU1086427A1 (ru) | Устройство дл делени | |
SU822174A1 (ru) | Преобразователь пр мого двоично- дЕС ТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕС ТичНый КОд | |
SU898423A1 (ru) | Устройство дл делени двоичных чисел | |
SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
SU703817A1 (ru) | Контролируемый параллельный сумматор |