SU1019637A1

SU1019637A1 - Counting device

Info

Publication number: SU1019637A1
Application number: SU823386998A
Authority: SU
Inventors: Богдан Антонович Кромпляс
Original assignee: Львовский Ордена Ленина Политехнический Институт Им.Ленинского Комсомола
Priority date: 1982-02-02
Filing date: 1982-02-02
Publication date: 1983-05-23

Abstract

1. СЧЕТНОЕ УСТРОЙСТВО, содержащее счетчик, первый и второй элементы ИЛИ, блок управлени , реверсивный регистр сдвига, элементы И , вторсй и третьей группы, дополнительные элементы ИЛИ и входной элемент И, выход и первый вход которого соединены соответственно с входом счетчика и счетным входом устройства, a вто .рой вход элемента совпадени соединен с первым выхацсад блока управлени , которий nepBiaW и вторым входами св зан с управл ющими входами устройства, третьим - со счетным входом устройства, четвертым и п тым входами - соответственно с выводами первого и второго элемен тов ИЛИ, которые входами соединены соответственно с выходами элементов И. первой и второй группы, первый и второй входы элементов И первой группы соединены соответственно с пр мыми, выходами 1. ACCOUNT DEVICE containing a counter, first and second elements OR, control block, reversing shift register, elements AND, the second and third groups, additional elements OR and input element AND, the output and first input of which are connected respectively to the input of the counter and the counting input device, and the second input of the matching element is connected to the first vykhatssad control unit, which nepBiaW and the second inputs are connected to the control inputs of the device, the third - to the counting input of the device, the fourth and fifth inputs - respectively with the findings of the first and second OR elements of which the inputs are connected respectively to the outputs of the first and VI elements of the second group, the first and second inputs of AND gates of the first group are respectively connected with straight, yields

Description

мента И-НЕ, выхсэдсм соединенного с вторым входе первого элемента И, пр мой выход первого триггера соединен с первым входом четвертого элемента И, выход которого вл етс четвертым выходсм блока управлени и т.ретьим входом первого элемента И, первый вход третьего элемента Иthe I-NOT, the output head connected to the second input of the first element I, the direct output of the first trigger connected to the first input of the fourth element I, the output of which is the fourth output of the control unit and the third input of the first element I, the first input of the third element I

соединен с третьим входом блока управлени , пр мой выход второго триггера соединен с вторыми входами третьего элемента И, элемента И-НЕ и с третьим входом второго элемента И, инверсный выход второго триггера св зан с вторым входом четвертого элемента И.connected to the third input of the control unit; direct output of the second trigger connected to the second inputs of the third element AND, the NAND element and to the third input of the second element AND; the inverse output of the second trigger connected to the second input of the fourth element I.

Изобретение относитс к вычислительной и импульсной технике и предназначено дл использовани в системах уплотненной передачи информации с ШИМ-АИМ модул цией, может использоватьс также в мног канальных цифровых регистрирующих приборах, пересчетных схемах. Известно счетное устройство, ссдержадцее основной счетчик, реги ратор числа импульсов, выполненный в виде регистра сдвига, вход управ ни которого св зан с блоком упра лени , на его информационный вход .постуЬают входные и шульсы через клапан 1, а выход св зан с полусумматорсм , на другой вход которог поступают входные импульсы через клапан 2, выход суммы полу.сутлатор св зан со счетным входом второго разр да через сборку, другой вход которой св зан с выходса первого разр да счетчика 1. Недостатком такого устройства вл ютс ограниченные функциональн возможности, оно допускает сравните но небольшое число выборок, что дл восстановлени числа входных импульсов в счетчике после выборки необходимо количество входных импульсов, равное количеству разр дов регистра сдвига. Наиболее близким по технической сущности к изобретению вл етс счетное устройство, содержащее счетчик, первый и второй элементы ИЛИ, блок управлени , реверсивный регистр сдвига, элементы И четырех групп, дополнительные элементы ИЛИ вспомогательные элементы И и ИЛИ, инвертора и входной элемент И,вы- ход и первый вход которого соедине соответётвенно со входом счетчика и счетным ycTpcrficTBa, второй вход - с первым выходе бло управлени , первый и второй входы которого соединены с управл ющими входами устройства, четвертый и п тый - соответственно с вькодами первого и второго элементов ИЛИ, которые входами соединены соответственного с выходами элементов И первбй и второй групп, входы элементов И первой группы соединены соответственно, с пр мыми выхсдаьми (2 - Г)-X разр дов и инверсными. 2 -X разр дов реверсивного регистра сдвига, входы элементов И второй группы соединены соответственно с (32 -1}-х и инверсными выходами (2 -1)-х разр дов реверсивного регистра сдвига, котормй пр мыми и инверсными входами сдвига, входамк записи и сброса соединен с выхо-дами блока управлени , выход элементов И третьей группы соединен со счетными входами разр дов счетчика через дополнительные элементы ИЛИ, а блок управлени содержит первый и второй триггеры, элемент И, элемент И-НЕ, элемент ИЛИ и форм рователь (2}. Однако в известном устройстве счетчик выполнен по схеме последовательного счетчика с непосредствен -ными св зами, что существенно снижает быстродействие счетчика по сравнению с быстродействием его элементов, а вместе с тем быстродействие всего устройства в целом. Таким образом, недостатками известного устройства вл ютс относительное низкое быстродействие и надежность за счет использовани доволвно значительного числа элементов . Цель изобретени - увеличение быстродействи и надежности устройства . Поставленна цель достигаетс тем, что в счетном устройстве, содержащем счетчик, первый и второй элемент ИЛИ, блок управлени , реверсивный регистр сдвига, эл.ементы И первой, второй и третьей групп, дополнит ел элементы ИЛИ. и входной элементИ, выход и первый вход которого соединены соответственно с входом счетчика и счетным входом устройства, а второй вход элемента совпадени соединен с первым выходом блока управлени ,кото р ди первым и втррьам входами св за с управл ющими входами устройства, третьим - со счетным/- входом устро ства, четвертым и/н тым входами соответственно с выходами первого и второго элолентов. ИШ,котоиае входами соединены соответственно с выходами элементов-И первой и второй групп, первый и второй входа элементов И первой группы соединен соответственно с пр мыми выходами (2 - 1)-х и инверсными выходами 2 -X разр дов реверсивного регист сдвига С п 1),. который пр мым и ин версными входа14и сдвига и входом записи соединен соответственно с вторым, третьим и четвертым выходами блока управлени , выход каждого п-го элемента. И третьей гр пы соединен с первым входом дополниТельного п-го элетле та ИЛИ, выхсщом соединенного со счетным входсм ( h+ 1)-го разр да счетчика третьи входы элементов И первой группы соединены с п тым выходе блока управлени , выхсщ каждого п-го элемента И первой группы соединен с вторым входом ( п+.1)-го дополнительного элемента ИЛИ, второй вход первого дополнительного элемента ИЛИ. соединён с третьим вы дсж блока управлени , входы каждого п-го элемента И второй группы соединены соответстве но с к версными выходами ( - 1}-го и пр мыми выходами (2 - 1)-го разр дов реверсивного регистра сдвига (пД), входы каждого п-го элемента И третьей группы соединены соот ветственно со счетным входе и пр мым выходом и-го разр да счетчика вход сброса реверсивного регистра сдвига соединен с. выходснч первого элемента ИЛИ. . Кроме того, блок управлени содержит первый и второй триггеры, первый, вторюй, третий и четвертый элементы И и элемент И-НЕ,первый вход блока управлени соединен с первым входом первого триггера , инверсный выход которого соединен с первым выходе блока управлени , второй вход блока управлени соединен с первым выходом второго три гера , третий вход - с первыми входами первого и второго элементов И, выходы которых вл ютс соответ ственно вторым и третьим выходами блока управлени , четвертый вход блока управлени ..соединен с вторы ми входами первого и второго триггеров , п тый вход блока управлени соединен с вторым входскм второго элемента И и первьм входом элемента И-НЕ, выходом соединенного с вторым входом первого элемента И пр мой выход первого триггера соединен с первым входом четверТбгчэ элемента И, выход которого вл етс четвертым выходом блока управлени и третьим входом первого элемента И, .первый вход третьего элемента И соединен с третьим входом блока управлени , пр мой вьрсод второго ТЕшггера соединен с вторыми входами третьего элемента И,элемента И-НЕ и с третьим входом второго элемента И,инверсный выход второго триггера св зан с вторым входсм четвертого элемента И. На чертеже представлена схема счетного устройства. Устройство содержит счетчик 1, первый 2 и второй 3 элементы ИЛИ, блок 4 управлени ,, реверсивный регистр 5 сдвига, элементы 6-1, 6-2, 6-3, 7,8 соответственно первой второй, третьей групп, дополнительные элементы ИЛИ , 9-1, 9-2,9-3, входной элемент И 10 зыход и первый ВХОД которого соединены соответственно со счетным входом счетчика 1 и счетным входом 11 устройства, второй вход элемента 10 соединен с первым вьрсодсм 12 блока 4, первый и вторсй входы 13 и 14 которого соединены с управл ющими входами «устройства, третий вход вл етс счетным входом 11 устройства, четвертый и п тый входы 15 и 16 блока 4 соединены соответственно с выходами элементов ИЛИ 2 и 3. Входы первого элемента ИЛИ 2 соединены с выходами элементов И 6 первой группы, входы элемента ИЛИ 3 соединены с выходами элементов И 7 второй группы, в которой каждый п-и элемент И соединен входами соответственно с инверсным выходом {3-22 -1 1)го и пр мым - выходом (22 - D-ro разр дов, регистр 5 сдвига пр мьш и инверсными входами сдвига и входом записи соединен соответственно со BTOftiBA 17, третьим 18, четвертым 19 выходами блока 4 управлени , выход 18 блока 4 соединен также со вторым входом первого дополнительного элемента ИЛИ 9. Третьи входы элементов И 6 соединены С п тым выходом 20 блока, который состоит иэ первого 21, второго 22 триггеров, первого 23, второго 24, третьего 25, четвертого 26 элементов И совпадени и И-НБ 27. УстрсЛство работает следующим образом. В исходном состо нии разр ды реверсивного регистра 5 сдвига и триггеры 21 и 22 блока 4 сбрс нены в нуль, входные И1 ульсы со входа 11 устройства поступают через открытый элемент 10 на вход счетчика 1. Элементы И 8 третьей группы совместно с дополнительными элементами ИЛИ 9 образуют Stgijfib сквозного tierThe invention relates to computing and pulse technology and is intended for use in systems of compressed information transmission with PWM-AIM modulation, and can also be used in multi-channel digital recording devices, scaling circuits. A counting device is known, with the main counter held, the pulse number recorder, made in the form of a shift register, the control input of which is connected to the control unit, input information and pulses through its valve 1 are sent to its information input, and the output is connected to the half-mathematics, The other input is received by input pulses through valve 2, the output of the sum of a semi-sender is connected to the second-order counting input through an assembly, the other input of which is connected to the output of the first discharge of counter 1. The disadvantage of such a device is limited In terms of capabilities, it allows for a comparatively small number of samples, so that the number of input pulses equal to the number of bits of the shift register is needed to restore the number of input pulses in the counter. The closest in technical essence to the invention is a counting device containing a counter, first and second elements OR, a control unit, a reverse shift register, elements AND of four groups, additional elements OR auxiliary elements AND and OR, an inverter and an input element AND, you the stroke and the first input of which is connected respectively to the input of the counter and the counting one ycTpcrficTBa, the second input to the first output of the control unit, the first and second inputs of which are connected to the control inputs of the device, the fourth and fifth, respectively vkodami of a first and second OR elements, which inputs are connected respectively to the outputs of the AND pervby and second groups of elements of the first group and the inputs are connected respectively with straight vyhsdami (2 - G) -X bits and inverted. 2 -X bits of the reverse shift register, the inputs of elements And of the second group are connected respectively to (32 -1} -x and inverse outputs (2 -1) -x bits of the reverse shift register, which are the direct and inverse shift inputs, inputs to write and the reset is connected to the outputs of the control unit, the output of the elements of the third group is connected to the counting inputs of the counter bits through additional OR elements, and the control unit contains the first and second triggers, the AND element, the NAND element, the OR element and the shaper ( 2}. However, in a known device with the meter is made according to a sequential counter with direct connections, which significantly reduces the speed of the counter compared to the speed of its elements, and at the same time the speed of the whole device. Thus, the disadvantages of the known device are relatively low speed and reliability due to the use of a sufficiently large number of elements. The purpose of the invention is to increase the speed and reliability of the device. This goal is achieved by the fact that in the counter device containing the counter, the first and second element OR, the control unit, the reversing shift register, the electrical elements AND of the first, second and third groups complement the elements OR. and an input element, the output and first input of which are connected respectively to the input of the counter and the counting input of the device, and the second input of the coincidence element is connected to the first output of the control unit, which is between the first and second inputs connected with the control inputs of the device, the third with the counting / - the input of the device, the fourth and / nty inputs, respectively, with the outputs of the first and second elentomes. IS, which inputs are connected respectively to the outputs of the elements-And the first and second groups, the first and second inputs of the elements And the first group is connected respectively to the direct outputs (2-1) -x and inverse outputs 2 -X bits of the reverse register shift C p one),. which the direct and reverse inputs 14 and the shift and the recording input are connected respectively to the second, third and fourth outputs of the control unit, the output of each nth element. And the third group is connected to the first input of the additional nth eletal OR, the output connected to the counting input (h + 1) th digit of the counter, the third inputs of the elements of the first group are connected to the fifth output of the control unit, the output of each nth element And the first group is connected to the second input (n + .1) of the additional element OR, the second input of the first additional element OR. connected to the third output of the control unit; the inputs of each nth element of the second group are connected respectively to the external outputs (- 1} th and direct outputs (2 - 1) -th bits of the reverse shift register (PD), the inputs of each nth element AND of the third group are connected respectively to the counting input and the direct output of the ith counter of the counter, the reset input of the reverse shift register is connected to the output of the first OR element.In addition, the control unit contains the first and second triggers, the first, second, third and fourth elements AND and the element AND-NOT, the first input of the control unit is connected to the first input of the first trigger, the inverse output of which is connected to the first output of the control unit, the second input of the control unit is connected to the first output of the second three heras, the third input to the first inputs of the first and second elements And outputs which are respectively the second and third outputs of the control unit, the fourth input of the control unit is connected to the second inputs of the first and second triggers, the fifth input of the control unit is connected to the second input of the second element AND and the first input and the output of the first element connected to the second input And the direct output of the first trigger is connected to the first input of the fourth quadrant of the element AND, the output of which is the fourth output of the control unit and the third input of the first element AND, the first input of the third element And is connected to the third input of the control unit, the direct spring of the second TEShgger is connected to the second inputs of the third element AND, the NAND element and the third input of the second element AND, the inverse output of the second trigger is connected to the second input of the fourth element I. tezhe is a diagram counting device. The device contains counter 1, first 2 and second 3 elements OR, control block 4, reversing shift register 5, elements 6-1, 6-2, 6-3, 7.8, respectively of the first second and third groups, additional elements OR, 9-1, 9-2.9-3, the input element And 10 zyhod and the first INPUT of which are connected respectively to the counting input of the counter 1 and the counting input 11 of the device, the second input of the element 10 is connected to the first vrsodsm 12 block 4, the first and second inputs 13 and 14 of which are connected to the control inputs of the device, the third input is the counting input 11 of the device, The third and fifth inputs 15 and 16 of block 4 are connected respectively to the outputs of the elements OR 2 and 3. The inputs of the first element OR 2 are connected to the outputs of elements AND 6 of the first group, the inputs of the element OR 3 are connected to the outputs of elements AND 7 of the second group, in which The p and element I is connected by inputs, respectively, with the inverse output {3-22 -1 1) and direct output (22 - D-ro bits, shift register 5 direct and inverse inputs of the shift and recording input connected respectively to BTOftiBA 17, the third 18, the fourth 19 outputs of the control unit 4, the output 18 of the unit 4 is also connected with the second input of the first additional element OR 9. The third inputs of the AND 6 elements are connected to the fifth output 20 of the block, which consists of the first 21, the second 22 triggers, the first 23, the second 24, the third 25, the fourth, the 26 AND elements, and I-NB 27. The facility works as follows. In the initial state, the bits of the reversing shift register 5 and the triggers 21 and 22 of block 4 are reset to zero, the input I1 pulses from the input 11 of the device go through the open element 10 to the input of the counter 1. Elements 8 of the third group together with additional elements OR 9 form stgijfib pass-through tier

реноса счетчика 1. Сигнал о начале выборки приходит на вход 13 блока 4 управлени и устанавливает триггер 21 в единицу, прш этом элемент 10 закрываетс и последующие входные импульсы через элемент 23 поступают с выхода 17 блока 4 управлени на пр мой вход сдвига реверсивного регистра 5 сдвига, одновременно на выходе элемента 26 устанавливаетс единица, поступающа через выход 19 блока 4 на вход записи реверсивного регистра 5, в которой записываютс единицы по числу входных импульсов. Емкость регистра 5 выбрана так, чтобыпри максимальной .частоте входных имп5)льсов их можно записать в регистр 5 при максимальной длительности выборки. По синалу конца выборки на входе 14 блока 4 управлени устанавливаетс в единицу триггер 22, снимаетс единица с входа записи реверсивного регистра сдвига 5 (элемент 26 закрываетс ) ,все последующие входные импульсы поступают на вых.ад 20 блока 4 через элемент 25 и производитс приведение числа записанных в регистре 5 импульсов к ближайшему значению 2 (где п-2,3). Индикатором сдвига комбинаций единиц в регистре 5 вправо или влево служит состо ние первого справа от комбинации единиц элемента И второй группы 7. Если на его выходе логический нуль, что соответствует превьЕиению числом занесенных в регистр 5 импульсов середины интервала между ближайшими меньшими-и большим значени ми (2 - 1), разр ды ( - 1) регистра 5 вл ют собой такие середны , например 12, то входные импульсы через элемент 23 блока 4 проход т на пр мой вход сдвига ревер сивного регистра 5 и сдвиг-производитс вправо до достижени правой единицей комбинации единиц в регистре 5 ближайшего ( 2 - 1)-го разр да (в примере по 13, 14/15 входных импульсах) , Следующий от начала выборки входной импульс, проход через элемент 25 и с выхода 20 блока 4 поступа на третьи входы элементов 6 И первой группы, проходит через подготовленный к открытию соответствующий элемент И 6, с.его выхода поступает через дополнительный элемент ИЛИ 9 на счетный вход соответствующего разр да счетчика 1/ производ прибавление в счетчик числа 2 (в примере 1б-й импульс проходит через элемент И , ИЛИ 9 4 на вход 5-го разр да счетчика 1, прибавл тем самым в счетчик число 16).counter recovery 1. The start sampling signal arrives at input 13 of control unit 4 and sets trigger 21 to unity, this element 10 is closed and subsequent input pulses through element 23 are output from output 17 of control unit 4 to the forward shift input of the reverse shift register 5 at the same time, at the output of element 26, a unit is set, coming through the output 19 of block 4 to the input of the record of the reverse register 5, in which the units are written according to the number of input pulses. The capacity of register 5 is chosen so that at the maximum frequency of the input imp5) they can be written into register 5 at the maximum sampling duration. At the end of the sample, at the input 14 of the control unit 4, the trigger 22 is set to one, one is removed from the write input of the reverse shift register 5 (element 26 is closed), all subsequent input pulses are fed to output 20 of block 4 through element 25 and the number is reduced recorded in the register of 5 pulses to the nearest value of 2 (where n-2,3). The shift indicator of combinations of units in register 5 to the right or left is the state of the first to the right of the combination of units of element AND of the second group 7. If its output is a logical zero, which corresponds to the number of 5 pulses in the middle of the interval between the nearest smaller and larger values (2 - 1), bits (- 1) of register 5 are such medium, for example 12, the input pulses through element 23 of block 4 are passed to the forward input of the reverse of register 5 and shifted to the right until reaching the right ed the next combination of units in register 5 of the nearest (2 - 1) -th bit (in example 13, 14/15 input pulses), Next input pulse from the beginning of sampling, passage through element 25 and from output 20 of block 4 to the third inputs of elements 6 and the first group, passes through the corresponding element AND 6 prepared for opening, this output goes through an additional element OR 9 to the counting input of the corresponding counter of counter 1 / producing adding the number 2 to the counter (in example 1b-th pulse passes through element AND, OR 9 4 to the input of the 5th digit tchika 1 was added to thereby count the number 16).

Если после окончани выборки число записанных в регистр 5 импульс сов не достигло середины интерзала между ближайшими значени ми , тогда единица с выхода соответствующего элемента И 7 через элемент ИЛИ 3 поступает на вход 16 блока 4. Тогда следующие входные импульсы поступают через элемент 24 на выход 18 блока 4 и с негоIf after the end of the sampling, the number of pulses recorded in the register 5 did not reach the middle of the interval between the nearest values, then the unit from the output of the corresponding element AND 7 through the element OR 3 enters input 16 of unit 4. Then the following input pulses go through element 24 to output 18 block 4 and with him

0 на счетный вход второго разр да счетчика 1 через элемент ИЛИ , а также на инверсн.ый вход сдвига реверсивного регистра 5. Сдвиг продолжаетс до достижени 0 to the counting input of the second digit of counter 1 through the OR element, as well as to the inverse shift input of the reverse register 5. The shift continues until reaching

5 правой единицей комбинации в реггистре 5 (2 - 1)-го разр да, при этом число в счетчике 1 -увеличиваетс на удвоенное число импульсов сдвига влево. Запись5 is the right unit of the combination in the registere 5 (2 - 1) -th bit, while the number in the counter 1 is increased by twice the number of left shift pulses. Record

0 по следующему входному импульсу числа 2 в счетчик 1 аналогична описанному выше (например, при числе импульсов в регистре 5, рав:ному , 10, по 11, 12, 13 импульсах0 on the next input pulse of the number 2 in counter 1 is similar to that described above (for example, when the number of pulses in register 5 is equal to: 10, 11, 12, 13 pulses each

с комбинации и сдвигаетс влево до достижени правой единицей 7-го разр да, показани счетчика при этом увеличиваютс на 6, и по 14-му входному импульсу в счетчик прибавл етс еще 8 ). Таким образом , происходит ускоренное восстановление полного числа импульсов в счетчике. Импульс с выхода элемента И 6 первой группы поступает также на элемент ИЛИ 2, а с егоSince the combination and is shifted to the left until the right unit of the 7th bit is reached, the counter readings increase by 6, and by the 14th input pulse, another 8) is added to the counter. Thus, there is an accelerated recovery of the total number of pulses in the counter. The pulse from the output of the element And 6 of the first group also goes to the element OR 2, and from its

5 выхода на вход сброса реверсивного регистра сдвига 5 и на вход 15 блока 4 , сбрасыва при этом тригге жл 21 и 22 блока 4 Схема приходит в исходное состо ние.5 outputs to the reset input of the reverse shift register 5 and to the input 15 of block 4, while resetting the flip-flop 21 and 22 of block 4 The circuit comes to its initial state.

0 Таким образом предлагаемое устройство по сравнению с известным обладает повышенным быстродействием, так как врем установки счетчика известного устройства0 Thus, the proposed device is faster than the known one, since the installation time of the counter of the known device

5 VKVp.nt.nt. а предлагаемого устройства ( + ntид„,5 VKVp.nt.nt. and the proposed device (+ ntid ",

гдек- число разр довwhere is the number of bits

(К 16); п - число элементов И,(K 16); p is the number of elements And,

ИЛИ ,(п 5) ; - врем установки 5 .;. триггера счетчика; И или1 среднее врем задержки элементов. Кроме того, предлагаемое устройство проще по выполнению и содержит 0 меньшее число элементов .(на-одну группу элементов И), причем отсутствуют инвертоЕЯл и проще блок управлени .OR, (p 5); - installation time 5.;. trigger trigger; And or1 is the average delay time of the elements. In addition, the proposed device is simpler to implement and contains 0 fewer elements (for one group of elements I), and there are no inverters and a simpler control unit.

Claims

1 . A COUNTING DEVICE containing a counter, first and second OR elements, a control unit, a reverse shift register, AND elements of the first, second and third groups, additional OR elements and an AND input element, the output and the first input of which are connected respectively to the counter input and the counting input of the device and the second input of the coincidence element is connected to the first output of the control unit, which is connected by the first and second inputs to the control inputs of the device, the third - with the counting input of the device, the fourth and fifth inputs, respectively outputs of the first and second members OR 'inputs are connected: respectively to the outputs of the first and VI elements of the second group, the first and second inputs of AND gates of the first group are connected respectively to pryamymi.vyhodami (2 ⁿ - 1) th and ⁿ 2 inversch them -th bits of the reverse shift register (η * 1), which is connected to the second, third and fourth outputs of the control unit, respectively, by the direct and inverse shift inputs and the recording input, the output of each pth element AND of the third group is connected to the first input of the additional η element OR the output of the counter discharge connected to the counting input (h + 1 -), characterized in that, in order to increase speed and simplify the device, the third inputs of the elements of the first group are connected to the fifth output of the control unit, the input of each and the first element of the first group is connected to the second input of the (η + 1) th additional OR element, the second input of the first additional OR element is connected to the third output of the control unit, the inputs of each pth element AND of the second group are connected respectively to inverse outputs (3 * 2 ^u- ^ 1 - 1) th and The direct bubbled outputs (2 ⁿ - 1) th bits of the reversible shift register (S / 1), each input. of the nth element AND of the third group are connected respectively to the counting input and the direct output of the nth discharge of the counter. The reverse shift reset input is connected to the output of the first OR element. '

2. The device according to claim 1, characterized in that the control unit comprises first and second triggers, first, second, third, third and fourth AND elements and AND-NOT element, the first input of the control unit is connected to the first input of the first trigger the inverse output of which is connected to the first output of the control unit, the second input of the control unit is connected to the first output of the second trigger, the third input .. the first inputs of the first and second elements And, the outputs of which are respectively the second and third outputs of the control unit, the fourth input of the control unit * is connected to the second inputs of the first and second triggers, the fifth input of the control unit is connected to the second input of the second AND element and the first input of the element _w , SU „1019637 I’m NOT, the output see connected to the second input of the first AND element, · direct output the first trigger is connected to the first input of the fourth element And, the output of which is the fourth output of the control unit and the third input of the first element And, the first input of the third element And is connected to the third input of the control unit, the direct output of the second trigger is connected to the second inputs of tego of AND, AND-NO element and to third input of the second AND gate, the second flip-flop inverse output is connected to a second input of the fourth element I.

¹ '