SU1013869A1 - Устройство дл формировани напр жени ,пропорционального логарифму интервала времени - Google Patents

Abstract

УСТРОЙСТВО .ДЛЯ ФОРМИРОВАНИЯ НАПРЯЖЕНИЯ, ПРОПОРЦИОНАЛЬНОГО ЛОГАРИФМУ ИНТЕРВАЛА ВРЕГ1ЕНИ, содержавтее блок управлени , формирователь характерис- . тики логарифма, формирователь мантиссы логарифма, блок суммировани , первый вход которого соединен с выходом интегратора формировател  мантиссы логарифм.а, а второй вход соединен с выходом преобразовател  код-аналогформировател  характеристики логарифма , третий вход соединен с первым выходом блока управлени , первый выход которого соединен через-элемент И со счетным входом счетчика форми ровател  характеристики логарифма, а второй выход соединен с входом сброса упом нутого счетчика, третий вьаход соединен с управл ющим входом логического блока формировател  характеристики логарифма, причем выходы счетчика формировател  характеристики логарифма через логический блок формироэа- тел  характеристики логарифма соединены с входами преобразовател  код-аналог, управл ющий выход упом нутого логического блока соединен с одним из вхрдов блока управлени . Два других входа которого через формирователи начала и конца измерени  соединены с входами устройства, о т л и ч.а ю щ е е с   тем, что, с целью рас аирени  функциональных возможностей, в .формирователь характеристики логарифма введен генератор импульсов эталонной частоты, выход которого соединен с вторым входом элемента И, а формирователь мантиссы логарифма выполнен в виде управл емого резистивного делител , средн   точка которого соединена через ключ с входом операционного усилител , выход которого через параллельное соединение N цепей из последовательно включенных резисторов и ключей соединен с входом интегратора с параллельно включенны11 ш N конденсаторами и ключами сброса, причем урравл кидие входы ключей сброса соединены с вторым выходо.м блока управлени , управл ющие входы ключей N резистивных цепей соединены с дами преобразовател  код -аналог, а 2 управл ющий вход ключа операционного усилител  соединен с третьим выходом блока управлени , два плеча управл емого реэистивного делител  образованы посто нно включенными резисторами ОО 00 и подключенными параллельно им через ключи управл емым компаратором,дополнительными резисторами, первый вход а компаратора соединен с выходом ин-. тегратора, с первым входом управл есо мого резистивного делител , второй вход которого соединен с источником опорного напр жени , при .этом.втогюй вход компаратора  вл етс  установочным .; . .

Description

Изобретение относитс  к измери- тельной технике и предназначено дл  преобразовани  сигналов датчиков интервалов времени в аналоговый сигнал .

, Известно устройство дл  формирова НИН напр жени , пропорционального ло:гарифму частоты импульсов, содержащее блок управлени , формирователи характеристики и мантиссы логарифма,, соединенные с блоком суммировани  Qlj

Однако известное устройство не позвол ет обрабатывать единичные интервалы .;

Цель изобретени  - расширение функциональных возможностей,

Поставленна  цель достигаетс  тем, что в устройство дл  формировани  напр жени , пропорционального логарифму интервала времени, содержащее блок управлени , формирователь характеристики логарифма, формирователь мантиссы логарифма, блок суммировани , первый вход которого соединен с выходом интегратора формировател  мантиссы логарифма, а второй вход соединен с вьгходом преобразовател  код-аналог формировател  характеристики логарифма, третий вход соединен с первым выходом блока управлени , первый выход которого соединен через элемент И со счетным входом счетчика форгировател  характеристики логарифма,, а второй выход соединен с входом сброса упом нутого счетчика третий выход соединен с управл ющим входом логического .блока формировател  характеристики, логарифма, причем выходы счётчика формировател  характеристики логарифма через логический блок формировател  характеристики логарифма соединены с входами преобразовател  код-аналог, управл ющий выход упом нутого логического блока соединен с одним из входов блока управлени , два других входа которого через формирователи начала и конца измерени  соединены с входами устройства , в формирователь характеристики логарифма введен генератор импульсов эталонной частоты, выход которого соединен с вторым входом элемента И, а формирователь мантиссы логарифма выполнен в виде управл емого резистивного делител , средн   точка которого соединена через ключ с входом операционного усилител , выход которого через параллельное соединение N цепей из.последовательно включенных резисторов и ключей соединен с входом интегратора с параллельно включенными N конденсаторами и ключами сброса, причем управл ющие входы ключей сброса соединены с вторым выходом блока управлени , управл ющие входы ключей N резистивных цепей соединены с входами преобразовател  код-аналог, а управл ющий вход ключа операционного усилител  соединен с третьим выходом блока управлени , два плеча управл емого резистивного делител  образованы посто нно включенными резисторами и подключенными параллельно им через ключи управл емым компаратором , дополнительными резисторами, первый вход компаратора соединен с выходом интегратора, с первым входом управл емого резистивного делител , второй вход которого соединен с источником опорного напр жени ,при этом второй вход компаратора  вл етс  установочным.

На фиг.1 приведена функциональна  схема устройства дл  формировани  напр жени , пропорционального логарифму интервала времени; на фиг.2 - временна  диаграмма работы устройства.

Устройство дл  формировани  на .-пр жени , пропорционального логарифму интервала времени содержит входной блок 1, включающий формирователь

2начала измерени , формирователь

3конца измерени , блок 4 управлени  формирователь, 5 характеристики логарифма , включающий элемент И 6, генератор 7 высокочастотных импульсов эталонной частоты, счетчик 8, логический блок 9, преобразователь 10 . код-аналог, формирователь 11 мантиссы логарифма, включающий ключи 12-15 источник 16 опорного напр жени , резистор 17, ключ 18, операционный усилитель 19, резистор 20, ключ 21, резисторы 22-24, ключ 25, компаратор 26, источник 27 стабильного напр жени , резисторы 28-29, интегратор 30, конденсаторы 31-32, блок 33 суммировани , включающий резистор 34, ключ 35, резистор 36, операционный усилитель 37, конденсатор 38.. Резисторы 17, 2Г-, 23, 24, ключи 21 и 25 образуют управл емый резистивный делитель .

.Работа устройства может бытьразбита на 4 такта (фиг.2).

tg-t - с момента поступлени  начального импульса до момента поступлени  импульса , соответствующего концу измер емого интервала.

- с момента поступлени  импульса , соответствующего концу измер емого интервала времени, до момента, когда на вход счетчика 8 поступит импульс от генератора 7, имеющий номер , где п - целое число

t,-t - с моГ«нта поступлени  на вход счетчика 8 импульса до момента окончани  перезаписи информации в блок 33 суммировани  и запоминани . Интервал

3 посто нен и определ етс  параметрами устройства. t.-t, - с момента окончани  перезаписи измерительной информации до момента окончани  подготовки к работе в следующем измерительном цикле. Интервал посто нен и определ етс  временем, необходимым дл  подготовки устройства. При поступлении на вход формирова тел  2 импульса/ соответствующего началу измер емого интервала, он срабатывает и через блок 4 подает логическую единицу на элемент И 6. После этого импульсы с выхода генера тора 7, имеющие частоту повторени  f начинают поступать на счетчи 8, который был предварительно установлен в нулевое исходное состо ние. Счетчик 8 управл ет логическим блоком 9, который построен так, что на одном из его выходов формируетс  логическа  единица. Это происходит тогда, когда в счетчик 8 двоичным кодом записано число, большее или равное 2 и меньшее, чем 2 . Сигналы с выходов логического блока 9 поступают на входы преобразо вател  код-аналог 10 и устанавливают его в положение, при котором его выходной ток будет равен пЪ-, . Те же сигналы, замыка  соответствующий ключ из группы 14-15, подключают ко входу интегратора 30 цепь, состо щую из резистора, вход щего в группу 2829 , и соединенного с ним конденсатора из группы 31-32. Посто нна  вре мени включенной RC -цепи выбираетс  равной о1Тд2, где oL е посто нный коэффициент. При поступлении импульса, соответ ствующего концу измер емого интервал срабатывает формирователь 3 и через блок 4 включает ключ 18. Воздейству  через управл ющий вход блока 9, блок 4 подготавливает его к срабатыванию при поступлении на счетчик 8 импульса , имеющего номер 2. После включени  ключа 18 на вход операционного усилител  19 через резистор 17 начинает поступать посто н ный ток от источника 16 опорного напр жени . На выходе усилител  119 устанавливаетс  начальное напр жение UQ, под действием которого напр жение Ujo на выходе интегратора 30 начинает возрастать. Начальна  скорост нарастани  напр жени  определ етс  опорным напр жением и посто нной времени подключенной RC -цепи, соето щей из резистора, вход щего в группу 28-29, и конденсатора, вход щего в группу 31-32. Вследствие поло жительной обратной св зи с выхода и тегратора 30 на вход операционного усилител  19 напр жение Ujo будет нарастать со все увеличивающейс  скоростью . Процесс продолжаетс  до поступлени  на вход счетчика 8 импульса , имеющего N 2, после чего ключ 18 и ключ из группы 14-15 отключаетс . В результате интегратор 30 переводитс  в режим запоминани . Одновременно под действием сигнала, поступающего с блока 4, замыкаетс  ключ 35 блока 33. При этом информаци , поступающа  с выхода интегратора 30 и с выхода преобразовател  код-аналог 10,. суммируетс  и перезаписываетс  в блок 33 и, после отключени  ключа 35, запоминаетс . Отключение ключа 35 осуществл етс  по команде блока 4, выдаваемой по истечении времени, которое достаточно дл  перезаписи. Затем блок 4 выдает команду на установку счетчика 8 в исходное нулевое состо ние и включение ключей 12-13, предназначенных дл  разр да конденсаторов 31-32. По истечении заданного времени сигнал Установки на ноль снимаетс  и устройство переводитс  в режим ожидани  очередного начального импульса дл  работы в следующемизмерительном цикле. Компаратор 26 совместно с источником 27 стабильного напр жени  резисторами 20 и 24 ключами 21 и 25 корректирует, характеристику интегратора , уменьша  погрешность формировани  мантиссы. Математические соотно1уени , лежащие в основе действи  устройства. Примем следующие обозначени : FO - частота следовани  импульсов на выходе генератора 7; TQ - период следовани  импульсов на выходе генератора 7; Т - врем  между начальным и конечным импульсами измер емого интервала/ 6 - врем  с момента поступлени  конечного импульса до момента поступлени  на вход счетчика 8 импульса с номером 2 ; КЪ - символ бинарного Дпри-основании 2 ) логарифма; Т - интервал времени, прин тый за условную единицу; Т - посто нна  времени RC -цепи интегратора; 5 - масштабный коэффит иент в формуле . . и веът/т, (-1) котора  описывает номинальную статическую характеристику ycтpoйcтJ(a. Как следует из диаграммы (фиг.2), врем  преобразовани  без учета времени перезаписи и подготовки /стройства к работе в следуюм.ем измерительном цикле равно Тд2. С другой стороны, оно равно Т+9. Поэтому можно записать , JL-2 /iS- -Vv) элементарных преобразовани . и, после efel- n eb i-:j7 V получить ° г 6 j Аргументе функции ;Y b И „j мен етс  в пределах .от .0 до Т,. этом выражение 1гi ..сто щ - под знаком бинарного логарифма, изм н етс  от 1 до 0,5, а функци  V нул  до минус единицы. Устройство должно формировать на выходе напр жение U , св занное с длительностью измер емого интервала соотношением (.1), которое можно пер записать так + . (f Подставив в ( 5) выражение Ъ ( 4), получим ,,., p,(,.,,bij. ... . .(Ь) Из (6J следует, что дл  получени  - необходимо сформировать напр жени  пропорциональное ха рактеристике бинарч ного логарифма; пропорциональное мантиссе бинарного логарифма; и,веЪт посто нное напр же5 Ч I ние, величина которого зависит от выб ранной частоты запо н ющих импульсов и величины интервала, прин того за единицу Напр жение U;, формируетс  с помощью йреобразовател  код-аналог 10 и блока 33. Напр жение Og вырабатываетс  формирователем 11 мантиссы. Напр жение Oj формируетс  путем подачи посто нного смещени  на вход блока 33. Напр жение 1)2 снимаетс  с выхода интегратора 30. Оно пропорционально интегралу напр жени  на выходе опера ционного усилител  19, вз тому за врем  с момента замыкани  ключа 18 и ключа из груйпы 14-15, и обратно Пропорционально посто нной времени К С., где R сопротивление резистора из группы 28-29, а С - емкость конЯвнсаТора из группы 31-32, соединенные с замкнутым ключом из группы 141-5 . Напр жение определ етс  из и„ определ етс  выражени  0 (7) где Е. - напр жение источника опорного напр жени  Дл  упрощени  выкладок цепи, св с компаратором 26, не рассматзанные риваютс . Учитыва , что сумма токов на входе интегрирующего операционного усилител  30 равна нулю, запишем и du. Подставив в (8) l/i. из C7f, получаем дифференциальное уравнение 30 0 , (9) которое при начальных услови х U,(oj 0 имеет решение ..( в) «22 / зо ( Rg. - сопротивление ре1- зисторов 17, 22,23 R «23 соответственно; посто нна  време 22 ни интегратора,, учитывающа  коэффициент передачи операционного усилител  19. Как видно, схема формирует напр жение , измен ющеес  по экспоненциальному закону с положительным показателем . При изменении 0 в пределах от О до т -- 7 TQ 2 (Ьу кци  Ь Паппроксйлтруетс  функциёй у с (l- е ЯР условии, что г 0,7285 и ,01374. Ошибка аппрокримации не превьааает 0,5%. Ошибку аппроксимации можно уменьшить в 5-10 раз, если функцию ) представл ть двум  экспонентами с разными параметрами и переходом с одной экспоненты на другую в середине участка т.е. при 0/Тр2 1/4. Переключение экспонент выполн ет компаратор 26, управл ющий ключами 21 и 25. йзобретение может быть эффективно использовано, в частности, при автоматизации специальных газодинамических научно-исследовательских установок , в которых датчики основных ехнологических параметров имеют часотно-импульсный или врем -импульсный выход и должны обеспечить высокую точность и высокое-быстродействие в ироком диапазоне изменени  регулируемых параметров .и динамических характеристик объектов управлени .

-., r--f|

toi

lO-

,

Claims (1)

1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ НАПРЯЖЕНИЯ, ПРОПОРЦИОНАЛЬНОГО ЛОГАРИФМУ ИНТЕРВАЛА ВРЕМЕНИ, содержащее блок управления, формирователь характеристики логарифма, формирователь мантиссы логарифма, блок суммирования, первый вход которого соединен с выходом интегратора формирователя мантиссы логарифма, а второй вход соединен с выходом преобразователя код-аналог·формирователя характеристики логарифма, третий вход соединен с первым выходом блока управления, первый выход которого соединен через-элемент

   И со_счетным входом счетчика формирователя характеристики логарифма, а второй выход соединен с входом сброса упомянутого счетчика, третий выход соединен с управляющим входом логического блока формирователя характеристики логарифма .причем выходы счетчика формирователя характеристики логарифма через логический блок формирова- теля характеристики логарифма соединены с входами преобразователя код-аналог, управляющий выход упомянутого логического блока соединен с одним из входов блока управления, Два других входа которого через формирователи начала и конца измерения соединены с входами устройства, отличающееся тем, что, с целью расши^; рения функциональных возможностей, _: в .формирователь характеристики логарифма введен генератор импульсов эталонной частоты, выход которого соединен с вторым входом элемента И, а формирователь мантиссы логарифма вы-) полнен в виде управляемого резистивного делителя, средняя точка которого соединена через ключ с входом операционного усилителя, выход которого через параллельное соединение N цепей из последовательно включенных резисторов и ключей соединен с входом интегратора с параллельно включенными I N конденсаторами и ключами сброса, причем управляющие входы ключей сброса соединены с вторым выходом блока управления, управляющие входа ключей |Ч резистивных цепей соединены с вхо-t дами преобразователя код^-аналог, а управляющий вход ключа операционного усилителя соединен с третьим выходом блока управления, два плеча управляемого резистивного делителя образованы постоянно включенными резисторами и подключенными параллельно им через ключи управляемым компаратором,дополнительными резисторамй, первый вход компаратора соединен с выходом ин-. тегратора, с первым входом управляемого резистивного делителя, второй вход которого соединен с источником опорного напряжения, при этом.второй вход компаратора является установочным.

   SU „..1013869