SU1008919A1 - Устройство тактовой синхронизации - Google Patents
Устройство тактовой синхронизации Download PDFInfo
- Publication number
- SU1008919A1 SU1008919A1 SU802996686A SU2996686A SU1008919A1 SU 1008919 A1 SU1008919 A1 SU 1008919A1 SU 802996686 A SU802996686 A SU 802996686A SU 2996686 A SU2996686 A SU 2996686A SU 1008919 A1 SU1008919 A1 SU 1008919A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- generator
- output
- multipliers
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
tD Изобретение относитс к технике синхронной св зи и может быть испол зовано дл приема дискретных сообще ний. Известно устройство синхронизации содержащее последовательно соединен ные перемножителй и интеграторы , вы ходы которых подключены к соответст вующим входам блока сравнени , причем первые входы перемножителей объ единены, а к вторым входам подключены соответствующие выходы генератора весовых функций, при этом интегра торы выполнены в виде реверсивных счетчиков, пр мые и обратные выходы которых объединены, дополнительные выходы через дешифраторы подключены к управл ющим входам соответствующих реверсивных счетчиков, а выход блока сравнени подключен к входу генерато pa весовых функций, причем пере. множение принимаемого сигнала осуществл ют с сигналами весовых функций , сдвинутых один относительно другого на длительность тактового интервала, а результат перемножени принимаемого сигнала с сигналом первой весовой функции задерживают на врем , равное разности такто вого интервала и половины длительности сигнала весовой функции 1 . .Однако данное устройство очень сложно. Наиболее близким к предлагаемому вл етс устройство синхронизации , содержащее объединенные по сигналь ному входу перемножители, к опорным входам которых подключены выходы генератора весовых функций , а выходы перемножителей подключены к вхо дам интеграторов, пр мые и обратные выходы которых объединены и подключены к входам блока сравнени . Дополнительные выходы интеграторов подключены к дешифраторам, выходы ко торых подключены к управл ющим входам интеграторов, а выход блока срав нени подключен к входу генератора весовых функций 2 . Недостаток известного устройства состоит в сложности, так как в его состав вход т дешифраторы и блок ана лиза времени по влени импульсов на выходе интеграторов. Цель изобретени - упрощение устройства путем исключени дешифраторо и блока анализа времени по влени импульсов на выходе интеграторов. Поставленна цель достигаетс тем, что в устройство тактовой синхронизации , содержащее объединенные по сигнальному входу первый и второй перемножители, выходы которых подключены к одному из входов соответствующих реверсивных счетчиков, к двум другим входам первого и второго перемножителей подключены соответствующие выходы генератора опорных сигналов и выход генератора счетных импульсов, введены сумматор по модулю два, инвертор, два ключа, элемент ИЛИ и формирователь тактовых им пульсов, при этом выходы реверсивных счетчиков подключены к входам сумматора по модулю два, выход которого подключен к управл ющему входу первого ключа и через инвертор - к управл ющему входу второго ключа, к сигнальным входам первого и второго ключей подключен выход формировател тактовых импульсов, вход которого подключен к одному из выходов генератора опорных сигналов, к управл ющим входам которого подключены выходы первого и второго ключей, .которыечерез элемент ИЛИ подключены к установочным входам реверсивных счетчиков. На фиг. 1 показана структурна схема предлагаемого устройства; на фиг.2 и 3 - временные диаграммы, по сн ющие его работу. Устройство содержит перемножители 1 и 2, генератор 3 опорных сигналов, .генератор счетных импульсов, реверсивные счетчики 5 и 6, сумматор 7 ПОмодулю два, ключи 8 и 9, инвертор 1.0, элемент ИЛИ 11 и формирователь 12 тактовых импульсов.. Устройство работает следующим образом . Сигнал со случайным законом чередовани посылок и пауз (фиг.2а. За) поступает одновременно на перемножители 1 и 2. На вторые входы перемножителей 1 и 2 подаютс меандровые опорные сигналы в виде точек с периодом ., равным удвоенной длительности элементарной посылки принимаемого сигнала. Опорные сигналы жестко св заны между собой и сдвинуты на четверть периода фиг,2б,в 36,в). На фиг. 2 изображена ситуаци , когда фронты первого опорного сигнала , пост:р Иающего на перемножитель 1 (фиг.25) расположены левее фронтов прин того сигнала, на фиг.36 фронты первого опорного сигнала расположены справа. На третьи входы перемножителей 1 и 2 подаютс счетные импульсы Сфиг.2г,3г) с генератора . В пере ,множителе вырабатываютс .единичные потенциалы при совпадении пол рностей принимаемого и опорных сигналов и нулевые потенциалы - при несовпадении . При этом на положительные и отрицательные входы реверсивных счет чиков 5 и 6 проход т пачки счетных импульсов, соответствующие участкам совпадени (фиг.2д.ж; Зд.ж) и несовпадени (фиг.2 е,з; 3 е,з) пол рнос тей сомножителей. Емкости реверсивны счетчиков выбраны с таким расчетом, чтобы они не переполн лись за длител ность элементарной посылки даже при полном совпадении перемножаемых си налов. Обнуление реверсивных счетчи ков 5 и 6 производитс с тактовой частотой импульсами, сформированными из фронтов первого опорного сигнала Оиг.2 и, 3 и с помощью формировател 12. В реверсивных счетчиках 5 И 6 на капливаютс счетные импульсы в поло жительном или отрицательном плече, при этом на сумматор 7 по модулю дв непрерывно выдаютс потенциалы О ил 1, соответствующие знакам чисел, записанных в каждый момент времени в реверсивные счетчики 5 и 6. Знак разности количества импульсов, поступающих на реверсивные счетчики 5 и 6, определ ютс на знаковом выход Эпюры напр жений на знаковых выходах реверсивных счетчиков 5 и 6 изображены на фиг.2 к ил соответст венно при сдвиге первого опорного сигнала влево и на фиг.З к,л - при Сдвиге его вправо. Сравнение знаков производитс с помощью сумматора 7 по модулю два. Сигнал на его выходе равен О при совпадении потенциалов со знаковых выходов реверсивных счетчиков 5 и 6 на входе сумматора 7 по модулю два и равен 1 - при несовпадении. Кзк видно из графиков фиг.2 и, к, л зна ки чисел в моменты по влени тактовых импульсов с формировател 12 одинаковы. Единичный потенциал,отпирающий ключ Э воникает на выходе инвертора 10. Тактовые импульсы через этот ключ проход т на первый управл ющий вход генератора 3 опорных сигналов дл сдвига их вправо. Команды управлени , поступающие на генератор 3 -.при совпадении знаков чисел в реверсивных счетчиках 5 и 6, условно изображены на фиг.2м в виде импульсов положительной пол рности с точками. На графиках 3 к и л, -соответствующих сдвигу опорных сигналов вправо относительно положени равновеси , знаки чисел, записанных в реверсивные счетчики 5 и 6 в момент опроса, различные. На графиках фиг.З и,к,Лд соответствующих сдвигу опорных сигналов вправо относительно положени равновеси , знаки чисел, записаннь1х в реверсивные счетчики 5 и 6 в момент опроса, различны. Единичный потенциал с выхода сумматора 7 по -модулю два открывает по управл ющему входу ключ 8,при этом команды управлени поступают на второй управл ющий вход генератора 3 опорных сигналов дл сдвига их влево. Команды управлени обозначены на фиг.3м в виде импульсов отрицательной пол р- ности с точками. , Одновременно с поступлением на входы генератора 3 опорны х сигналов управл ющие импульсы через элемент ИЛИ 11 обнул ют реверсивные счетчики 5 и 6, после чего накопление счетных импульсов начинаетс заново. Предлагаемое устройство тактовой синхронизации выгодно отличаетс от известного, так как позвол ет решить задачу сннхронизачии с помощью одного лишь сравнени знаков чисел, записанных з реверсивных счетчиках 5 и 6 на момент опроса. Оно не содержит дешифраторов и блока анализа времени по влени импульсов на выходах интеграторов , реализующих достаточно сложный алгоритм работы известного устройства . В предлагаемом устройстве команда на сдвиг опорных сигналов формируетс путем сравнени потенциалов на знаковых выходах реверсивных счетчиков 5 и 6, вследствие чего оно упрощаетс и по ышаетс надежность его работы.
вп91
i
W
f2
/ г
J
//
1 г 3
а (
1 I Ii i 1
M it 1Г ШИШИ Ш1Ш lillilll IlinU HI j ifiiiiiiliiiinujiiiiiiiiiiit iMiit|iiiiHniini iHiiiitiiiidiim imni mimi iiimi п in ii I I . II I I HllllH 1пф|| I II } ir I П III III { imijti iitii}i niiijn . iHiifiii Hill IllUII I i I ППЙИИ I II r I д IlilHi illllHI miilllil M II n t П Ml HI II fIIII f II II I ПI . j limni II nil 11(11111 il f ПЛ111 iniii} imiiii iiimiii ii p... ......., ItllilNII ItJIItl lllltll IIIMIIIII 1111|ПН1 II lifl II nil Mlllli I II ill ll{ IH Illlllll il , ПгI IIf к ( II j IIII/IHI III
Claims (1)
- УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ , содержащее объединенные по сигнальному входу первый и второй перемножители , выходы которых подключены к одному из входов соответствующих реверсивных счетчиков, к двум другим входам первого и второго перемножителей подключены соответствующие выходы генератора опорных сигналов и выход генератора счетных импульсов, отличающееся тем, что, с целью упрощения путем исключения дешифраторов и блока анализа времени появления импульсов на выходе интеграторов, введены сумматор по. модулю два, инвертор, два ключа, элемент ИЛИ и формирователь тактовых импульсов, при этом выходы реверсивных счётчиков подключены к входам сумматора по модулю два, выход которого подключен к управляющему входу первого ключа и через инвери тор - к управляющему входу второго ключа, к сигнальным входам первого и второго ключей подключен выход формирователя тактовыхаимпульсов, вход которого подключен к одному из вы- G ходов генератора опорных сигналов, к ® управляющим входам которого подключе·* в /Л ны выходы первого и второго ключей, которые через элемент ИЛИ подключе- Си ны к установочным входам реверсивных счетчиков. 5‘ со со1 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802996686A SU1008919A1 (ru) | 1980-10-24 | 1980-10-24 | Устройство тактовой синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802996686A SU1008919A1 (ru) | 1980-10-24 | 1980-10-24 | Устройство тактовой синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1008919A1 true SU1008919A1 (ru) | 1983-03-30 |
Family
ID=20923251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802996686A SU1008919A1 (ru) | 1980-10-24 | 1980-10-24 | Устройство тактовой синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1008919A1 (ru) |
-
1980
- 1980-10-24 SU SU802996686A patent/SU1008919A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1008919A1 (ru) | Устройство тактовой синхронизации | |
SU1665526A1 (ru) | Устройство дл приема дискретной информации | |
SU743217A1 (ru) | Устройство дл синхронизации двоичных сигналов в каналах с посто нными преобладани ми | |
SU443398A1 (ru) | Устройство дл преобразовани троичных кодов, записываемых на магнитный носитель | |
SU1037422A1 (ru) | Цифровой частотный дискриминатор | |
SU1157676A1 (ru) | Устройство дл формировани последовательности импульсов | |
SU1241518A1 (ru) | Устройство дл формировани сигнала с многократной относительной фазовой модул цией | |
SU970717A1 (ru) | Устройство тактовой синхронизации | |
SU780227A1 (ru) | Устройство дл выделени сигнала синхронизации полей | |
SU1578822A1 (ru) | Устройство дл контрол искажений дискретных сигналов в радиоканалах | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU630628A1 (ru) | Устройство дл умножени | |
SU1396291A1 (ru) | Устройство дл некогерентного приема сигналов с относительной фазовой манипул цией | |
SU807492A1 (ru) | Троичный реверсивный -разр дныйСчЕТчиК иМпульСОВ | |
SU1206965A1 (ru) | Устройство цикловой синхронизации | |
SU758473A1 (ru) | Умножитель частоты | |
SU970706A1 (ru) | Счетное устройство | |
SU926784A1 (ru) | Детектор частотно-манипулированных сигналов | |
SU928665A1 (ru) | Устройство поэлементного фазировани | |
SU813807A1 (ru) | Устройство восстановлени дискрет-НОй иНфОРМАции | |
SU1338094A1 (ru) | Устройство тактовой синхронизации | |
SU1043833A1 (ru) | Устройство дл измерени искажений телеграфного сигнала | |
SU949823A1 (ru) | Счетчик | |
SU1753610A1 (ru) | Устройство тактовой синхронизации | |
SU915273A1 (ru) | Частотный демодулятор 1 |