SU915273A1 - Частотный демодулятор 1 - Google Patents
Частотный демодулятор 1 Download PDFInfo
- Publication number
- SU915273A1 SU915273A1 SU802889826A SU2889826A SU915273A1 SU 915273 A1 SU915273 A1 SU 915273A1 SU 802889826 A SU802889826 A SU 802889826A SU 2889826 A SU2889826 A SU 2889826A SU 915273 A1 SU915273 A1 SU 915273A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control unit
- unit
- register
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
Description
Изобретение относится к радиотехнике и может использоваться в системах передачи информации.
Известен частотный демодулятор, содержащий последовательно соединенные формирователь импульсов, блок 5 выделения фронтов импульсов, регистрирующий счетчик, согласующий регистр и блок управления согласующим регистром, выход которого подключен к сооуI ветствующему входу согласующего регистра, а также опорный генератор и блок управления, первый выход которого соединен с первым входом формирующего счетчика, выход которого соединен с первым входом блока управления и первым входом регистрирующего блока 14
Однако известный демодулятор имеет недостаточную помехоустойчивость — при асинхронном режиме работы.
Цель изобретения - повышение помехоустойчивости при асинхронном режиме работы.
2
Поставленная цель достигается тем, что в частотный демодулятор, содержащий последовательно соединенные формирователь импульсов, блок выделения фронтов импульсов, регистрирующий счетчик, согласующий регистр и блок управления согласующим регистром, выход которого подключен к соответствующему входу согласующего регистра, а также опорный генератор и блок управления, первый выход которого соединен с первым входом формирующего счетчика, выход которого соединен с первым входом блока управления и первым входом регистрирующего блока, введены два блока памяти и арифмети-’ ческий блок, выход которого подключен к одному входу первого блока памяти, выход которого соединен с вторым входом регистрирующего блока и первым входом арифметического блока, второй вход которого соединен с выходом второго блока памяти и с вторым входом формирующего счетчика,
3 915273 4
третий вход которого соединен с выходом опорного генератора, с вторым входом блока управления, с вторым входом блока выделения фронтов импульсов, с вторым входом регистрирую- 5 щего счетчика и с вторым входом блока управления согласующего регистром, третий вход которого соединен с вторым выходом блока управления, одни выходы которого подключены к ,о одним входам второго блока памяти, другой вход которого соединен с вторым выходом согласующего регистра, причем другие выходы блока управле/ния подключены к другим входам пер- ,5 вого блока памяти, соответствующий выход блока выделения фронтов импульсов соединен с четвертым входом блока управления согласующим регистром, а третий выход блока управления 20 подключен к третьему входу арифметического блока.
На фиг. 1 представлена структурная электрическая схема предлагаемого демодулятора; на фиг. 2 - временные 25
диаграммы, поясняющие его работу.
Устройство содержит опорный генератор 1, формирователь 2 импульсов, регистрирующий счетчик 3, регистрирующий блок 4, блок 5 выделения фрон- зо •тов импульсов, согласующий регистр 6, блок 7 управления, блок 8 памяти, арифметический блок 9, блок 10 памяти, блок 11 управления и формирующий счетчик 12. 35
Демодулятор работает следующим образом.
Входной сигнал преобразуют-в прямоугольные импульсы, выделяют фронты этих импульсов, измеряют длитель- 40 ности полупериодов входного сигнала, т.е. преобразуют временные интервалы, соответствующие полупериодам входно- . го сигнала в числа (код). Эти числа запоминают в порядке поступления полу.45 периодов. Далее для каждого (2-го) полупериода (числа) рассчитывают длительность Т2(, , представляющую сумму длительностей Е~го и N соседних. с ним полупериодов, причем дли- 50 тельность каждого (ί-го) из этих полупериодов берут с постоянным "весом"
, пропорциональным величине превышения чЛёла 0 ,$ вероятностью , вероятностью того, что !-ый полупери- 5£ од должен быть отнесен'к той же характеристической частоте, что и 1-ый полупериод. После расчета Т%(> аналигед Тзируют полученное число и вырабатывают "решение" о том, к какой из характеристических частот должен быть отнесен 2-ый полупериод, после чего преобразуют каждое ?-ое число в соответствующую длительность демодулированного сигнала.
"Решение" о том, к какой из характеристических частот должен быть отнесен 2-ый полупериод, вырабатывают по переменной составляющей числа.
Е+М/2
”1"^. о — 2ч ,
ί=ε~Νΐ2 0)
число, соответствующее длительности ί-го полупериода, "весовой" коэффициент при ΐ-том полупериоде.
= А(Р1‘ -0,5), (2)
А - коэффициент пропорциональности выбираемый из соображений удоб ства реализации устройства.
Вероятность Р^· рассчитывают, используя априорные данные о сигнале, по
V!™
С4
(Те+д-'Ъ), 6Ό
а. произвольное целое число, показывающее на сколько удален ΐ-тый полуперод от 2-го;
- среднеарифметическое длительностей полупериодов характеристических частот,
5|дп(х) - функция знака х, принимающая значения 1 или -1.
коэффициент,равный 1, если под знаком суммы произведение значений функции 51дп положительно, и равный 0 в противоположном случае.
вырабатывают отдельного каждому полупериоду входного ЧМ сигнала, отдельно каждый полупериод (число) преобразуют в соответствующую длительность демодулированного сигнала, кроме того, при выработке "решения" не используют каких-либо данных о смене характеристических частот. Все это позволяет жсгаользовать демодулятор как при синх[ровном^ так и при асинхронном спосоТаким образом, "решение"
5
915273
6
бе передачи. С другой стороны, каждое "решение" вырабатывают по длительности соответствующего и N соседних полупериодов. Это позволяет увеличить разность чисел, по которым вы- 5 рабатывают "решения" для. полупериодов одной и другой характеристической частоты и одновременно усреднить воздействие помех, т.е. в конечном счете получить высокую помехоустойчи- · вость приема.
Таким образом, частотно-модулированный (ЧМ) сигнал (фиг. 26) с выхода полосового фильтра поступает на формирователь 2 импульсов, который усилением-ограничением преобразует входной сигнал в последовательность прямоугольных импульсов. Блок 5 выделяет фронты полученных импульсов в виде двух сдвинутых во времени и привязанных к частоте опорного генератора импульсов - импульса считывания ИС и импульса установки ИУ. С )приходом каждого ИС^в блок 7 управления согласующим регистром 6 последний переписывает к-разрядное число из регистрирующего счетчика 3 в сог ласующий регистр 6, после чего регистрирующий счетчик 3 устанавливается ИУ в исходное состояние и затем зо производит измерение длительности следующего полупериода. Согласующий регистр 6 представляет из себя регистр сдвига^ на р к+1 -разрядных двоичных чисел (слов)(к+1-й^разряд использу- 35 ется для записи информации о занятости соответствующего слова). Согласующий регистр 6 совместно с блоком 7 управления производит постановку на очередность обработки чисел 4су (полупериодов), поступающих с регистрирующего счетчика 3, и тем самым согласует скорость поступления чисел с этого счетчика со скоростью их даль-? нейшей обработки в демодуляторе. При 45 приеме сигнала с помехой согласующий регистр 6 заполнен числами в среднем
наполовину. ·
ί
После записи числа из регистрирующего счетчика 3 в согласующий ре- 50 гистр 6 оно переписывается блоком 7 управления в крайний правый свободный столбец триггеров. Из согласующего регистра 6 числа по команде блока 11 управления переписываются 55 блоком 7 управления в блок 8 памяти, при этом все информация, записанная в согласующем регистре 6, сдвигается вправо. В блоке 8 памяти всегда находится не менее, чем Ν+1 число (полупериод). Последовательность чисел Т-, соответствующая длительностям ϊ-тым полупериодов, представлена на фиг. 2в. Арифметический блок 9, взаимодействуя с первым 8 и вторым ГО блоками памяти, а также с блоком 11 управления (с которого Ю подаются числа, соответствующие
коэффициентам С4, и сигналы управления), для каждого В~го полупериода рассчитывает значение Τ,,,ρ (1). На
фиг. 2г представлена зависимость пе15 ременной части ΔΤ^ρ чисел Тэд (точки непрерывной линии, которая отражает общий закон изменения чисел Числа Т^грпоступают на вход регистрирующего блока 4. По величине чис20 ла Тэд блок 1+ принимает "решение" по каждому Р-му полупериоду (1 или 0)(фиг, 2д). Пусть в начальный момент времени в блоке 4 получено "решение" гр_4 по ?-1-му полулерио25 ДУ, выходной триггер блока 4 установлен в состояние, соответствующее Ρ-1-му полупериоду, и в формирующий счетчик 12 блоком 11 управления записано Ε.-1-е число из блока 8 памяти. Формирующий счетчик 12 собран таким образом, что при поступлении на его счетный вход одного импульса число, записанное в нем, уменьшается на 1, при поступлении двух импульсов - на 2 и т.д. (вычитающий счетчик). Так как на счетные входы регистрирующего 3 и формирующего 12 счетчиков поданы импульсы одной частоты, то число Тр_4, записанное в формирующем счетчике, уменьшено до нуля за время, равное длительности 2-1-го полупериода. В течение
о
этого времени арифметический блок 9, взаимодействуя с блоками 8 и 10 памяти, а также с блоком 11 управления, рассчитывает очередное значение числа Тэд. В блоке 4 получают "решение" Γθ по С-му полупериоду. При принятии формирующим счетчиком 12 нулевого состояние его выходная схема формирует импульс, который устанавлива-< ет выходной триггер блока 4 в состояние, соответствующее В-му "решению" и запускает блок 11 управления на следующий ( 1 -й) цикл работы. Таким
образом, на выходе формирующего счетчика 12 получена последовательность импульсов, соответствующих моментам пересечения сигналом нулевого уров7 915273 8
ня, и задержанная относительно входных, моментов пересечения на некоторое время. Эта последовательность импульсов подана на управляющий вход регистрирующего блока 4. К моменту действия каждого импульса последовательности на основной вход блока 4 подано число , соответствующее следующему за этим импульсом полупериоду, и в блоке 4 получено соответствующее "решение". Это "решение" устанавливает выходной триггер блока 4 в момент действия импульса с формирующего счетчика в состояние, соответствующее принимаемому символу. На фиг. 2е показаны демодулировзнный сигнал, соответствующий переданному (фиг.2а)(постоянная временная задержка не показана).
Таким образом, использование в предлагаемом демодуляторе принятия . "решения" о переданном символе на длительности каждого.полупериода, принятие его на основе анализа длительностей этого и близлежащих с ним полупериодов, преобразование каждого полупериода, записанного в виде числа, в соответствующий отрезок демодуированного сигнала позволяет
предлагаемый демодулятор использовать 30 как в синхронном, так и в асинхронном режиме передачи и получить высокую помехоустойчивость приема.
Claims (1)
- Формула изобретенияЧастотный демодулятор, содержащий последовательно соединенные формирователь импульсов, блок выделения фронтов импульсов, регистрирующий счетчик, согласующий регистр и блок управления согласующим регистром, выход которого подключен к соответствующему входу согласующего регистра, а также опорный генератор и блок управления, первый выход которого соединен с первым входом формирующего счетчика, выход которого соединен 5 с первым входом блока управления и первым входом регистрирующего блока, отличающийся тем, что, с целью повышения помехоустойчивости при асинхронном режиме работы, ю введены два блока памяти и арифметический блок, выход которого подключен к одному входу первого блока памяти, выход которого соединен с вторым входом оегистрирующего блока и 15 первым входом арифметического блока, второй вход которого соединен с выходом второго блока памяти и вторым входом формирующего счетчика, третий вход которого соединен с выходом опор 20 ного генератора, с вторым входом блока управления, с вторым входом блока выделения фронтов импульсов, с вторым входом регистрирующего счетчика и с вторым входом блока управления 25 согласующим регистром, третий вход которого соединен с вторым выходом блока управления, одни выходы которого подключены к одним входам второго блока памяти, другой вход которого соединен с вторым выходом согласующего регистра, причем другие выходы бло ка управления подключены к другим входам первого блока памяти, соответствующий выход блока выделения фрон тов импульсов соединен с четвертым входом блока управления согласующим регистром, а третий выход блока управ ления подключен к третьему входу ариф метического блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802889826A SU915273A1 (ru) | 1980-02-25 | 1980-02-25 | Частотный демодулятор 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802889826A SU915273A1 (ru) | 1980-02-25 | 1980-02-25 | Частотный демодулятор 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU915273A1 true SU915273A1 (ru) | 1982-03-23 |
Family
ID=20880904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802889826A SU915273A1 (ru) | 1980-02-25 | 1980-02-25 | Частотный демодулятор 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU915273A1 (ru) |
-
1980
- 1980-02-25 SU SU802889826A patent/SU915273A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3940764A (en) | Pulse pair recognition and relative time of arrival circuit | |
RU2099893C1 (ru) | Корреляционный приемник сигналов с относительной фазовой модуляцией | |
SU915273A1 (ru) | Частотный демодулятор 1 | |
SU1003375A1 (ru) | Устройство дл синхронизации @ -последовательности | |
SU577692A1 (ru) | Устройство дл определени скорости телеграфировани | |
SU790235A1 (ru) | Цифровой частотный дискриминатор | |
SU924641A1 (ru) | Устройство дл измерени физических величин с цифровой регистрацией | |
SU1093987A1 (ru) | Измеритель частоты | |
SU1238222A1 (ru) | Умножитель частоты импульсов | |
SU928353A1 (ru) | Цифровой умножитель частоты | |
SU1037422A1 (ru) | Цифровой частотный дискриминатор | |
SU1136321A2 (ru) | Устройство дл приема сигналов двойной частотной телеграфии | |
SU894720A1 (ru) | Устройство дл вычислени функций | |
SU926784A1 (ru) | Детектор частотно-манипулированных сигналов | |
SU1197102A2 (ru) | Автокоррел ционный измеритель параметров псевдослучайного фазоманипулированного сигнала | |
SU1262477A1 (ru) | Устройство дл вычислени обратной величины | |
SU1095089A1 (ru) | Цифровой измеритель частоты | |
SU627585A1 (ru) | Способ преобразовани числового кода в интервал времени | |
SU474950A1 (ru) | Устройство дл анализа автокоррел ционных характеристик временных искажений | |
RU2032270C1 (ru) | Способ преобразования периодно-модулированного переменного напряжения в параллельный код и устройство для его осуществления | |
SU1465804A1 (ru) | След щий частотомер | |
SU1265642A1 (ru) | Устройство дл определени знака разности фаз | |
SU896771A1 (ru) | Устройство дл измерени скорости манипул ции фазы сигнала | |
SU395960A1 (ru) | Умножитель частоты | |
RU2194365C2 (ru) | Многоканальная система связи |