SU1005312A1 - Универсальный логический элемент на @ входов - Google Patents
Универсальный логический элемент на @ входов Download PDFInfo
- Publication number
- SU1005312A1 SU1005312A1 SU813258114A SU3258114A SU1005312A1 SU 1005312 A1 SU1005312 A1 SU 1005312A1 SU 813258114 A SU813258114 A SU 813258114A SU 3258114 A SU3258114 A SU 3258114A SU 1005312 A1 SU1005312 A1 SU 1005312A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- function
- inverting
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(54) УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА П ВХОДОВ
1 Устройство относитс к импульсной
технике, а именно к логическим устройствам , используемым в различных облас-т х техники, например, в узлах вычисли- . тельных машин.
Известш 1 программируемые заранее s логические устройства, так называемые пороговые элементы, содержащие выходной операционный усилитель и входные логические или аналоговые функциональные элементы Cl .- О
Недостатками пороговых элементов вл ютс функциональна неполнота при отсутствии функциональньгё преобразователей и недостаточна надежность и чрез мерна сложность, вытекакица из нео6хо-15 днмости реализации многопороговости.
Наиболее близким техническим решением к предлагаемому вл етс универсальный логический элемент, содержащий усилитель-формирователь и настраиваемую диодную матрицу, в котором фактически объединены в одном корпусе микросхемы, входна матрица и часть выходной матрицы , необходима дл реализации одной функции п логических переменных С2 3 .
Недостатком указанного элемента 5шл етс большое количество информационных выводов, равное 2п 4-1.
Цель устройства - расширение функциональных возможностей, что позволит j в одинаковых с прототипом корпусах микросхем изготавливать логические схемы с большим значением п .
Claims (2)
- Указанна цель достигаетс тем, что в универсальном логическом элементе на п входов, содержащем программируемую диодную логическую матрицу, входы которой соединены с входами логического элемента, содержащую входные и выходные шииы, соединенные в местах перекрещивани с помощью диодов, выходные шины логической матрицы объединены в две группы, в каждой из которых выходные щины соединены через резисторы соответственно с инвертирующим и неинвертирующим входами дифференциал - ного операционного усилител , выход которого соединен через резистор с инвертирующим входом и с выходной шиной неинвертирующий вход усилител соединен через резистор с общей шиной. За счет специального представлени Логической, функции число входных шин пр этом сокращаетс до п , а общее число информационных вьтодов - п -2, На фиг. 1 приведена принципиальна схема устройства, которое реализует произвольную логическую функцию на п входных переменных; на фиг. 2 - пример конкретной реализации функции 3-х переweHHbts . Устройство содержит входную диодную программируемую матрицу 1 е п входными шинами 2, на которые поданы входные переменные х- , Х2 ... i и С|, выходными шинами 3. Первые концы шкн через одинаковые резисторы 4 соединены в общий узел и присоединены к источнику питани , а вторые концы разделены на две одинаковые (при четном с) группы и через одинаковые резисторы 5 соединен в два общих узла а и Ъ . Указанные узлы присоединены соответственно к инвертирующему и неинвертирующему входам дифференциального операционного усилител 6 с резисторами обратной св зи 7 и 8 Выход усилител 6 вл етс выходом все го устройства. Входные шины 2 соединены с выходными шинами 3 с помощью диодов 9, при чем наличие или отсутствие диодного сое динени шин определ ет ту или иную логическую функцию предлагаемого элемента . Соединение шин может вьтолн тьс при изготовлении элемента или использователем известными методами используемыми при программировании логических матриц. Устройство работает следующим образом .. Дл реализации на нем произвольной логической функции .от п переменных, последн должна быть представлена в так назьгеаемой алгебраической форме. Известно, что все логические операции могут быть заменены некоторыми алгебраическими операци ми. В частности, дл двух нулевых фушший f.U) fi(Mvf2U)fiUHf2 bf U)f2(x); (1 f.(X)4f2(X)-E(x;f2U).(2) В этих выражени х справа от знака равенства имеет место обычное (алгебраическое ) суммирование и умножение. Известны также аналогичные выражени и дл других логических операций. Таким образом, любую логическую функцию переменных можно представить в виде алгебраического выражени следук щего бида: f(,)2- n V« f 2V-- n n С,,Х,,...С,Х,,+ . Коэффициенты С в выражении (З), как правило, принимают значени 0,1 и различные варианты коэффициентов полностью задают ту или иную, фуйкцию. Если исходна функци задана в ДНФ, то дл получени алгебраической формы достаточно формул (1) и (2) .После полу „ени алгебраической формы реализуемой функции f 1 , ) необходимо внутри матрицы 1 соединить шины 2 с шинами 3 диодами 9 так, чтобы от источника питани через резисторы 4 на шинах 3 формировались необходимые конъюнкции или, ,что то же самое, произведени входных логических nepeMeHHBod с соответствующим знаком. Суммировани произведений с соответствующим знаком осуществл етс на резисторах 5 с помоШЬЮ дифференциального усилител 6, который имеет резисторы 7 и 8 в обратной св зи дл обеспечени необходимых уровней сигналов. В качестве примера рассмотрим реализацию логической функции ,, 23)% «S 2V Преобразуем ее в алгебраическую форму в соответствии с выражени ми (1) и (2) l,.b) J3)- 2 S3-V3 -X,X2(, х.х,+ х„х,,х. 2(lV2Vl 3 Z -V23 S Xyj Xjj X 1 (-l) Х -Х Х2+Хз-Х Хз+Х2/Хз-Х2/Х5+ (X +X2-fX X2X5)-( Реализаци указанной функции представлена на фиг. 2. Исполькзование алгебраической формы представлени логических функций позвол ет уменьшить число внешних информационных вьгоодов MUKpocxcNfi. до п + 2 или до п + 1, если совместить логическую матрицу 1 и усилитель 6 в одном корпусе . Кроме того, при этом отпадает необходимость в формировании инверсных значений входных переменных, которое необходимо при использовании прототипа. В стандартном лсорпусе на 14 вьтодов можно реализовать любую функцию на 11 входных переменных, Формула изобретени Универсальный логический элемент на П входов, содержащий программированную диодную логическую матрицу, входы которой соединены с входами логического элемента, содержащую входные и выходные шины, соединенные в местах перекрещивани с помощью диодов, о т л и .100 12 чающийс тем, что, с целью расширени функиисжальных возможностей, выход){ые шишы логической матрицы обБ динены в две группы, в каждой з рых выходные шшпл соединены через резисторы соответственно с инвертирующим и неинвертирующщл входами дифференциального операционного усилител , выход которого соединен через резистор с инвертирующим входом п с вз 1х6д ой щиной, неинвертируюодий вход усилители соединен через резистор с общей шиной матрицы. Источники инфо1 ацш1, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 321952, кл. Н 03 К 19/О2, 1972.
- 2.Авторское свидетельство СССР № 44695О, кл, Н 03 К 19/2О, 1974 (прототип).Xl Xi Xf(Xt.)fui.Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813258114A SU1005312A1 (ru) | 1981-03-10 | 1981-03-10 | Универсальный логический элемент на @ входов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813258114A SU1005312A1 (ru) | 1981-03-10 | 1981-03-10 | Универсальный логический элемент на @ входов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1005312A1 true SU1005312A1 (ru) | 1983-03-15 |
Family
ID=20946785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813258114A SU1005312A1 (ru) | 1981-03-10 | 1981-03-10 | Универсальный логический элемент на @ входов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1005312A1 (ru) |
-
1981
- 1981-03-10 SU SU813258114A patent/SU1005312A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Styblinski et al. | Fuzzy cognitive maps, signal flow graphs, and qualitative circuit analysis | |
US4300060A (en) | Signal programmable multiple function flip-flop | |
SU1005312A1 (ru) | Универсальный логический элемент на @ входов | |
GB1199931A (en) | Improvements in or relating to Redundant Binary Logic Elements | |
US3962647A (en) | Biphase waveform generator using shift registers | |
DE68922707D1 (de) | Wahrheitswerteflussverarbeitungseinheit. | |
JPS607808B2 (ja) | キ−入力回路 | |
US4739195A (en) | Mosfet circuit for exclusive control | |
JPH01274515A (ja) | 半導体集積回路 | |
US4257008A (en) | Logic circuit building block and systems constructed from same | |
JPH0455006B2 (ru) | ||
JP2561649B2 (ja) | パルス幅変調回路 | |
SU705652A1 (ru) | Генератор пр моугольных импульсов | |
SU1513441A1 (ru) | Многофункциональный логический модуль | |
SU767756A1 (ru) | Устройство параллельного сдвига | |
Reyes | Typical and generic relations in a Baire space for models | |
SU983705A1 (ru) | Устройство дл арифметической и логической обработки двоичных чисел | |
KR900001324Y1 (ko) | 50% 듀티 싸이클 발생용 기수진 카운터 회로 | |
SU741257A1 (ru) | Устройство дл обмена информацией | |
SU798847A1 (ru) | Адаптивное многоканальное резервиро-BAHHOE уСТРОйСТВО | |
SU1472949A1 (ru) | Программируема логическа матрица | |
SU657432A1 (ru) | Логическое устройство | |
JPS61242114A (ja) | 可変しきい値回路 | |
SU792593A1 (ru) | Устройство выбора "к из | |
SU864282A1 (ru) | Вычислительный модуль |