SU1005010A1 - Timer - Google Patents

Timer Download PDF

Info

Publication number
SU1005010A1
SU1005010A1 SU813332491A SU3332491A SU1005010A1 SU 1005010 A1 SU1005010 A1 SU 1005010A1 SU 813332491 A SU813332491 A SU 813332491A SU 3332491 A SU3332491 A SU 3332491A SU 1005010 A1 SU1005010 A1 SU 1005010A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
output
register
input
bus
Prior art date
Application number
SU813332491A
Other languages
Russian (ru)
Inventor
Андрей Павлович Кучеренко
Елена Дмитриевна Антипова
Борис Александрович Аптекман
Original Assignee
Киевский Ордена Трудового Красного Знамени Завод Вычислительных И Управляющих Машин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Трудового Красного Знамени Завод Вычислительных И Управляющих Машин filed Critical Киевский Ордена Трудового Красного Знамени Завод Вычислительных И Управляющих Машин
Priority to SU813332491A priority Critical patent/SU1005010A1/en
Application granted granted Critical
Publication of SU1005010A1 publication Critical patent/SU1005010A1/en

Links

Landscapes

  • Measurement Of Predetermined Time Intervals (AREA)

Description

Изобретение относитс  к вычис лительной технике и может быть но- . пользовано в управл ющих вычислительных системах дл  обеспечени  работы в реальном масштабе времени.This invention relates to computing technology and may be new. used in control computing systems for real-time operation.

Известно устройство, содержащее , шины данных, адресные шины, шины синхронизации, регистр прерывани , микропроцессор, программируе1«ый счетчик, счетчик. Выход первого счетчика подключен к входу программируемого счетчика, вход синхронизации счетчика подключен к шине синхронизации устройства, входы программируемого счетчика подключены к шинам данных, выход переполнени  программируемого счетчика подключен к входу регистра прерывани  микропроцессора, входы счетчика и регистра прерывани  микропроцессора подключены к адресньни шинам Cll.A device is known that contains data buses, address buses, synchronization buses, an interrupt register, a microprocessor, a programmable counter, a counter. The output of the first counter is connected to the input of the programmable counter, the synchronization input of the counter is connected to the device synchronization bus, the inputs of the programmable counter are connected to the data buses, the overflow output of the programmable counter is connected to the microprocessor interrupt register inputs, and the microprocessor interrupt register inputs are connected to address Cll buses.

Недостатком известного устройства  вл етс  возможность формировани  только одной временной циклограммл.A disadvantage of the known device is the possibility of forming only one time cyclogram.

Цель изобретени  - расширение : функциональных возможностей путем формировани  заданных временных циклограмм .The purpose of the invention is the extension of: functional capabilities by forming predetermined time cyclograms.

Поставленна  цель достигаетс  тем, что в таймер, содержащий генератор , шину прерывани , шины данных, шину записи, шины тактовой частоты, регистр данных и счетчик, введены регистр тактовой частоты, выходные , j клапаны и формирователь сигнала перезаписи, причем входаа регистра тактовой частоты подключены к выходам соответствующих разр дов регистра данных, а выходы регистра такто10 вой частоты - к первым входам клапагнов , управл ющий вход клапанов подключен к выходу переполнени  счетчика , а выходы клапанов подключены к выходам таймера, первый вхс  фор15 мировател  сигнала перезаписи подключен к шине записи, второй - к выходу переполнени  счетчика и к входу останова генератора, выход формировател  сигнала перезаписи сое20 динен с входом записи счетчика, вхо .дом запи.си. регистра тактовой частоты , входомзапуска генератора и шиной прерывани .The goal is achieved by the fact that the timer containing the generator, interrupt bus, data bus, write bus, clock frequency, data register and counter are entered into the clock frequency register, output, j valves and overwriter signal generator, with the clock register input connected to the outputs of the corresponding data register bits, and the outputs of the clock frequency register to the first inputs of the valves; the control input of the valves is connected to the overflow output of the counter, and the outputs of the valves are connected to the outputs of the timer, The second forwarder of the overwrite signal generator is connected to the write bus, the second is connected to the overflow output of the counter and to the generator stop input, the output of the overwrite signal generator is connected to the counter recording input, which records the record. the clock register, the generator start-up and the interrupt bus.

При этом формирователь сигнала With this, the signal conditioner

25 перезаписи выполнен, например, на элементе совпадени  и элементе задержки , вход которого подключен к выходу элемента совпадени , выход подключен к выходу формировател  25 of the rewriting is performed, for example, on a matching element and a delay element whose input is connected to the output of the matching element, the output is connected to the driver output

Claims (1)

1. Патент ША 4099232, кл. G Об F 1/04, 1979 Гпрототип).1. Patent ША 4099232, кл. G About F 1/04, 1979 Gprotioty).
SU813332491A 1981-08-17 1981-08-17 Timer SU1005010A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813332491A SU1005010A1 (en) 1981-08-17 1981-08-17 Timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813332491A SU1005010A1 (en) 1981-08-17 1981-08-17 Timer

Publications (1)

Publication Number Publication Date
SU1005010A1 true SU1005010A1 (en) 1983-03-15

Family

ID=20974794

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813332491A SU1005010A1 (en) 1981-08-17 1981-08-17 Timer

Country Status (1)

Country Link
SU (1) SU1005010A1 (en)

Similar Documents

Publication Publication Date Title
SU1005010A1 (en) Timer
JPS54146549A (en) Information processor
JPS57209503A (en) Sequence controller
SU1142822A1 (en) Timer
SU1478193A1 (en) Reprogrammable microprogrammer
SU1179349A1 (en) Device for checking microprograms
SU1196883A1 (en) Information input device
SU1606971A1 (en) Device for controlling data recall
SU1695386A1 (en) Digital delay device
SU1280600A1 (en) Information input device
SU968804A1 (en) Device for determining extremum numbers
SU997027A1 (en) Minimum number determining device
SU1658165A1 (en) Device for interfacing information source to processor
SU960781A1 (en) Device for calculating microprocessor system time intervals
SU1005288A2 (en) Pulse delay device
SU1619290A1 (en) Data exchange device
JPS6111800Y2 (en)
JPS60131051U (en) Watchdog circuit
SU1709293A2 (en) Device for information input
SU1300474A1 (en) Logic analyzer
SU1177819A1 (en) Information input-outrut device
SU1256182A1 (en) Pulse repetition frequency multiplier
SU1686451A1 (en) Device for interfacing information source with processor
SU1566336A1 (en) Device for information output
JPS57132229A (en) Direct memory access controller