SU1004969A1 - Импульсный регул тор - Google Patents

Description

(54) ИМПУЛЬСНЫЙ РЕГУЛЯТОР

Изобретение относитс  к автоматическому управлению, а именно к автоматическим импульсным регул торам, в кото рь1х выходной сиг}1ал  вл етс  прерывной импульсной функцией отклонени  входного сигнала от заданной величины, и может быть применено в системах автоматического управлени  различными объектами, в которых объект регулировани , исполнительное устройство и датчик регулируемой величины можно приближенно описать дифференциальным уравнением первого пор дка, в частности при регулировании температуры с помощью различных электронагревательных устройств с высоким качеством регулировани . Известен регул тор, содержащий датчик регулируемой величины, и задатчик, подключенные выходами к соответствую .щим входам первого формировател  сигнала управлени , выход которого соединен с первым входом второго формировател  сигнала управлени , второй вход которого дифференциатор подключен к датчи- ку регулируемой величины, а выход - ко входу усилител  мощности, причем, если второй формирователь сигнала управлени   вл етс  пропорциональным звеном, то его функции может выполн ть сумматор Cl . Известен также импульсный регул тор, содержащий датчик регулируемой величины и задатчик, подключенные к первому сумматору, выход которого соединен с первым входом второго суммато ра , выход которого через усилитель соединен с первым входом третьего сумматора и входом нелинейного корректирующего блока, выход которого через интегратор и переключатель соединен со вторым входом третьего сумматора, выход кото- . рого через трехпозиционный релейный блок подключен к управл ющему входу переключател  и входу исполнительного механизма, выход которого через блок местной обратной св зи соединен со вторым входом второго сумматора С2 . Недостатком известных регул торов  вл етс  их низка  точность. Наиболее близким к изобретению по технической сущности 5гол етс  импульсный регул тор, содержащий первый сумматор , подключенный первым входом к выходу задатчика| вторьш входом - к вь1ходу датчика регулируемой величины к входу дифференциатора, а выходом через последовательно соединенные усилитель , интегратор, трехпозИиионный релей ный блок и второй icyMWdirbbi - к усилителю мощности ГЗ ) , Недостатком данного регул тора  вл етс  также его низка  точность. Цель изобретени  - повышение точное ти регул тора, Поставленна  цель достигаетс  тем, что в импульсном регул торе установлены блок задержки и ключ, сигнальным входом подключенный к выходу дифферен циатора, управл ющим входом - к выходу трехпозиционного релейного блока и к входу блока задержки, а выходом - к второму входу второго сумматора, выход блока задержки соединен с управл ю щим входом интегратора. На фиг. 1 представлена функциональш  схема регул тора; на фиг. 2 - осциллограмма фазовых траекторий систем регулировани  с предлагаемым регул тором . Регул тор включает первый и второй сумматоры 1 и 2, усилитель 3, интегра тор 4, трехпозиционный релейный блок 5 ключ 6, блок задержки 7, усилитель 8 мощности, дифференциатор 9, датчик 10 регулируемой величины, задатчик 11. Соответственно фиг, 2 У и X - входной и выходной сигналы интет ратора, 61коэффициент , характеризующий достижени апериодического режима. Блок задержки 7 в частном, случае может быть реализован с помощью реле времени. Регул тор работает следующим образом . Сигнал с выхода датчика 10 регулируемой величины поступает на вход дифференциатора 9 и второй вход первого сумматора 1, где сравниваетс  с сигналом задатчика 11, который поступает на первый и вход сумматора 1. Выходной оигнал сумматора 1, равный разности между заданным и действительным значени ми регулируемой величины, поступает на вжод усилител  3, Выходной сигнал усилител  3 поступает на вход интегратора. При достижении выходным сигналом интегратора 4 порога срабатывани  блока 5 последний срабатьгоает и подает сигнал на входы сумматора 2, блока задержки 7 и управл ющий эход ключа 6; Сигнал с выхода сумматора 2 через усилитель мощности 8 поступает на выход регул тора. Ключ 6 по сигна лу с блока 5 замьпсаетс  и подключает сигнал с выхода дифференциатора 9 ко второму входу второго сумматора 2. В этом Случае (т.е. при наличии сигнала на выходе блока 5) в регул торе формируетс  гибка  отрицательна  обратна  св зь. По истечении заданной задержки времени, установленной в блоке задержки V, вькодной сигнал блока 5 осуществл ет сброс интегратора 4 до нул . При этом выходной сигнал интегратора 4 становитс  меньще порога срабатьгоани  блока 5. Выходной сигнал блока 5 становитс  равным нулю и ключ 6 отключает выходной сигнал дифференциатора 9 от второго входа второго сумматйра. Далее процесс повтор етс  до тех пор, пока значение сигнала на выходе сумматора не стает равным нулю. Моделирование процесса работы регул тора позвол ет установить, что точность работы регул тора повышаетс  примерно в 1ОО раз по сравнению с известным устройством. На фиг. 2 приведена осциллограмма фазовьсС траекторий системы регулировани  при использовании предлагаемого регул тора п)ри параметрах: К 10, Т2 1 с, 0,2 с,. 4 0,5 В с. Кроме того, замьшание гибкой отрицательной обратной св зи в регул торе приводит к устранению автоколебаний в регул торе и повьпиению качества работы системы, в которой установлен предлагаемый регул тор. Ф.ормулаизобрете и  Импульсный регул тор, содержащий первый сумматор, подключенный первым входом к выходу задатчкка, вторым входом - к вькоду датчика регулируемой величины и к входу дифференциатора, а выходом через последовательно соединенные усилитель, интегратор, трехпозиционный релейный блок и второй pyWMAтор - к усилителю мощности, отличающийс  тем, что, с целью повышени  точности регул тора, в нем установлены блок задержки и ключ, сигнальным входом подключенный к выходу дифференциатора , управл ющим входом - к ( выходу трехпозиционного релейного блока

,и к входу блока зад&ржки, а выходом к второму входу второго сумматора, выход блока задержки соединен с управлшощим входом интегратора.

Источники информации, прин тые во внимание при экспертизе

1, Авторское свидетельство СССР № 84О789, кл.а О5 В 5/01, 1979. : 2. Авторское свидетельство СССР № 809О58, кл. С 05 В 11/16, 1979.

3. Акцептованна  за вка Великобритании № 13О6О67, кл. Q 05В 11/26, опублшс. 1973 (протажип).

Claims (3)

1. Импульсный регулятор, содержащий первый сумматор, подключенный первым входом к выходу задатчика, вторым входом - к выходу датчика регулируемой величины и к входу дифференциатора, а выходом через последовательно соединенные усилитель, интегратор, трехпозиционный релейный блок и второй суМШтор - к усилителю мощности, отличающийся тем, что, с целью повышения точности регулятора, в нем установлены блок задержки и ключ, сигнальным входом подключенный к выходу дифференциатора, управляющим входом - к < выходу трехпозиционного релейного блока

   10049.69 ,и к входу блока задержки, а выходом *к второму входу второго сумматора, выход блока задержки соединен с управляющим входом интегратора.

   Источники информации, принятые во внимание при экспертизе

   1. Авторское свидетельство СССР № 840789, кл. G 05 В 5/01, 1979.
2. 2. Авторское свидетельство СССР № 809058, кл. q 05 В 11/16, 1979.
3. 3. Акцептованная заявка Великобритании № 1306067, кл. G 05 В 11/26, опублик. 1973 (прототип).