SU1003371A2

SU1003371A2 - Device for synchronizing with m-sequence

Info

Publication number: SU1003371A2
Application number: SU813333708A
Authority: SU
Inventors: Николай Иванович Козленко; Римма Николаевна Рыжкова; Юрий Владимирович Левченко; Ольга Николаевна Татаринова
Original assignee: Предприятие П/Я Р-6208
Priority date: 1981-09-04
Filing date: 1981-09-04
Publication date: 1983-03-07

Description

Изобретение относитс к радиотехнике и может использоватьс в системах с шупоподобными фазоманипулированными сигналами.The invention relates to radio engineering and can be used in systems with probe-like phase-shift keyed signals.

По основному авт. св. № 347941 известно устройство синхронизации с М-последовательностью, содержащее последовательно соединенные фильтр низких частот, перемножитель, первый переключатель, детектор определени синхронизма и блок управлени , а также блок поэлементного приема, выход которого через последовательно соединенные первый регистр сдвига, сумматор совпадений и пороговый блок подключен к второму входу блока управлени , и последовательно соединенные генератор тактовой частоты, первый делитель частоты, второй переключатель и генератор псевдослучайной последовательности incn), выход которого подключен к второму входу перемножител ц входу второго регистра сдвига, выходы которого подключены к соответствующим входам сумматора совпадений, при этом выход фильтра низких частот подключен к первому входу блока поэлементного приема, второй вход которого объединен с первым входом второго переключател , к второму входу которого, объединенному с вторым входом первого переключател , подключен выход блока управлени , а к третьему входу второго переключател подключен выход генератора тактэвой частоты t 1 3.According to the main author. St. No. 347941, a synchronization device with an M-sequence, comprising a serially connected low-pass filter, a multiplier, a first switch, a sync detection detector, and a control unit, as well as a unit reception unit, the output of which is connected through the first shift register, the coincidence adder and the threshold block, is known to the second input of the control unit and serially connected clock generator, the first frequency divider, the second switch and the pseudo-random generator sequences incn) whose output is connected to the second multiplier input to the second shift register input, whose outputs are connected to the corresponding inputs of the coincidence adder, while the output of the low-pass filter is connected to the first input of the element-receive unit, the second input of which is combined with the first input of the second switch, to the second input of which, combined with the second input of the first switch, the output of the control unit is connected, and the output of the clock generator is connected to the third input of the second switch t th frequency January 3.

Однако известное, устройство обладает большим временем вхождени в However, the known device has a large time of entry into

10 синхронизм.10 synchronism.

Цель изобретени - сокращение времени вхождени в синхронизм.The purpose of the invention is to reduce the time taken to synchronize.

Указанна цель достигаетс тем, что в устройство синхронизации с This goal is achieved by the fact that in the synchronization device with

15 М-последовательностью, содержащее последовательно соединенные фильтр низких частот, перемножитель, первый переключатель, детектор определени синхронизма и блок управлени , а 15 an M-sequence containing a low-pass filter connected in series, a multiplier, a first switch, a sync detection detector, and a control unit, and

20 также блок поэлементного приема, выход которого через последовательно соединенные первый регистр сдвига, сумматор совпадений и пороговый блок подключен к второму входу блока 20 is also an element-by-element block, the output of which is connected through the serially connected first shift register, the coincidence adder and the threshold block is connected to the second input of the block

25 управлени , и последовательно соединенные генератор тактовой частоты, первый делитель частоты, второй переключатель и генератор псевдослучайной последовательности (ПСП), выход 25 control and serially connected clock generator, first frequency divider, second switch and pseudo-random sequence generator (SRP), output

30 которого подключен к второму входу30 of which is connected to the second input

перемножител и входу второго регистра сдвига, выходы которого подключены к. соответствую1дим входам сумматора совпадений, при этом выход фильтра низких частот подключен к первому входу блока поэлементного приема, второй вход которого объединен с первым входом второго переключател , к второму входу которого, объединенному с вторым входом первого переключател , подключен выход блока управлени ,а к третьему входу второго переключател подключен выход генератора тактовой частоты, введены три гер, второй делитель частоты, третий регистр сдвига, мажоритарный элемент и сумматор, при этом выход первого делител частоты через сумматор подключен к первому входу второго переключател , а второй вход сумматора объединен с входом первого делител частоты и первым входом второго делител частоты, выход которого подключенк тактовому входу третьего регистра сдвига, первый выход кото-. рого подключён к первому входу триггера , причем первый выход порогового .блока подключен через последовательно соединенные третий регистр сдвига и ма коритарный элемент к-второму входу блока управлени , а второй выход порогового блока подключен к второму входу .триггера, выход которого подключен к второму входу второго делител частоты и разрешающему входу третьего регистра сдвига.multiplier and the input of the second shift register, the outputs of which are connected to. corresponding to the inputs of the match adder, while the output of the low-pass filter is connected to the first input of the receive unit, the second input of which is combined with the first input of the second switch, to the second input of which is combined with the second input the first switch, the output of the control unit is connected, and the output of the clock generator is connected to the third input of the second switch, three germs are entered, the second frequency divider, the third register shift, the major element and the adder, while the output of the first frequency divider through the adder is connected to the first input of the second switch, and the second input of the adder is combined with the input of the first frequency divider and the first input of the second frequency divider, the output of which is connected to the clock input of the third shift register, the first output which connected to the first trigger input, the first output of the threshold block is connected via serially connected third shift register and the primary element to the second input of the control unit, and the second output of the threshold block is connected to the second input of the trigger, the output of which is connected to the second input of the second frequency divider and the enable input of the third shift register.

На чертеже представлена .структурна электрическа схема устройства синхронизации с М-последовательностьThe drawing shows the structural circuit of the device synchronization with M-sequence

Устройство содержит фильтр 1 низких частот (.ФНЧ) , перемножитель 2, первый переключатель 3, детектор 4 определени синхронизма, блок 5 управлени , блок б поэлементного приема , первый регистр 7 сдвига, суммато 8 совпадений, пороговый блок 9, генратор 10 тактовой частоты, первый делитель 11 частоты, сумматор 12, второй переключатель 13, генератор 1 псевдослучайной последовательности 1,.ПСП), второй регистр 15 сдвига, триггер 16, второй делитель 17 частоты , третий регистр 18 .сдвига, ма жоритар:Цый элемент 19.The device contains a low-pass filter 1 (.FLF), a multiplier 2, a first switch 3, a synchronization detection detector 4, a control block 5, an element reception block, the first shift register 7, a total of 8 matches, a threshold block 9, a clock frequency generator 10, the first frequency divider 11, the adder 12, the second switch 13, the pseudo-random sequence generator 1,. ПСП), the second shift register 15, the trigger 16, the second frequency divider 17, the third register 18 shift, majoritarian: Tsy element 19.

Устройство работает следующим образом.The device works as follows.

Сигнал принимаемой псевдослучайной двоичной последовательности фильтруетс в фильтре 1 низких частот и поступает на перемножитель 2 и блок 6 поэлементного приема, в котором по мере поступлени символов последовательности производитс их оценка и запись в первый регистр 7 сдвига. Во второй регистр ,15 .сдвига поступают символы местной последовательности, формируемые The signal of the received pseudo-random binary sequence is filtered in the low-pass filter 1 and fed to multiplier 2 and block 6 by element-by-element reception, in which, as the sequence symbols arrive, they are evaluated and written to the first shift register 7. In the second register, the 15. Shift comes the symbols of the local sequence, formed by

генератором 14 псевдослучайной пос- ледовательности, В режиме поиска .сигнала частота Опорной последовательности в (К+1) раз превышает частоту принимаемой последовательности . В результате на каждый сдвиг выборок первого регистра 7 сдвига приходитс (К+1 сдвигов во втором регистре 15 сдвига. На каждом шаге сдвига выборки, наход щейс во втором регистре 15 сдвига, производитс поразр дное сравнение информации, хран щейс в первом и втором регистрах 7 и 15 сдвига, и вычисл етс сумма числа совпадающих разр дов, котора сравниваетс с порогом в пороговом блоке 9.pseudo-random sequence generator 14; In the search mode. the signal of the Reference sequence is (K + 1) times the frequency of the received sequence. As a result, for each shift of the samples of the first shift register 7, (K + 1 shifts in the second shift register 15). At each step of the sample shift located in the second shift register 15, a one-by-one comparison of information stored in the first and second registers 7 is made. and 15 shifts, and the sum of the number of matching bits, which is compared with the threshold in threshold block 9, is calculated.

При превышении порога на выходах порогового блока 9 устанавливаютс напр жени , соответствующие логическим единицам., которые поступают на информационный вход третьего регистра 18 сдвига и один из входов триггера 16, ycтaнaвJ,ивa его в новое состо ние. Выходной сигнал триггера 16 разрешает запись информации в третий регистр 18 сдвига и функционирование второго делител 17 часто (ты. Второй делитель 17 частоты вырабатывает тактовые импульсы третьего регистра 18 сдвига с периодом, равным периоду псевдослучайной последовательности , формируемой генератором 14 ПСП. Благодар этому, в третий регистр 18 сдв.ига записываетс информаци об обнаружении сигнала в пороговом блоке 9 дл одних и тех же значений временного сдвига входного и опорного сигналов.When the threshold at the outputs of the threshold block 9 is exceeded, the voltages corresponding to the logical units are set. They are fed to the information input of the third shift register 18 and one of the inputs of the trigger 16, set it to a new state. The output signal of the trigger 16 permits the recording of information into the third shift register 18 and the operation of the second divider 17 often (you. The second frequency divider 17 produces clock pulses of the third shift register 18 with a period equal to the period of the pseudo-random sequence generated by the SRP generator 14. Thanks to this, the third A flush register 18 records the signal detection information in a threshold unit 9 for the same values of the time shift of the input and reference signals.

Эта информаци с- выхода разр дов третьего регистра 18 сдвига поступает на п входов мажоритарного элемента 19, который формирует логическую единицу при наличии не менее чем на m из его входов логической единицы. Если за п тактовых импульсов третьего регистра 18 сдвига сигнал был обнаружен менее, чем m раз, перва логическа единица, записанна в третий регистр сдвига, поступа на его выход, обнул ет триггер 16, который, в свою очередь, устанавливает третий регистр 18 сдвига и второй делитель 17 частоты в исходное состо ние.This information from the output of the bits of the third shift register 18 goes to the n inputs of the majority element 19, which forms a logical unit when there are at least m from its inputs to the logical unit. If during the n clock pulses of the third shift register 18 the signal was detected less than m times, the first logical unit, recorded in the third shift register, arriving at its output, zeroed trigger 16, which, in turn, sets the third shift register 18 and the second frequency divider 17 is in the initial state.

Claims

If the signal is detected hp or more, then the logical unit appearing at the output of the majority element 19 goes to control unit 5. The control unit 5 switches the switches 3 and 13, as a result of which the SRP generator 14 begins to form a sequence of the same frequency as the receiving one. In multiplier 2, the input signal is demodulated and through the open switch 3 enters the synchronization detector 4, which integrates , for each sufficiently large time interval T and comparison of the result with the threshold. A horn excess confirms the presence of a synchronization sequence. If the signal is below the threshold, control unit 5 sets switches 3 and 13 to their previous position, and the search for search is updated. The clock frequency of the SRP generator 14 in the signal search mode is equal to (K + 1) f, where f is the frequency of the input signal, forms in the adder 12 by adding the signal of the generator 10 clock frequency of the output signal of the frequency nepBoro frequency divider 11. The second frequency divider 17 divides the frequency, equal to the relative slip frequency of the input and reference sequences, by the number N equal to the number of elements of the transmitted sequence. Thus, the proposed device makes it possible to reduce the average I signal search time compared with the known one more than 4 times. The invention of the synchronization device with m-follower on av.syu number 34794 characterized in that, in order to reduce the time of entry into synchronism, entered in it. Trigger, the second frequency divider, the third shift register, minority element and adder, when etsm output The first frequency divider through the adder is connected to the first input of the second switch, and the second input of the adder is combined with the input of the first frequency divider and the first input of the second frequency divider, the output of which is connected to the clock input of the third register shift, the first output of which is connected to the first input of the trigger; the first output of the threshold unit is connected via serially connected third shift register and the majority element to the second input of the control unit, and the second output of the threshold unit is connected to the second input of the trigger, whose output is connected to the second input of the second frequency divider and the enable input of the third shift register. Sources of information taken into account in the examination of the USSR. USSR Copyright Certificate No. 347941, cl. H 04 U 7/02, 1970 (prototype).,