Claims (2)
Поставленна цель достигаетс тем, что в частотно-импульсном компараторе, .содержащем выходной триггер знака, вый и второй блоки вь1читани частот, первые входы которых подключены соответственно к первой и второй входным шинам устройства, а выходы - соответственно к S , R-входам выходно1 о триггера знака, выходы которого соединены соответственно с первой и второй выходными шинами устройства, ввеД(-ны выходной эпемент ИЛИ и бпок выдепени меньшей частоты, первый и второй входь которого подкпючены соответственно к первой и Второй входным шинам устройства, а выход блока выдепени меньшей частоты соединен со вторыми входами первого и второго блоков вычитани частот и с треть.ей выходной шиной устройства, первый и второй входы выходного элемента ИЛИ соединены с соответственно с выходами первого и второго бпоков вычитани частот, а выход выходного элемента ИЛИ - с четвертой выходной шиной устройства , причем бпок вычитани частот содержит элемент ИЛИ-НЕ , инвертор и бпок прив зки частот, первый вход которого соединен с вторым входом блока вычитани частот, а второй выход - со входом инвертора и первым входом блока вь1 читани частот, выход блока прив зки час тот подключен к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с выходом инвертора, а выход элемента ИЛИ-НЕ соединен с выходом блока вычитани частот.Блок прив зки частот содержит эпемент И и триггер, 5 -вход которого подключен к первому входу блока прив зки частот. R-вход - к выходу блока прив зки частот и выходу элемента И, первый вход которого соединен с вьйсодом триггера, а второй вход - с вторым вхо дом блока прив зки частот. В качестве блока выделени меньшей частоты используетс бпок прив зки частот . На фиг. 1 изображена структурна схе ма предлагаемого устройства; на фиг. временные диаграммы, характеризуюшие работу устройства. I Компаратор содержит первую и вторую входную шины 1 и 2, бпок 3 выдепени меньшей частоты, состо вдий из триггера 4 и элемента 5 И, первый блок 6 вычитани частот, состо щий из инвертора 7, элемента 8 ИЛИ-НЕ, блока 9 прив зки частрт , состо щего из триггера 10, элемента 11 И, второй бпок 12 вычитани частот, состо щий из инвертора 13, элемента 14 ИЛИ-НЕ, бпок 15 прив зки частот, состо щий из триггера 16, элемента 17 И, выходной триггер 18 знака, выходной элемент 19 ИЛИ, первую , вторую, третью и четвертую выход ные шины 20, 21, 22 и 23 устройства. Тастотно-импупьсный компаратор рабо тает следующим обрюзом. На первую и вторую входные шины 1 и 2 поступают сравниваемые частоты, представленные в виде последовательностей коротких импульсов (фиг. 2 а, б). Блок 3 выделени меньшей частоты осушествл ет выделение меньшей из .входных частот, подаваемых на первую и вторую входные шины 1,2.s Блок работает следующим образом (фиг. 2). Импульсами частоты, поступающей на первую входную шину 1 компаратора (фиг. 2 а), триггер 4 устанавливаетс , например, в единичное состо ние (фиг.2а), разрешающее прохождение последующего за этим моментом импупьса второй входной шины 2 устройства (фиг. 2 б) через элемент 5 И на выход блока 3 выделени меньшей частоты на R-вход триггера 4 (фиг. 2 г) с по влением которого триггер 4 устанавливаетс в нулевое состо ние (фиг. 2 .в), подготавпива сь к приему последующего импупьса с первой входной шины 1 устройства. Еспи (лева часть временных диаграмм, показанных на фиг. 2), то на выходе блока 3 выдепени меньшей частоты выдел етс частота . , причем импульсы этой частоты будут прив заны во времени к импульсам частоты п.В этом случае указанное устройство работает в качестве блока прив зки частот. Если fr (права часть временных диаграмм, приведенных на фиг. 2), то, так как сброс триггера 4 осуществл етс в соответствии с импульсами частоты, поступающей на вторую входную щину 2 устройства (фиг.2 б), на выходе блока 3 выдепени меньшей частоты выдел етс частота ,Таким образом, при f fq на третью выходную шину 22 устройства поступают импульсы частоты fr ,а при ifc частоты f ,т. е. в обоих случа х устройство выдел ет меньшую из входных частоты ., или (,. 11 Возможность предварительного определени меньшей частоты позвол ет осущестЬить упрощение первого и второго блоков 9 и 12 вычитани частот, работу которых рассмотрим на первом блоке 6 компаратора при f св зи с тем, что известна уже меньща частота frj подаетс на вход вычитаемого первого блока 6 вычитани частот, который вл етс информационным входом блока 9 : прив зки частот, а больша частота f подаетс на вход уменьшаемого первого блока 6 вычитат; частот, который ь595 л етс и синхронизирующим входам блока 9 прив зки частот, на выходе бпока 9 выдел етс частота fn ,импульсы которой прив заны во времени к импупьсам частоты f . Это позвол ет осуществить вычитание частот путем исключени совпадающих импульсов двух синхронизированных импульсных последовательностей, что оЬеспечиваетс инвертированием импульсов большей частоты (в данном случае частоты f; ) инвертором 7, с последующей подачей этих импульсов на второй вход элемента 8 ИЛИ-НЕ, на первый вхо которого поступают импупьсы меньшей частоты. В св зи с тем, что на вторые входы первого и второго блоков 6 и 12 вычита пи;; частот подаетс меньша из входны . н г частот, а на первые входы - час тоты f и f 0 , на выходах первого и второго блоков 6 и 12 возможны следую щие ситуации. При f fn а выходе первого блока 6 импульсы отсутствуют а на выходе второго блока 12 выдел етс неравномерна последовательность пр мых импульсов со средней частотой, равной модулю разности входных частот: 0 -l -fq l-{ff pii выходе первого блока 6 выдел етс неравномерна после довательность пр мых импульсов со сред ней частотой равной модулю разности 4acTOTtfpp |f -f,j, на выходе вто рого блока 12 импульсы отсутствуют. Это позвол ет при любом отношении входных частот по.лучить модуль разности входных частот и f Q путем подачи выходных сигналов первого и второго блоков 6 и12 вычитани частот на входы элемента 19 ИЛИ, а знак разности путем подаш этих же сигналов на R,S входы выходного триггера 18 знака. Таким образом, предлагаемое устройство , так же как и известное устройство осуществл ет определение знака разности входных частот и, кроме того, дополнительно выдел ет меньшую из входных частот и модуль разности входных частот. Следовательно, благодар введению блока 3 выделени меньшей частоты в качестве которого используетс блок прив зки частот, функциональные возможности предлагаемого устройства расширились , причем удалось упростить схему первого и второго блокоь 6 и 12 вычитани частот. Формула изобретени 1. Частотно-импульсный компаратор, содержащий выходной триггер знака, первый и второй блоки вычитани частот, 4 6 первые входы которых подключены COOT-F ветственно к первой и второй входным шинам устройства, а выходы - соответственно к 5 , R-входам выходного триггеpa зндка, выходы которого соединены соответственно с первой и второй выходнь1ми шинами устройства, отличающийс тем, что, с цепью расширени функциональных возможностей путем обес печени возможности выделени меньшей входной частоты и разности входных частот , Б него введены выходной элемент ИЛИ, и блок выделени меньшей частоты, первый и второй входы которого подключены соответственно к первой и второй входным шинам устройства, а выход.блока выделени меньшей частоты соединен с вторыми входами первого и второго блоков вычитани частот и с третьей выходной шиной устройства, первый и второй входы выходного элемента ИЛИ соединены соответственно с выходами первого и второго блоков вычитани частот, а выход выходного элемента И ЛИ-с чет-. вертой выходной шиной устройства; 2. Компаратор по п, 1, о т п и ч а ю щ и и с тем, что блок вычитани частот-содержит элемент ИЛИ-НЁ, инвертор и блок прив зки частот, первый вход которого соединен со вторым входом бпока вычитани частот, а второй выход с входом инвертора и первым входом блока вычитани частот , выход блока прив зки частот подключен к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с выходом инвертора, а выход элемента ИЛИ-НЕ - с выходом блока вычитани частот. 3. Компаратор по п. 2,отличаю щ и и с тем, что блок прив зки частот содержит элемент И и триггер, S -вход которого подключен к первому входу блока прив зки частот R-вход - к выходу блока прив зки частот и выхо У элемента И, первый вход которого выходом триггера, а второй входс вторым входом блока, прив зки частот. 4. Компаратор по п. 1, отличающий с тем, что в качестве блока Делени меньшей частоты испопьзует ° прив зки частот, Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР по а вке № 2753664/18-21, л. G О1 R 23/00, 21.02,80. The goal is achieved by the fact that in a frequency-pulse comparator containing an output sign trigger, the second and second frequency reading blocks, the first inputs of which are connected respectively to the first and second input buses of the device, and the outputs respectively to the S, R inputs of the output a sign trigger whose outputs are connected to the first and second output buses of the device, respectively, enter (-the output OR and the output of the lower frequency, the first and second inputs of which are connected respectively to the first and second inputs device buses, and the output of the lower frequency ejection unit is connected to the second inputs of the first and second frequency subtraction units and to the third output bus of the device, the first and second inputs of the output element OR are connected to the outputs of the first and second frequency subtraction respectively, and the output output the OR element — with the fourth output bus of the device, the frequency subtraction bpok contains the OR-NOT element, the inverter and the frequency assignment bpok, the first input of which is connected to the second input of the frequency subtraction unit, and the second output - with About the inverter input and the first input of the block of reading frequency, the output of the binding unit is connected to the first input of the OR-NOT element, the second input of which is connected to the output of the inverter, and the output of the OR-NOT element is connected to the output of the frequency subtraction unit. The frequency contains the And moment and the trigger, the 5-input of which is connected to the first input of the frequency banding unit. The R input is to the output of the frequency banding unit and the output of the I element, the first input of which is connected to the trigger trigger, and the second input to the second input of the frequency banding unit. A frequency assignment loop is used as the lower frequency allocation unit. FIG. 1 shows the structural scheme of the proposed device; in fig. timing charts characterizing the operation of the device. I The comparator contains the first and second input busbars 1 and 2, bpok 3 lower frequency sweeps, consists of trigger 4 and element 5 I, the first frequency subtraction unit 6 consisting of inverter 7, element 8 OR NOT, block 9 A part consisting of trigger 10, element 11 AND, second frequency deduction unit 12, consisting of inverter 13, OR element 14, frequency lock unit 15, consisting of trigger 16, element 17, output symbol trigger 18 , output element 19 OR, first, second, third, and fourth output buses 20, 21, 22, and 23 of the device. The trap-imparative comparator operates as follows. The first and second input buses 1 and 2 receive the compared frequencies, presented in the form of sequences of short pulses (Fig. 2 a, b). The smaller frequency allocation unit 3 performs the allocation of the smaller of the input frequencies supplied to the first and second input buses 1,2.sub.S. The unit works as follows (Fig. 2). The pulses of the frequency supplied to the first input bus 1 of the comparator (Fig. 2a) trigger 4, for example, are set to one (Fig. 2a), allowing the device’s second input bus 2 that follows this moment (Fig. 2b ) through element 5 and to the output of the block 3 of a lower frequency to the R input of the trigger 4 (Fig. 2 d) with the appearance of which the trigger 4 is set to the zero state (Fig. 2 b), preparing to receive the subsequent impulse first input bus 1 device. If the left part of the time diagrams shown in Fig. 2, then the output of the sweep block 3 is the lower frequency. , and the pulses of this frequency will be time bound to the frequency pulses of the p. In this case, the indicated device operates as a frequency assignment unit. If fr (the right part of the timing diagrams shown in Fig. 2), since the flip-flop 4 is reset in accordance with the frequency pulses fed to the second input device 2 of the device (Fig.2 b), the output of the sweep unit 3 is smaller Frequencies are allocated frequency. Thus, when f fq, the third output bus 22 of the device receives pulses of frequency fr, and if ifc is frequency f, t. i. in both cases, the device selects the lower of the input frequencies., or (,. 11 The possibility of pre-determining the lower frequency allows the simplification of the first and second blocks 9 and 12 of the subtraction of frequencies, whose operation we consider in the first comparator block 6 with f In order that the already known lower frequency frj is fed to the input of the subtracted first frequency subtracting unit 6, which is the information input of block 9: assignment of frequencies, and the larger frequency f is fed to the input of the decremented first block 6; The synchronization inputs of the frequency assignment block 9 are also located at the output, and the frequency fn is separated at the output 9, the pulses of which are tied in time to the impulses of the frequency f. This allows the subtraction of the frequencies by eliminating the coinciding pulses of the two synchronized pulse sequences, which is inverted pulses of higher frequency (in this case, frequency f;) by inverter 7, with the subsequent supply of these pulses to the second input of element 8 OR-NOT, on the first input of which impuses of a lower frequency are received. Since the second inputs of the first and second blocks 6 and 12 are subtracted by pi ;; frequencies are fed from the lower input. n g frequencies, and the first inputs are the frequencies f and f 0, the following situations are possible at the outputs of the first and second blocks 6 and 12. At f fn and the output of the first block 6, there are no pulses and at the output of the second block 12 an uneven sequence of forward pulses is allocated with a center frequency equal to the module of the difference of input frequencies: 0 -l -fq l- {ff pii the output of the first block 6 is uneven the sequence of direct pulses with a mean frequency equal to the modulus of the difference 4acTOTtfpp | f - f, j; there are no pulses at the output of the second block 12. This allows for any ratio of input frequencies to amplify the module of the difference of input frequencies and f Q by feeding the output signals of the first and second blocks 6 and 12 of subtraction frequencies to the inputs of element 19 OR, and the sign of the difference by feeding these same signals to the R, S inputs of the output trigger 18 characters. Thus, the proposed device, as well as the known device, determines the sign of the difference between the input frequencies and, in addition, additionally selects the smaller of the input frequencies and the module of the difference between the input frequencies. Consequently, due to the introduction of a lower frequency allocation unit 3, in which the frequency assignment unit is used, the functionality of the proposed device has been expanded, and it has been possible to simplify the circuit of the first and second blocks 6 and 12 of frequency subtraction. Claim 1. Pulse-frequency comparator, which contains the output trigger of the sign, the first and second blocks of frequency subtraction, 4 6 the first inputs of which are connected to the first and second input buses of the device, and the outputs respectively to the 5, R inputs of the output a trigger, whose outputs are connected respectively to the first and second output tires of the device, characterized in that, with a chain of extension of functionality by providing the liver with the possibility of separating a lower input frequency and difference in input frequencies, B it has an output element OR, and a lower frequency allocation unit, the first and second inputs of which are connected to the first and second input buses of the device, respectively, and the output of the lower frequency allocation block is connected to the second inputs of the first and second frequency subtraction blocks and the third output bus of the device , the first and second inputs of the output element OR are connected respectively to the outputs of the first and second blocks of frequency subtraction, and the output of the output element AND LI with cf. rotating the device bus; 2. A comparator according to claims 1, 2, and 2, so that the subtraction frequency block contains an OR-HHO element, an inverter and a frequency assignment block, the first input of which is connected to the second subtraction input side, and the second output with the inverter input and the first input of the frequency subtraction unit, the output of the frequency clamping unit is connected to the first input of the OR-NOT element, the second input of which is connected to the output of the inverter, and the output of the OR-NOT element to the output of the frequency subtraction unit. 3. A comparator according to claim 2, distinguished by the fact that the frequency assigning block contains an element I and a trigger, S is the input of which is connected to the first input of the frequency assigning block R input - to the output of the frequency assigning block and the output At the element I, the first input of which is the trigger output, and the second input is the second input of the block, the frequency binding. 4. A comparator according to claim 1, characterized in that it uses the frequency banding as a Dividing unit of lesser frequency, Sources of information taken into account in the examination 1. USSR author's certificate for issue No. 2753664 / 18-21, l . G O1 R 23/00, 21.02.80.
2.Авторское свидетельство СССР 481979, кп. Н 03 D 13/ОО, 1975 прототип).2. USSR author's certificate 481979, kp. H 03 D 13 / OO, 1975 prototype).
мm
hh
/л/ l
Фиг. 2 1ггпFIG. 2 1yyyy