SU1003022A1 - Цифровой интерпол тор - Google Patents

Цифровой интерпол тор Download PDF

Info

Publication number
SU1003022A1
SU1003022A1 SU813342956A SU3342956A SU1003022A1 SU 1003022 A1 SU1003022 A1 SU 1003022A1 SU 813342956 A SU813342956 A SU 813342956A SU 3342956 A SU3342956 A SU 3342956A SU 1003022 A1 SU1003022 A1 SU 1003022A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
interpolator
trigger
elements
Prior art date
Application number
SU813342956A
Other languages
English (en)
Inventor
Эдуард Тихонович Горбенко
Лев Николаевич Смирнов
Владимир Львович Кошкин
Original Assignee
Предприятие П/Я В-2190
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2190 filed Critical Предприятие П/Я В-2190
Priority to SU813342956A priority Critical patent/SU1003022A1/ru
Application granted granted Critical
Publication of SU1003022A1 publication Critical patent/SU1003022A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах числового программного управлени  станками.
Известен круговой интерпол тор, содержащий накапливающий сумматор, соединенный с выходами двух ревер- сивных счетчиков, с блоком сравнени  координат, блоком сравнени  с радиусом и блоком выбора сектора, соединенным с генератором Ц.
Известен- также линейный интерпол тор , содержащий коммутатор, соединенный с двум  регистрами, схемой сравнени , блоком управлени  и с последовательно соединенными делителем, блоком пам ти, двоичным сумматором, накапливающим сумматором и выходным коммутатором 2.
Недостатком этих интерпол торов  вл етс  больша  сложность, обусловленна  применением специальных зна- ковых разр дов арифметических узлов, и низкое быстродействие, св занное с; необходимостью выполнени  нескольких вычислительных тактов дл  размещени  единичного приращени  координат при круговой,интерпол ции.
Наиболее близким техническим решением к изобретению  вл етс  интерпол тор , содержащий вводное устройство, соединенное с координатными регистрами и блоком задани  скорости, подключенный к накапливающему сумматору через блок определени  знака оценочной функции, причем координатные регистры через злемент И-ИЛИ и НЕ подсоединены к накапливающему сумматору 3. Недостатком известного интерпол 10 тора  вл етс  его сложность и уменьшение быст родействи  при круговой интерпол ции . Это св зано с тем, что в соответствии с выражением круговой интерпол ции по оценочным функци м
15
r:(2x.)-E:().0.
текущие значени  параметров интерпол ции суммированием необходимо удваи20 вать, дл  чего требуютс  дополнительные разр ды сумматора и регистров, а также дополнительный такт (на сдвиг или повторное суммирование). Усложн ет интерпол тор также использование
25 специальных знаковых разр дов, по которым устанавливаетс  текущее значение знака оценочной функции.
. Целью изобретени   вл етс  упрощение интерпол тора, что приводит так30 же и к повышению его быстродействи . Поставленна  цель достигаетс  те что цифровой интерпол тор, содержащий первый элемент НЕ, элемент заде ки, блок ввода программы, соединенный входом с запускающим входом интерпол тора , первым выходом - с вхо дом блока задани  скорости, а вторы выходами - с установочными и первыми управл ющими входами координатны регистров, подключенных выходами к nepBEiM входам элемента И-ИЛИ, выход JKOTOporo соединен с информационным входом накапливающего сумматора, св ванного командным входом с выходом блока задани  скорости, а выходом с первым входом первого элемента И и через второй элемент НЕ - с первы входом второго элемента И, выход ко торого подключен к R-входу первого RS-триггера, св занного с S-входом с выходом первого элемента И, содер жит три элемента И, элемент ИЛИ, триггер со счетным входом, элемент ЗАПРЕТ и второй RS-триггер, S-вход которого соединен с запускающим вхо дом интерпол тора, R-выход - с управл ющим входом элемента ЗАПРЕТ и с первым входом элемента ИЛИ, а Rвход - с вторыми входами первого и второго элементов И, с выходом элемента задержки и через триггер со счетным входом - с первым входом тр тьего элемента И, подключенного выходом «к управл ющему входу накапливающего сумматора, а вторым входом к третьему выходу блока ввода программы и к первым входам четвертого п того элементов И, соединенных вто рыми входами с входом элемента задержки и с выходом блока задани  ск рости, информационный вход элемента ЗАПРЕТ подключен к S-выходу первого RS-триггера, а выход - к второму вхо ду элемента ИЛИ, соединенного выходом с вторым входом элемента И-ИЛИ, с выходом интерпол тора, с третьим входом п того элемента И и с входом первого элемента НЕ, выход которого подключен к третьему входу элемента И-ИЛИ, к третьему входу четвертого элемента И и к выходу интерпол тора причем выходы четвертого и п того элементов И соединены с вторыми управл ющими входами соответствующих координатных регистров. На чертеже представлена функциональна  схема интерпол тора. Интерпол тор содержит координатные регистры 1 и 2, элемент И-ИЛИ 3 накапливающий сумматор 4, третий элемент И 5, триггер б со счетным входом, четвертый 7 и п тый 8 элемен ты И, блок 9 задани  скорости, элемент 10 задержки, элемент ИЛИ 11, первый элемент НЕ 12, первый 13 и второй 14 элементы И, второй элемент НЕ 15, первый RS-триггер 1б, элемент ЗАПРЕТ 17, второй RS-триггер 18 и блок 19 ввода программы. Принцип работы интерпол тора заключаетс  в следующем. На младший разр д накапливающего сумматора при круговой интерпол ции текущие значени  операндов после их удвоени  (сдвига) не воздействует и этот разр д суммирует в накапливающем режиме единицу, что позвол ет путем введени  триггера со счетным входом реализовать функцию младшего разр да сумматора, при этом текущие значени  операндов окажутс  сдвинутыми по отношению к добавочно;му разр ду на разр д в сторону старших , т.е. удвоенными. При линейной интерпол ции работа триггера может быть заблокирована, в этом случае по отношению к разр дам сумматора операнды оказываютс  не сдвинутыми. При выполнении операций в соответствии с выражени ми дл  линейной и круговой интерпол ции по оценочной функции пр мой код операнда мен етс  на дополнительный и обратно при каждой смене знака оценочной функции и, следовательно , суммирование дополнительных кодов после смены знака исключаетс . Это позвол ет заменить операции над знаковыми разр дами простой идентификацией наличи  или отсутстви  сигнала Перенос на выходе сумматора , а, следовательно, исключить знаковые разр ды. Несоответствие знака оценочной функции сигналу Перенос при начальном ходе ликвидируетс  его детерминированием. Интерпол тор работает следующим образом. При поступлении- на блок 1Э сигнала Пуск информаци  программоносител  блока 19 дешифрируетс  и на его выходах возникают информационные и управл ющие сигналы, при этом при линейной интерпол ции в регистр 1 записываетс  в пр мом коде заданное пе-. ремещение по первой координате (например Л X) ив регистр 2 - обратный код заданного перемещени  по второй координате (например Z); при круговой интерпол ции в эти регистры записываютс  соответственно пр мой и обратный коды параметров интерпол ции I и К . При линейной интерпол ции блок 19 на выходе кругова  интерпол ци  формирует запрещающий сигнал и элементы И 5, 7 и 8 отключены. Таким образом, на управл ющий вход (переноса ) сумматора 4 при обработке участка линейной интерпол ции сигналов передаватьс  не будет. Сигнал Пуск устройства 19 поступает также на .Sвход триггера 18 и переводит его в состо ние S, в результате- запрещающий потенциал поступает на управл ющий вход элемента 17 и запрещает передачу управл ющего сигнала от триггера 16,Таким образом,перед поступлением первого командного импульса от блока 9 на элемент И-ИЛИ 3 поступит сигнал,разрешающий передачу содержимого регистра на информационный вход (суммировани )сумматора 4.
Первый командный импульс, поступивший от блока задани  9, поступает на командный вход (суммирование) сумматора 4 и записывает содержимое регистра 2 в сумматор 4. Таким образом, блокирующий сигнал с триггера 18 обеспечивает принудительный шаг по первой коор- динате, так как в соответствии с алроритмом оценочной функции дл  линейной интерпол ции шаг координаты противоположен заносимой в сумматор оординаты: ЛХ--1 при при II .-11л2.0 д X - ВЫХОД при Л Z - выход 1 Первый командный импульс блока 9 поступает также на вход элемента 10, а с его выхода на R-вход триггера 18 и входы элементов И 13 и 14. Триггер 18 переводитс  в состо ние R, сигнал блокировки с входа элемента 17 снимаетс , и Элемент ИЛИ 11 подключен теперь через элемент 17 к триггеру 16. Так как при первом принудительном ходе сигнал на выходе Перенос сумматора 4 не возникает, то через элемент НЕ 15 разрешающий сигнал поступает на второй вход элемента И 14 и сигналом с его выхода триггер Г6 переводитс  в состо ние Р. Сигнал с выхода триггера 16 через элементы 17 и 11 подключит теперь к входам сумматора 4 через элемент 3 выходы регистра 1. При последующих шагах передачи на суммирование содержимого регистров 1 или 2 зависит от возникновени  или отсутстви  сигнала Перенос на выходе сумматора 4. При этом наличию сигнала соответствует значение оценочной функции , а его отсутствию - значение . При круговой интерпол ции разрешающий сигнал с выхода блока 19 подключает элементы и 5, 7 и 8. Через элемент И 5 на управл ющий вход Пе ренос сумматора 4 теперь будет передаватьс  содержимое дополнительного разр да сумматора, реализованного на триггере Ь. Записанные в регистры 1 и 2 параметры I и К круговой интер пол ции теперь по отношению к дополнительному разр ду сдвинуты на один разр д в сторону старшего, что соответствуе их удвоению, необходимому дл  реализации алгоритма круговой
интерпол ции методом оценочной функции .

Claims (1)

  1. Через элементы И 7 и 8 на регистры 1 и 2 поступают импульсы дл  преобразовани  параметров интерпол ции. Первый принудительный шаг, независ щий от состо ни  сумматора 4, выполн етс  аналогично рассмотренному при линейной интерпол ции. А последующие шаги выполн ютс  по знаку оценочной функции, формируемому элементами 15, 13, 14, 16, 17, 11 и12 по сигналу Перенос с выхода сумматора 4. Таким образом, благодар  триггеру 6 производитс  псевдоудвоение разр дности оборудовани  и при круговой интерпол ции максимальновозможные перемещени  не отличаютс  от максимальных перемещений при линейной интерпол ции . Формула изобретени  Цифровой интерпол тор, содержащий первый элемент НЕ, элемент задержки, блок ввода программы, соединенный входом с запускающим входом интерпол тора , первым выходом - с входом блока задани  скорости, а вторыми выходами - с установочными и первыми управл ющими входами координатных регистров , подключенных к первым входам элемента И-ИЛИ,выход которого соединен с информационным входом накапливающего сумматора,св занного командным входом с выходом блока задани  скорости,а- выходом - с первым входом первого элемента И и через второй элемент НЕ - с первым входом второго элемента И, выход которого подключен к R-входу первого RS-триггера , св занногоS-входом с выходом, первого элемента И, отличающийс  тем, что, с целью упрощени  интерпол тора, он содержит три элемента И, элемент ИЛИ, триггер со счетным входом, элемент ЗАПРЕТ и второй RS-тpиггep,S-вxoд которого соединен с запускающим входом интерпол тора ,R-ьыход- с управл к цим входом эле-. мента ЗАПРЕТ и с первым входом элемен та ИЛИ, а R-вход - с вторыми входами первого и второго элементов И, с выходом элемента задержки и через триггер со счетным входом - с первым входом третьего элемента И, подключенного выходом к управл ющему входу накапливающего сумматора, а вторым входом - к третьему выходу блока ввода программы, и к первым входам четвертого и п того элементов И, соединенных вторыми входами с входом элемента задержки и с выходом блока задани  скорости, информационный вход элемента ЗАПРЕТ подключен к S-выходу первого КЗ-триггера, а выход - к второму входу элемента ИЛИ, соединенного
    выходом с вторым входом элемента ИИЛИ , с выходом интерпол тора, с третьим входом п того элемента И и с входом первого, элемента НЕ, выход которого подключен к третьему входу элемента И-ИЛИ, к третьему вход,у четверто- - То элемента Инк выходу интерпол тора , причем выходы четвертого и п того элементов И соединены с вторыми управл ющими входами соответствующих координатных регистров,10
    Источники информации, прин тые во внимание при экспертизе
    1,Авторское свидетельство СССР № 637783, кл. G 05 В 19/18, 1976.
    2,Авторское свидетельство СССР № 579599, кл. G 05 В 19/18, 1975.
    3,Сб. Способы подготовки программ и интерпол тор дл  контурных систем числового управлени  станками . М., Машиностроение, 1970, с. 55-57, рис. 19 (прототип).
SU813342956A 1981-10-02 1981-10-02 Цифровой интерпол тор SU1003022A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813342956A SU1003022A1 (ru) 1981-10-02 1981-10-02 Цифровой интерпол тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813342956A SU1003022A1 (ru) 1981-10-02 1981-10-02 Цифровой интерпол тор

Publications (1)

Publication Number Publication Date
SU1003022A1 true SU1003022A1 (ru) 1983-03-07

Family

ID=20978607

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813342956A SU1003022A1 (ru) 1981-10-02 1981-10-02 Цифровой интерпол тор

Country Status (1)

Country Link
SU (1) SU1003022A1 (ru)

Similar Documents

Publication Publication Date Title
SU1003022A1 (ru) Цифровой интерпол тор
EP0395240A2 (en) High speed numerical processor
US3990071A (en) Data transmission system using frequency permutation codes
US4096471A (en) Method and apparatus for transfer of asynchronously changing data words
US3424898A (en) Binary subtracter for numerical control
US3531630A (en) Numerical control device
SU1522154A1 (ru) Многокоординатный цифровой линейный интерпол тор
SU1679477A1 (ru) Генератор функций
SU607226A1 (ru) Устройство дл определени медианы
SU824193A1 (ru) Устройство дл определени экст-РЕМАльНыХ чиСЕл
SU743038A1 (ru) Устройство дл контрол регистров сдвига
SU855657A1 (ru) Двоичный умножитель
SU661548A1 (ru) Отсчетное устройство
SU962857A1 (ru) Устройство дл двухкоординатного программного управлени
SU1665382A1 (ru) Устройство дл вычислени математических функций
SU1471189A2 (ru) Устройство дл вычислени разности квадратов двух чисел
SU732861A1 (ru) Устройство дл вычислени обратной величины
US3343137A (en) Pulse distribution system
SU1359772A1 (ru) Круговой интерпол тор
SU1164719A1 (ru) Операционное устройство микропроцессора
SU395839A1 (ru) Цифровой линейный интерполятор
SU1005026A1 (ru) Устройство дл определени количества единиц в двоичном коде N-разр дного числа
SU962955A1 (ru) Устройство дл контрол двоичного кода на четность
SU1149218A1 (ru) Линейно-круговой интерпол тор
SU732817A1 (ru) Устройство дл числового программного управлени