SE454731B - Bildskerm uppbyggd av ett flertal moduler - Google Patents

Description

454 751 rata informationerna lagrade i alla hâllkretsarna och att styra ak- tiveringsenheterna för raderna (eller kolumnerna) till aktiverin? i cyklisk sekvens. Ett exempel på ett sådant arrangemang för ele- ment med flytande kristall beskrivs i US 4 520 302. Även om en hel rad (eller kolumn) därvid lyser i taget har man ändå ett visst flim- mer, som är störande för betraktaren, speciellt om skärmen har stort format. Ett önskemål är därvid att minska flimret ytterligare- Ovan nämnda önskemål uppfylls av en bildskärm, som erhållit de i patentkravet 1 angivna kännetecknen. Ytterligare egenskaper h0S UPP* finningen anges i övriga patentkrav.

Bildskärmen är uppbyggd av ett flertal moduler, vilka var och en arbetar som en egen liten enhet, som i sig är en egen liten bild- skärm. Till varje enhet hör en underhållsdel, som i cyklisk sek- vens upptecknar en bild på sin egen lilla bildskärm av den infor- mation, som finns i ett modulminne. Informationen i modulminnet upp- dateras, när den inkommande videosignalen gäller för den del av hela bildskärmen, där modulen befinner sig.

Genom att göra bildskärmen uppbyggd av moduler, som arbetar som självständiga egenheter, kan bildskärmar med olika former enkelt byggas upp av ett antal moduler med lika uppbyggnad och enkel ser- vice åstadkommas genom att en modul med felaktig komponent helt en- kelt byts ut. Dessutom erhålls ett betydligt lägre flimmer genom att varje modul har sitt eget drivsystem som uppdaterar all den på skärmen visade informationen i en egen och snabbare takt än infor- mationen på den inkommande videosignalen.

Uppfinningen beskrivs närmare nedan under hänvisning till de bi- fogade ritningarna, där fig. 1 visar ett blockschema över moduluppbyggnaden och signal- överföringen till denna, fig. 2 visar ett blockschema över videogränssnittet för att lämna ägnade informations- och styrsignaler till modulkretsarnaï' fig. 3 visar ett blockschema över en modulkrets i principuppbygg- nad, fig. 4a - 4d visar överskådligt diagram över en del signaler i kretsen enligt uppfinningen, fig. Sa - Se visar i större tidsskala än i fig. 4a - 4d diagram 454 731 över olika signaler i kretsen enligt uppfinningen, fig. 6a - 6d visar ytterligare signaler i kretsen enligt uppfin- ningen och , fig. 7 visar en utföringsform av ett mera detaljerat blockschema över en modulkrets än fig. 3.

I fig. 1 Visas att en videosignal, som exempelvis kan ha samma upp- byggnad och samma linje- och bildfrekvens som en standard TV-sig- nal, inmatas till ett gränssnitt 1. Gränssnittet 1 utvinner linje- och bildsynkinformation ur videosignalen, uppdelar videosignalen i lämpligt små tidsenheter, var och en avseende ett bildelement, och bildar adress för varje tidsenhet under avsökning av varje bild, samt bildar utsignal för varje bildelement av ägnad typ för tempo- rär lagring i ett minne. Utgångarna från gränssnittet är anslutna till ingångar på var och en av modulerna med delbildmatriser 2 i bildskärmen 3.

I fig. 2 visas en utföringsform på ett gränssnitt 1. En klocksig- nalgenerator 4 lämnar en klocksignal på en klocksignalutgång. Den inkommande videosignalen matas till en bildsynkdetektor 5, som de- tekterar bildsynksignaldelen i videosignalen och lämnar en signal på en återställningssignalutgång. Vid språngavsökning (interlacing) lämnas en signal per bildväxling och inte per delbildväxling. Inom uppfinningens ram finns således möjlighet att använda språngavsök- ning eller ej. Det beror något på vad skärmen skall användas till, om t.ex. TV-bilder eller datatext skall visas, och på den därav be- roende insignalen, om språngavsökning utnyttjas. I vissa fall är det tänkbart att den moduluppbyggda skärmen skall byggas av ett sådant antal moduler, att enbart varannan, var tredje linje eller . _ sa kan visas.

Videosignalen matas också till en linjesynkdetektor 6, som detek- terar linjesynksignaldelen i videosignalen. Utsignalen från linje- synkdetektorn 6 matas till en ställingång på klocksignalggneratorn 4 för att justera klocksignalgeneratorn vid början av varje linje.

Skälet till detta är att undvika ryck i sidled i bilden p.g.a. små tidsskillnader i klockningen av varje linje i bilden.

Räkneenheten innefattar två räknare 7a, 7b i serie. Den första räk- naren 7a räknar lika många klockpulser som antalet bildpunktsupp- 454 751 delningar (M) utmed en linje i.varje delbildsmatris i en modul 2 och sänder en puls på utgången när den räkningen är klar. Den and- ra räknaren 7b erhåller pulserna från den första räknaren 7a och ändrar således räkneställning för varje puls från räknaren 7a.

Räknaren 7b, kallad a-räknaren, har således på sin parallellutgång en räkneställning som representerar delbildmatriserna 2 i a-rikt- ningen (se fig. 1), kallad a-adressen, för modulerna. Linjesynk- detektorns 6 utsignal är matad till a-räknarens 7b återställningsin- gång för att återställa räknaren 7b till 0 inför mottagning av var- je ny linje i videosignalen.

Linjesynkdetektorns 6 utsignal är också matad till ställingången på en räknare 8a, som räknar till samma tal som antalet linjer i en delbildmatrís 2, fiàæ:det att den lämnar en puls på sin utgång. En räknare 8b har ingången ansluten till räknarens 8a utgång och fram- stegas för varje puls, vilket innebär att räkneställningen på dess parallellutgång representerar adressen i b-riktningen (se fig. 1) för den modul, som är aktuell för att erhålla videoinformationen i den inkommande videosignalen.

Videosignalen är också ansluten till ingången på en omvandlare 9.

Utsignalen från klocksignalgeneratorn 4 är matad till en klockin- gång på omvandlaren 9. Data representerande gråskalan och eventu- ellt färginformationen hos videosignalen matas fram på omvandlarens 9 utgång eller utgångar i takt med klocksignalen. Omvandlarens 9 utgång kan vara en parallellutgång med digital representation av gråskalan eller en utgång med en analog signal.

I fig. 3 visas ett blockschema över en modul med en delbildmatrís med M x N bildpunkter eller pixels. M är antalet bildpunkter utmed en linje i matrisen och N är antalet linjer. Alla modulerarna har likadan uppbyggnad. Den enda skillnaden är att en adressavkodare 10 ansluten att på sin ingång mottaga a- och b-adressignalen från gränssnittet är försedd med individuella adresser anpassade till delbildmatrisens placering i bildskärmen 3. I adressavkodåren 10 är nämligen den a- och b-adresskombination lagrad, vilken hör till den delbildmatrís 2 i den totala matrisen 3 (se fig. 1), som modu- len hör till. Där den inkommande adressen stämmer överens med den lagrade adressen är adressavkodarens 10 utsignal S hög annars låg (det omvända förhållandet är även tänkbart). 454 731 I fig. 4a visas den till gränssnittet 1 inkommande videosignalen.

I fig. 4b visas en lämplig återställningssignal erhållen från bild- synkdetektorn 5 i fig. 2. I fig. 4c visas linjesynksignalen från linjesynkdetektorn 6 i fig. 2. I fig. 4d visas den signal S, som erhålls från adressavkodaren 10 för den av modulerna 2 som är pla- cerad i övre vänstra hörnet i bildskärmen 3 i fig. 1 och som har beteckningen 0,0.

I fig. 4a visas bildsynksignaldelen mellan tidpunkterna tï och t2.

Under denna del är återställningssignalen negativ. Vid återställ- ningssignalens slut erhålls signalpulsen S direkt efter varje lin- jesynkpuls. Med exempelvis fem matriser utmed en rad upptar varje puls S en femtedel av varje linjeinformationsdel av videosignalen.

Av fig. 4d framgår också att inga pulser S erhålls före bildväxlin- gen mellan t1 och t2, vilket beror pâ att b-adressdelen i adress- signalen ej finns lagrad i adressavkodaren 10 för denna del av vi- deosignalen, eftersom videoinformationssignaler här skall skrivas i moduler i understa raden av moduler ((0,B) - (A,B)) och inte i den översta, som vi har tagit som exempel.

I fig. 5a visas videosignalen mellan tidpunkterna tz och t3 i stör- re Skala än i fig. 4a. I fig. 5b Visas klocksignalen. Av åskådlig- hetsskäl är i figurerna klocksignalfrekvensen visad mycket lägre än vad den är i verkligheten. En lämplig delbildmatris i en modul in- nefattar 1024 pixels anordnade i 32 rader och 32 kolumner. Om bild- skärmen skall Visa färgbilder innefattar varje bildpunkt eller pixel tre eller fyra lysdioder eller lampor. Detta innebär att varje mo- dul kan innefatta 3072 eller 4096 lysdioder eller lampor.

Videosignalen i fig. Sa är i det visade exemplet indelad i fem de- lar (framgår främst av fig. Sd) var och en motsvarande en modul i en rad. Den i fig. 5b visade klocksignalen har sex pulser för var- je femtedel av videoinsignalen i stället för 32. I fig. 5c visas bildinformationen i videosignalen såsom en trappstegskurva_med sampling vid varje klockpuls. Fig. 5d visar de tider under vilka resp. moduler i en rad är aktiverade under videosignalen under för- utsättning att information beträffande linjen skall skrivas in i ifrågavarande modul. Delbildmatriserna 2 i fig. 1 är ju beteckna- de med (0,0)"(A,B) där den första siffran betecknar kolumnen (a- riktningen) och den sista siffran betecknar raden (b-riktningen) 454 731 för delbildmatrisen i hela bildmatrisen 3. I fig. Sd anges med O...A de resp. delbildmatriserna utmed en rad. Fig. 5e visar signalen S för modulen 0,0.

I fig. 3 är klocksignalen med klockpulser (fig. Sb) från gränssnit- tet 1 matade till ställingången på en skrivräknare 11. Signalen S (fig. Se) från adressavkodaren 10 är kopplad till en aktiverings- ingâng på skrivräknaren 11. Skrivräknaren 11 räknar uppåt för varje klockpuls under förutsättning att signalen S är hög. Skrivräknarna i alla modulerna nollställs av återställningssignalen från gränssnit- tet 1.

Utgången från skrivräknaren 11 är företrädesvis en parallellutgång SR med digital representation av räknarens 11 räkneställning. Signa- len SR ändras under signalens S varaktighet. Utgången SR är kopplad till ena ingången till en multiplexenhet 12. Adressavkodarens 10 ut- signal S är kopplad till en styrenhet på enheten 12. När signalen S är hög, kopplar multiplexenheten 12 ingången med signalen SR till sin utgång, som i sin tur ärkopplad till adressingången på ett mo- dulminne 13 med M x N adresser, dvs lika många adresser som del- bildmatrisen 2.

Adressavkodarens 10 utsignal S är också kopplad till en skrivingång på modulminnet 13, som ställs i inskrivningsmod, när signalen S är hög. Modulminnet 13 erhåller datasignalen från omvandlaren 9 i gränssnittet i fig. 2. Under hög signal S skrivs den inkommande vi- deosignalen successivt in i modulminnets 13 adresser, som ges av signalen SR. Under låg signal S är minnet 13 i läsmod.

Modulminnet 13 är företrädesvis ett digitalt minne och då är omvand- laren 9 (fig. 2) en analog/digital-omvandlare, och datasignalen överförs från omvandlaren 9 i form av en digital signal på en paral- lelledning. Det är emellertid också möjligt att ha ett analogt min- ne som modulminnet 13. Omvandlaren 9 omvandlar då videosignalen till lämpliga nivåer att lagras i modulminnet 13. Datasignalernä'överförs då via en enkelledare.

När signalen S blir låg, kopplas multiplexenheten 12 om till att överföra en läsadressignal LR till modulminnet 12, som då också ställs i läsmod. 454 731 Den inkommande videosignalen är oftast upptagen med linjesvep, så att informationer beträffande olika linjer kommer efter varandra.

Det är uppenbart att inkommande information skrivs in i modulmin- net 13 i den ordningsföljd den inkommer. Vid avläsning av minnet 13 för uppdatering av den på delbildmatrisen visade bilden är man där- emot icke beroende av ordningsföljden för inskrivningen. Detta inne- bär att man kan välja fritt om man vill låta hela linjer eller he- la kolumner visas i vald sekvens.

I fig. 3 visas en utföringsform med kolumnvis visning, dvs av sek- ventiell visning av vertikala rader, vilka t.ex. vandrar från väns- ter till höger. Det är precis lika möjligt att använda vilken annan ordningsföljd som helst än löpande följd, t.ex. sprängvisning e.d.

Pulskretsen 14 lämnar alternerande pulståg och pulstâgsmellanrum, såsom kommer att förklaras närmare nedan (fig. 6b). Varje pulståg innefattar lika många pulser som antalet bildlinjer (N). Pulskret- sens 14 utsignal F matas till en läsräknare 15 med M x N räknesteg.

Utgàngen på läsräknaren 15 är signalen LR, som via multiplexenheten 12 är kopplad till modulminnets 13 adressingàng.

Till minnets 13 datautgâng är en enhet 16 kopplad, som innehåller lika många delkretsar som antalet linjer (N) i delbildmatrisen 2.

Den del av signalen LR, som representerar n-delen av adressen till modulminnet 13 är även kopplad till enheten 16. Varje delkrets i enheten 16 innefattar en omvandlingsdel, som omvandlar datainnehål- let i den adresserade cellen i modulminnet i lämplig form för mat- ning till en underhållningskrets. Denna underhållningskrets kan va- ra hållkrets, och då är omvandlingskretsen en digital/analog-omvand- lare. Underhâllningskretsen kan också vara en pulskvotsmodulerad krets, som arbetar med flera cykler med cyklisk rotation och då är omvandlingskretsen en krets för att behålla informationen och ge lämplig styrning till denna krets. Den del av signalen LR med n- adressen som är kopplad till enheten 16 aktiverar delkretsarna i den- na i sekvens att mottaga information i de i sekvens adresserade min- nescellerna i minnet 13 för temporär lagring.

En drivenhet 18 har en utgång för varje kolumn i delbildmatrisen 2.

Den del av signalen LR, som representerar m-delen, dvs adressdelen för linjeriktningen, av adressen till modulminnet 13 är även kopp- lad till en adressingång på drivenheten 18. Drivenheten aktiverar 454 731 den utgång, som svarar mot den inkommande adressen.

Signalen S är även kopplad till styringångar på läsräknaren 15 och enheten 16, för att inaktivera dessa kretsar under intervall med inskrivning i minnet 13. I stället för att inaktivera räknaren 15 kan pulskretsen 14 inaktiveras. Under varje pulstâg får sålunda var- je hållanordning i enheten 16 ny information och denna visas i en vertikal rad på bildmatrisen bestämd av drivenheten 18. Det går in- te att ha alltför kort upplysningstid av en kolumn. Därför är puls- tâgsmellanrummen avpassade till att ge den erforderliga långa upp- lysningstiden. Upplysningstiden för en kolumn är lika med 1/(upp- dateringshastigheten x M). Uppdateringshastigheten bör vara 70 ggr/ sek. och däröver för flimmerfri bild. Uppdateringshastigheter över 100 ggr/sek. är emellertid onödigt att sträva efter. En lämplig upplysningstid är ungefär 0,3 ä 0,5 ms under förutsättning att M = 32.

Fig. 7 visar en lämplig utföringsform för en modulenhet. Gränssnit- tet 1 har sin adressutgång MS O - MS 7 kopplad till en adressavko- dare 20.

Signalen S (fig. 4d, Se) på dess utgång är kopplad till ena ingången på en OCH-grind 21, till vars andra ingång klocksignalen KLOCK 1 från gränssnittet 1 är kopplad. OCH-grindens 21 utgång är kopplad till en skrivräknare 22, som t.ex. kan vara en 10 bits räknare. Återställningssignalen RESET från gränssnittet 1 är ansluten till räknarens 22 återställningsingång.

En multiplexenhet 23 styrs av signalen S att koppla signalen SR el- ler signalen LR till sin utgång. Multiplexenhetens 23 utgång är kopplad till adressingången pà modulminnet 24, som är uppdelat i en röd-, en grön- och en blå~minnesdel. Gränssnittet 1 utför härvid i sin omvandlare 9 en uppdelning av videosignalen i en röd, en grön och en blå signal och lämnar de tre digitaliserade utsignalerna på var sin parallelldatabuss, som är kopplad till var sin minnes- del i minnet 24.

I denna utföringsform visas bilden linje för linje i bildmatrisen till skillnad mot utföringsformen i fig. 3. Databussen för rödmin- nesdelen är även kopplad till en digital/analog-omvandlare 25. 454 731 9 _..

Omvandlarens 25 utgång är kopplad till en analog multiplexenhet 26 med flera, t.ex. 32, utgångar. Till varje utgång är ett driv- steg för en lyspunkt kopplad. I den visade utföringsformen utgör styrsteget av en fälteffekttransistor 27 med styret kopplat till multiplexenheten 26, emittern kopplad till jord och kollektorn till alla lyspunkter över varandra, dvs med samma placering i linjen i alla linjerna i delbildmatrisen 2. En hållkondensator 28 är kopplad mellan styret och emittern. Databussen för grönminnet är på samma sätt kopplad till en digital/analog-omvandlare 29, vars utgång är kopplad till en analog multiplexenhet 30 av samma typ som multiplex- enheten 26 och med drivsteg av samma typ till varje lyspunkt. Data- bussen för blàminnet är likaså kopplad till en digital/analog-omvand- lare 31, vars utgång är kopplad till en analog multiplexenhet 32 av samma typ som multiplexenheten 26.

Det är lämpligt att placera lyspunkterna för en pixel i en fyrkant och då ha en röd, en grön och två blåa lyspunkter. Av detta skäl är från varje utgångslinje på multiplexenheten 32 en dubbel drivenhet innefattande tvâ fälteffekttransistorer 33 och 34 kopplade på liknan- de sätt som fälteffekttransistorn 27. Kollektorn på transistorn 33 är kopplad till den ena blålyspunkten B1 och kollektorn på den and- ra transistorn 34 till den andra blålyspunkten B2. De tre multiplex- enheterna 26, 30 och 32 styrs samtidigt av en adressignal LOW på en adressingång. Signalen LOW är m~adressdelen av signalen LR, som via multiplexenheten 23 kopplas till minnets 24 adressingång. Denna m-adressdel kommer från utgången på en m-adressräknare 35. Om t.ex.

M = 32 är denna en 5 bits räknare och är anordnad att räkna från 0 till 31. Vid 32 nollställs räknaren. Räknaren 35 räknar de pulser från en oscillator 36, som via två OCH-grindar 37 och 38 matas till räknaren 35. Oscillatorns 36 utsignal KLOCK 2 visas i fig. 6a. OCH- grindarnas funktion kommer att klargöras närmare nedan. OCH-grinden 38 har på en inverterad ingång signalen S från adressavkodaren 20, så att signalen F spärras under tiden med inskrivning i minnet 24.

När räknaren 35 nollställs av den trettioandra pulsen av en serie pulser från oscillatorn 36, ger den via en speciell utgång en "1"- signal till återställningsingången på en bistabil RS-vippa 39. Vip- pans Q-utgång blir då låg. Denna utgång är kopplad till en ingång på OCH-grinden 37, varigenom denna icke längre släpper fram några 454 731 10 pulser från oscillatorn 36. Utsignalen F från grinden 37 visas i fig. 6b. Samtidigt blir RS-vippans Ö-utgång "1"-ställd. Ö-utgången är kopplad till ena ingången på en OCH-grind 40, till vars andra ingång oscillatorns 36 utgång också är kopplad. OCH-grinden 40 släp- per då igenom pulsen KLOCK 2, visad i fig. 6a, från oscillatorn 36 till sin utgång, som är kopplad till en räknare 41. Denna räknare 41 räknar ett stort antal pulser, t.ex. 384, innan den avger en "1"- signal på sin utgång. Det är denna räknare 41, som ger signaluppe- hållet mellan varje pulståg, såsom tidigare nämnts. Signalen Ö vi- sas i fig. 6c. "1"-signalen från räknaren 41 matas till ingången pâ en n-adress- räknare 42, som då räknar upp ett steg. "1“-signalen från räknaren 41 matas också till ställingången på SR-vippan 39, så att denna åter ställs så att Q-signalen blir hög och Ö-signalen blir låg. Därigenom släpper OCH-grinden 37 åter igenom signalen KLOCK 2 från oscillatorn 36 och OCH-grinden 40 spärrar signalen KLOCK 2 från att matas till räknaren 41 och cykeln, som börjar med uppräkning av M-adressräkna- ren 35 börjar om på nytt. Utsignalen Ö från vippan 39 visas i fig. 6c.

Utgângen på n-adressräknaren 42 är LR-signalens n-del. Utsignalen från n-adressräknaren 42 matas till adressingången på en analog multiplexenhet med måga utgångar, t.ex. 32, för aktivering av den av n-adressen givna raden i bildmatrisen 2. Ett exempel på en driv- anordning för en hel rad visas ocksâ. I fig. 6d illustreras att lin- jerna 0, 1... aktiveras successivt. Drivanordningen innefattar en NPN-transistor T1 med basen kopplad till ena utgången på multiplex- enheten 43, emittern kopplad till jord och kollektorn till en för- bindningspunkt för två motstånd R1 och R2. Eftersom varje pixel om- fattar fyra lyspunkter, vilka är placerade i två linjer, driver var- je utgång på multiplexenheten 43 två dellinjer i bildmatrisen av vil- ka den ena innehåller lyspunkterna R,G för rött och grönt och den andra de båda blå lyspunkterna B1, B2. Därför är tvâ PNP-transisto- rer T2 och T3 med sina baser via var sitt av motstånden R1¿_R2 kopp- lade till transistorns T1 kollektor och med sina emittrar till var sin spänningskälla V1 och V2. Den ena transistorns T2 kollektor är kopplad till R,G-linjen och den andra transistorns T3 kollektor till B1, B -linjen i en linje med M pixel,var och en bestående av fyra 2 lyspunkter arrangerade i två dellinjer.

Många modiferingar är möjliga inom ramen för uppfinningen.

Claims (7)

454 731 11 *-- Patentkrav

1. Bildskärm med bildpunkter placerade i ett tvådimensionellt ras- ter, vilken skärm är av den typ för vilken videosignalen för en hel bild är anordnad att löpande skrivas in i ett minne för separat bildpunktslagring punkt för punkt och för vilken en bilduppteck- ningsanordning i cyklisk sekvens hämtar information från minnet för en hel rad eller kolumn i minnet i taget och aktiverar bildpunk- terna i denna rad eller kolumn i enlighet med information i minnet, k ä n n e t e c k n a d av att bildskärmen är uppbyggd av ett fler- tal moduler, som var och en arbetar som en självständig enhet och var och en i sig är en egen liten modulbildskärm (2) av den i in- gressen angivna typen med egna separata styrarrangemang, varvid min- net för hela bildskärmen är uppdelat i separata minnesenheter, varav ett modulminne (13; 24) är anordnat för varje modul, att ett inskriv- ningsarrangemang (10, 11; 20-22) är anordnat för varje modulminne, vilket arrangemang detekterar de tidsintervall då den inkommande vi- deosignalen hänför sig till modulens bildområde och då åstadkommer inskrivning i ägnade delar av modulminnet, att ett separat under- hållsarrangemang (14-18; 25-43) för varje modul är anordnat att i cyklisk sekvens radvis eller kolumnvis aktivera bildpunkterna i mo- dulbildskärmen i enlighet med den i modulminnet inskrivna informa- tionen självständigt i förhållande till inskrivningsarrangemanget och med självständig utrustning i förhållande till övriga moduler.

2. Bildskärmsanordning enligt krav 1, k ä n n e t e c k n a d av att inskrivningsarrangemanget är anordnat att temporärt stoppa un- derhållsarrangemangetinner tidsintervall med inskrivning i minnet.

3. Bildskärmsanordning enligt krav 1, k ä n n e t e c k n a d av att inskrivningsarrangemanget är anordnat att vid inskrivning tem- porärt hindra adressignaler till modulminnet från underhållsarrange- manget från att nå minnet. __.

4. Bildskärmsanordning enligt något av föregående krav, k ä n - n e t e c k n a d av att underhållsarrangemanget är anordnat att styra drivstegen i snabbare takt än inskrivningsarrangemanget utför inskrivning i modulminnet (13: 24). 454 731 12 __ '-

5. Bildskärmsanordning enligt något av föregående krav, k ä n - n e t e c k n a d av attunderhållsarrangemanget är anordnat att ge adresser till modulminnet (24) i sekvenser på samma antal suc- cessiva adresser som antalet bildpunkter utmed en rad eller kolumn och med en paus före påbörjan av nästa sekvens för êktiverínš aV nästa rad eller kolumn, vilken paus är anpassad till_i förväg be- stämd tid för att hålla en rad eller kolumn i modulbildskärmen (2) upplyst.

6. Bildskärmsanordning enligt krav 5, k ä n n e t e c k n a d av att varje drivsteg innefattar en digital/analog-omvandlare (25, 29, 31) kopplad till modulminnets (24) databuss och en hâllkrets (27, 28) kopplad till alla lyspunkterna i en rad, och att alla hållkret- sarna erhåller ändrad nivå i sekvens under varje sekvens av succes- siva adresser till modulminnet (24) från underhâllsarrangemanget, vilken nivå hålls till nästa sekvens av adresser.

7. Bildskärmsanordning enligt krav 5, k ä n n e t e c k n a d av att varje drivsteg innefattar en anordning för temporär lagring av minnesinformation kopplad till modulminnets (24) databuss och en i cyklisk rotation arbetande pulskvotsmodulationsanordning, varvid anordningarna för temporär lagring erhåller ny information i sekvens under varje sekvens av successiva adresser till modulminnet (24) och varje pulskvotsmodulationsanordning utför pulskvotsmoduleringen med informationen i sin tillhörande temporärlagringsanordning.