SE437431B - Apparat for provning av en elektrisk krets - Google Patents

Description

10 l5 20 25 30 35 ?9øza7z~z 2 kretstekniken på senare år har varit framställningen av stora och komplicerade digitala kretsar på en enda halv- ledarmaterialsbricka under användning av LSI-teknik. Des- sa kretsar innehåller typiskt ett stort antal transisto- rer och andra komponenter, vilka gör det möjligt för kon- struktören att packa ett stort antal kretsar i en rela- tivt liten volym. Forskning och utveckling är på gång i form av mycket storskalig integration (VLSI) för förfa- randen att tillverka ett ännu mycket större antal kret- sar på en enda bricka. Där LSI-teknik har gett tusentals transistorer per bricka ger VLSI-teknik hundratusentals.> Som följd av det stora antal kretsar som ingår i LSI-don och de förväntade ökningarna av kretskomplexiteten genom VLSl-tekniken har sannolikheten för fel på en bricka ökat. Pâ motsvarande sätt har betydelsen av provning och diagnostisering av brickfel också ökat._Den tidigare tek- nikens digitala provapparater för provning in situ kan emellertid inte utföra de komplicerade prov som erfordras eller är de alltför långsamma som följd av den tid som åtgår för alstring av alla de nödvändiga provsignalerna' för provning av dessa komplicerade kretsar." Tack vare den ökade packningstätheten för digitala kretsar och den.mängd olika slags logikfunktioner som är tillgängliga har LSI-don kommit att användas i stor om-, fattning i de flesta digitala kretsar och system, vilka konstruktörer för närvarande framställer. Tillförlitlig- heten hos sådana system och kretsar är kraftigt beroende av tillförlitligheten och operationsnoggrannheten hos LSI-donen och därmed har ett behov uppkommit av nya och sofistikerade utrustningar och förfaranden för provning av dessa kretsar. Sådan provning är relativt svår på grund av det stora antalet olika funktionssektioner i varje don. Problemet kompliceras ytterligare genom det begränsade antal provnoder som finns tillgängliga i varje integrerad krets för kopplingen av insignaler och utsig- naler. _ I De flesta av de integrerade kretsarnas funktionssek- tioner består av antingen kombinationslogikkretsar eller - anna - *f 'B 10 15 20 25 30 35 'F903-87 3 - 3 3 sekvenslogikkretsar eller någon kombination därav. En kom- vilken ute- I ett kom- binationslogikkrets definieras som en krets, slutande består av grindar (ocn, ELLER etc) . binationslogiksystem erfordras ingen klocka och efter det att insignalerna har fastställts (bortsett från even- tuell inställningstid) finns utsignalen omedelbart till- gänglig för kontroll och bestämning av huruvida den överensstämmer med den utsignal som kretsen korrekt skall alstra som gensvar på den specificerade insignalen. Sek- n Venskretsar kräver a andra sidan en följd eller sekvens av ändringar i provinsignalerna, såsom en klocka, innan en som gensvar på provsignalerna alstrad utsignal kan un- dersökas för bestämning av om donet har reagerat korrekt.

På grund av de digitala kretsarnas komplexitet och det förhållandet, att det endast finns en begränsad åtkomst till den integrerade kretsbrickans kretsar via anslut- ningsstiften måste många olika provsignaler genereras, innan alla LSI-donets funktionsmöjligheter kan kontrol- leras. I en mängd fall måste utsignalen kontrolleras be- träffande mönstret av ettor och nollor, vilka alstras som gensvar på en känd uppsättning testinsignaler, för fast- ställande av om brickan arbetar korrekt.

Det är således uppenbart, att en apparat för prov- ning av kretsaggregat, som innehåller LSI-kretsar, måste kunna utveckla och analysera en stor mängd data- och prov- signaler. Provapparaten måste vidare vare inrättad att utföra prov på ett stort antal olika LSI-kretsar med vitt skiljaktiga överföringsfunktioner. För att bäst uppfylla detta krav föredrages ett datorstyrt provsystem. Mångsi- digheten i provprogram både för alstring av de nödvändiga provsignalerna och för analysering av de resulterande svars- signalerna gör datorn till ett nödvändigt element i ett provsystem för digitala kretsar, som har LSI-don. Ehuru datorn erbjuder stor flexibilitet vid val av prov, som skall utföras, består ofta den av de genererade testsig- nalerna alstrade svarssignalen av bitflöden av data, vil- ka skulle kräva överdriven datorlagrings- och utförande- .___ w, __ nosa GW* 10 15 '20 25 30 35 vaossvá-3 . 4 tid för analysering av varje så alstrad bit. En teknik att komprimera bitflödet till något som enkelt kan assi- mileras av datorn för uppnående av maximal användning av datorns kapacitet, skulle vara önskvärd. Denna kompri- mering av långa bitflöden kan åstadkommas genom använd- ning av en kodningsteknik med cyklisk redundanskontroll (CRC), som logiskt kombinerar varje bit med de föregåen- de för alstring av en kompakt digital kod eller signatur.

Denna signatur representerar nästan unikt längden och mönstret av uppträdande ettor och nollor. Datorn kunde sedan jämföra den mätta koden mot en kod för ett korrekt gensvar i och för bestämning av om donet arbetar korrekt. f En begränsning hos kända datorstödda provapparater är det förhållandet, att datorn förblir operativt knuten till provkretsen under provets utförande, eftersom den användes som en källa för provdata. På grund av att många LSI-don kräver långa och komplicerade provsignaler för korrekt simulering av normala operationer av donet samt på grund av hastighetsbegränsningar, pålagda av program- * varualstrade provsignaler, har dessa typer av datorstödda system förmåga att utföra enbart ett begränsat antal prov på dessa don inom ett givet tidsintervall. Om emellertid en datorstödd testapparat anordnades, vilken använde mel- lanliggande provkretsar för alstring av provsignalerna och utförande av funktionsproven, varvid till datorn kvar- lämnades enbart igângsättningen av provapparatkretsarna före provet samt analysen av resultaten efter provet, skulle datorns kraft och.mångsidighet kunna utnyttjas effektivtQ Fördelaktigt skulle således âstadkommandet vara av en datorstyrd, digital provapparat för provning in situ av digitala kretsar, som utnyttjar de komplicerade integ- rerade kretsar som är resultatet av LSI-tekniken, varvid lämpliga provsignaler alstras och funktionsprov utföres av_mellanliggande provkretsar samt resultaten analyseras av datorn.

Enligt en sida av föreliggande-uppfinning känne- tecknas en apparat enligt ingressen till patentkravet I Pønßjgusuflï. 10, 15 20 25 30 35 vsozavs-3 5 av elektriska provstift, vilka är förbara till kontakt med de elektriska noderna i kretsen, valbara strömställare, som sammanhör med var sitt provstift, för selektiv koppling av tillhörande provstift till svarsignalledningen, ett flertal programmerbara, digitala provsignalgenerato- rer, som var och en innefattar adresserbara lagringsplatser för lagring av digitala signaler, vilka representerar en provsignal, som skall tillföras den provade kretsen, varvid var och en av provsignalerna innefattar en oberoend- de, selektivt variabel, oavbruten följd av de första, I andra och frànkopplade logiska tillstånden samt varje provsignal tillföres valda noder i den provade kretsen utan styrning av centralenheten, strömställarväljar- organ för att i beroende av centralenheten välja en Valbar strömställare för koppling av en nod i kretsen till svarssignalledningen, samt en provstyranordning för att i beroende av centralenheten alstra en provcykel, i vilken valda generatorer bland de digitala provsignal- generatorerna tillför provsignalen till kretsen för att bringa den provade kretsen att alstra en svarsignal på svarssignalledningen.

Enligt en andra sida av uppfinningen har en apparat enligt ingressen till patentkravet 19 de i detta krav angivna kännetecknen.

Enligt en tredje sida av uppfinnigen har en apparat enligt ingressen till patentkravet 23 de i detta krav angivna kännetecknen.

Enligt en fjärde sida av uppfinningen har en apparat enligt ingresen till patentkravet 28 de i detta krav angivna kännetecknen.

Uppfinningen skall beskrivas närmare i det följande, under hänvisning till medföljande ritningar. Fig l är ett blockschema över den datorstyrda, digitala kretsprovappa- raten. Fig 2 är ett blockschema över provsignalgeneratorn.

Fig 3 är ett tidsschema för uppsättningen av valbara, digitala provsignaler i Gray-kod. Fig 4 är ett kretssche- 10 15 20 25 30 35 ?90j38-'73=.3 i6 ma över stiftminnesdataöverföringsstyranordningen. Fig 5 är ett kretsschema över provsignaladressgeneratorn samt D- och E-synkgeneratorn. Fig 6 är ett kretsschema över en provsignalsströmställardrivare. Fig 7A och 7B är block- scheman över provstvranordningen, D-, E-, P- och G-ström- ställarväljaren samt funktionsprovaren. Pig 8 är ett krets-. schema av lyssningsfrigörings- och provstartcykelgenera- torerna. Fig 9 är ett kretsschema över funktionsprovappa- raten. Pig l0 är ett tidsschema, som åskådliggör alstring- en av en lyssningsfrigöringssignal. ' I För förståelse av efterföljande diskussion är en definition av vissa logikuttryck till hjälp. Var och en av logiksignalerna, till vilka hänvisas i efterföljande diskussioner, kommer att ha ett av två möjliga logiktill- stånd, en logisk etta eller en logisk nolla; En logiksig- nal kommer att betecknas som en sann signal, då ingen asterisk följer efter memobeteckningen. Som exempel skul- agle “rLocrA" vara en sann signal, medan "KLocKA¥" skulle vara dess invers. Varje logiksignal, oavsett om den san- na signalen eller dennas invers, kommer att ha ett gil- 7 tigt och ett ogiltigt tillstånd. I fallet med den sanna signalen KLOCKA kommer det giltiga tillståndet att vara en logisk etta och det ogiltiga tillståndet en logisk nolla. För signalen KLOCKAX gäller motsatsen, dvs det giltiga tillståndet är en logisk nolla och det ogiltiga tillståndet en logisk etta. En signal blir "sann", när den växlar från det ogiltiga till det giltiga tillstån- det, och omvänt, när den blir "falsk". En vippa slutli- gen är i ett logiskt tillstånd nolla, när utgången Q har nivån logisk nolla samt utgången Q* har nivån logisk etta.

I det logiska tillståndet etta är vippans utgångar i mot- satt tillstånd. l l _ I fig l, vartill först hänvisas, visas ett block- schema över den datorstyrda, digitala provapparaten för provning in situ med en centralenhet (CPU) 100 med en uppsättning ingångs/utgângsportar 102 (I/O), vilka använ- des för kommunikation mellan centralenheten l00 och den digitala provapparatens återstående kretsar. Portarna 102 10 15 20 25 30 35' 7903873 -3 7 innehåller normala gränssnittskretsar för anpassning av centralenheten 100 till ett perifert don.

Den digitala provapparaten 101, vilken reagerar för instruktioner från centralenheten 100, är sammansatt av en provstyranordning 104, en provsignalgenerator 108, en funktionsprovare 106, en kortvalsavkodare 114, D-, E-, F- och G-strömställarväljare 116, tungströmställare 120 'samt en stiftbädd 122. Stiftbädden 122 består av en upp- sättning valbara provstift, vilka är anslutbara till kretsförbindningsnoder i de logiska kretsarna på krets- kortet hos det provade donet (DUT) 124. Det provade do- net 124 är ett kretskortsaggregat, i vilket sammankopp- lingar mellan de olika komponenterna till största delen är gjorda med kopparområden. Varje provat don 124 kommer att ha sin egen i förväg valda uppsättning av provstift, vilka bildar stiftbädden 122, som gör kontakt med för- bindningspunkterna eller de elektriska noderna i kret- sarna på det provade donet. De provstift som kommer att användas vid provning av donet 124 i varje provcykel väl- jes ur stiftbädden 122 samt programmeras in i processorn.

Det provade donet 124 placeras över stiftbädden 122 och vakuum pålägges för att bringa det provade donets krets- kortsaggregat att röra sig ned till och i kontakt med provstiften i stiftbädden 122. Kortet bringas att röra sig i tillräcklig omfattning för att åstadkomma en hopüqmk- ning av de fjäderbelastade provstiften. Detta säkerstäl- ler att provstiften gör kontakt med sammankopplingsnoder- na i det provade donet 124 med tillräcklig kraft för att tränga in i kopparområdet, Varje stift i stiftbädden 122 har en tillhörande upp- sättning valbara strömställare, vilka är betecknade D-, E-, F- och G-strömställare och är kopplade till stiftet.

Det skall här påpekas, att strömställarna D,”E och G är anordnade som en säkerhet för att skydda den digitala provapparatens 101 inre kretsar från överdrivna logik- spänningar, som kan uppträda på det provade donets l24_ elektriska noder, genom isolering av varje provstift me- delst dessa strömställare. _10 . 15 20 25 30 35 vsosavs-3 8 7 ' *För att den digitala provapparaten 101 skall arbeta behöver strömställarna D, E och G ej vara anordnade. Ström- ställaren F är emellertid anordnad för att provstiftet, vilket kommer att göra kontakt med provsignalsutgångsno- den, kan kopplas till svarsledningen 128. Uppsättningen valbara strömställare, sammanhörande med varje provstift, skulle därför kunna vara så få som ett men också lika många som är önskvärt. Såsom visat i fig l är en anslut- ning till var och en av dessa valbara strömställare kopp- lad till provstiftet. Under varje provcykel kan vart och ett av de valda provstift som gör kontakt med det prova- de donet 124 antingen feda en provinsignal till det pro- vade donet eller 1eda.@en valda utsignalen för det prova- de donet. Alternativt %an det leda båda signalerna. Om det valda provstiftet skall mata in en provinsignal, kom- mer strömställaren att väljas. Strömställarnas E och G anslutningar för vart och ett av provstiften, vilka an- slutningar ej är kopplade till tillhörande provstift, är sammankopplade med varandra. Strömställaren E väljer sig- nalen EXT KLOCKA från det provade donet för-tillförsel till en masterklockgenerator 706 (se fig 7A). Strömstäl- laren F väljer den nod i det provade donet som skall läm- na svarssignalen och matar denna till funktionsprovaren 106 (se fig 7A). Varje provstift i stiftbädden 122 har förmåga att tillföra en i förväg vald digital provsignal till det provade donet 124 via sin strömställare D, när denna är vald. Varje provstift har en tillhörande digi- tal provsignalsgenerator, vars utgång kan kopplas till provstiftet via en strömställare D. 7 Om provstiftet skall kopplas till den elektriska nod som lämnar utsignalen för den provade kretsen, väl- jes strömställaren F. Strömställarna F för vart och ett av provstiften i stiftbädden 122 är också sammankopplade för bildande av svarssignalledningen l28¿ Svarssignal- ledningen 128 är indragen till funktionsprovaren 106, där ett av fyra funktionsprov utföres. Pâ grund av det .stora antal provstift som är tillgängliga i stiftbädden 122 (1024 stift för den föredragna utföringsformen) kräver 10 15 20 25 30 35 7905873-3 9 praktiska konstruktionshänsyn beträffande provapparàten att provstiften grupperas i mindre delgrupper på korten för att rymma de kretsar som mäste innehålla strömstäl- larna D, E, F och G, för att välja de lämpliga av dessa strömställare för varje i provet använt provstift och för alstring av de digitala provsignalerna för provet. Dessa kretsar är valda för inbegripande i delgrupperna, efter- som de är dubblerade för varje provstift i stiftbädden 122, För den föredragna utföringsformen är stiftbädden 122 uppdelad i grupper om sexton provstift. I varje grupp är strömställarna E, F och G sammankopplade. De valbara, sammankopplade strömställarna E, F och G är vidare koppla- de till bussar mellan grupperna om sexton provstift me- delst valbara strömställare KFD, KED och KGD. Dessa val- bara strömställare KFC, KED och KGD åstadkommer isole- ring för den interna busskopplingen av de sexton prov- stiften från den externa busskopplingen mellan grupperna av strömställare, Varje strömställare E, F och G för var- je provstift är emellertid i varje fall anslutbar till samma buss.

Kretsarna, som erfordras för alstring av sexton se- parata, digitala provsignaler för vart och ett av de sex- ton provstiften i undergruppen, för val av vilken av de fyra valbara strömställarna för varje provstift som skall användas under provcykeln och för inrymmande av de aktuel- la tungströmställarna med tillhörande spoldrivare för åstadkommande av kontakterna D, E, F och G, är monterade på ett enkelt kretskortsaggregat. För den föredragna ut- föringsformen erfordras således sammanlagt 64 kort för en stiftbädd om 1024 provstift. Såsom visat i fig l be- står varje kretskortsaggregat 103, som innehåller de ovan beskrivna kretsarna, av ett stiftminne 112, provsignal- drivare 118, en kortvalsavkodare 114 D-, E-, F- och G-strömställarväljare 116 samt tungströmställare 120.

Den digitala provanordningen i fig l användes på föl- jande sätt. Ett kretsschema för det don som skall provas undersökes för identifiering av de kretsar eller brickor 1?c)(}šâ çšâjšäbïïfir. 10 15 «f~4~ e, . 20 25 30 ,=;--.._. . _ 790-3873-3 10 som skall provas. I allmänhet kommer alla noder att bring- as i kontakt med ett provstift, dvs även ej använda ele- ment i de integrerade kretsarna. De elektriska noder som skall användas under en provcykel antingen som ingångs- nod eller som den provade kretsens svarsnod identifieras och tilldelas det nummer som motsvarar numret för det I provstift som kommer att göra kontakt med den noden, när kretsaggregatet är placerat på stiftbädden. Med kännedom om hur den provade kretsen är avsedd att fungera genere- ras datorrutiner, vilka vid utförande medelst datorn kom- mer att bringa provapparaten att alstra lämpliga provsig- naler till den provade kretsens elektriska noder. Prov- apparatens 101 kretsar kommer att övervaka svarssignalen och utföra mellanliggande prov på signalen. Under dator- styrning kommer provapparaten 101 att sända resultaten wav de mellanliggande proven till datorn, där en jämfö- I relše mellan uppmätt gensvar och förväntat gensvar fast- _ställer huruvida kretsen har fungerat korrekt.

Varje integrerad krets i den provade kretsen provas under en provcykel, vilken är bestämd att vara den period, under vilken~de digitala provsignalerna faktiskt tillfö- res den provade kretsen. Ehuru alla provparametrarna är, angivna genom programvara, utföres de faktiska proven till största delen oberoende av datorns styrning. Datorn anger med andra ord den typ av prov som skall utföras, provcykelns längd, de typer av provsignaler som skall alst- ras, de provstift som skall väljas, etc före igångsätt- ningen av provcykeln. När provcykeln väl är igångsatt, måste centralenheten 100 vänta till dess att provcykeln är avslutad, innan den hämtar resultaten av de mellanlig- gande provenr Som följd härav tillför centralenheten den MM*xk?“VÉigïïälamprovapparaten 101 starttillstånden för det prov 35 =-- .=..1=@..__. som skall utföras, innan den bringa: provcykelnuattáhöïjáf" Centralenheten 100, som verkar via portarna 102, sätter igång provapparatens 101 kretsar före en provcykel genom att i följd efter varandra adressera varje provstiït som skall användas vid provningen av ifrågakommande krets samt väljer ut och låser åtminstone en av strömställarna n' l0 15 20 25 30 35 7903873 -3 ll D, E, F och G för vart och ett av de valda provstiften.

Där tillämpligt väljes och låses också strömställarna KFD, KED och KGD. Efter val och slutning av en strömstäl- lare för varje provstift som kommer att tillföra en prov- signal till den provade kretsens ingångsnod och efter val och slutning av strömställaren F för det provstift som kommer att lämna svarssignalen överför centralenheten 100 adärnäst i följd till stiftminnena 112 de nödvändiga data för att de digitala provsignalgeneratorerna skall kunna alstra den rätta, valda provsignalen för de valda noderna i den provade kretsen. Som gensvar på instruktioner och data från centralenheten 100 lagrar stiftminnesadress- och dataladdningsgeneratorn 110 digitala data i stift- minnet 112, När dessa data under provcykeln läses, alst- ras ett mönster av ettor och nollor på provsignaldrivar- nas 118 ingång. Som gensvar på det mönstret alstrar dri- varna 118 de digitala provsignalerna, vilka tillföres de valda provstiften via de slutna D-strömställarna.

För fullständígande av igångsättningen av provappa- raten 101 klockstyr centralenheten 100 in de parametrar i provstyranordningen 104 som anger: (l) huruvida en intern eller en extern klockreferenssignal skall användas för alstring av den digitala provapparatens 101 system- klocka, (2) data, vilka bestämmer den ur den valda refe- rensklockan härledda systemklockans frekvens, (3) vilka av de mellanliggande proven som skall utföras på svarssig- nalen, (4) längden av den provcykel som skall genomföras, (5) den tid under provcykeln då svaret provas samt den tid under vilken gensvaret förbises, samt (6) data för alstring av en tröskelspänning, vilket möjliggör anpass- ning av den digitala kretsprovapparaten till en mängd oli- ka logikspänningsnivåer från skilda don för provning.

Efter att ha satt igång provapparatens l0l kretsar kan centralenheten 100 nu starta en provcykel genom av- givande av lämplig instruktion till provstyranordningen 104. Vid slutförandet av provcykeln sänder centralenheten 100 en instruktion till provapparaten 101 för överföring av innehållet i funktionsprovapparaten till datorn. En jäm- LXTY ï?c>cjEš QQÜSEÄ 10 15 20 25 30 35H 7903873-3 12 förelse utföres sedan mellan det aktuella resultatet och ett resultat, vilket skulle ha alstrats av en korrekt fungerande krets, för bestämning av om kretsen arbetar.

Ovanstående redogörelse har lämnats för förklaring av hur provapparaten användes, så att följande, detaljerade be- skrivning av kretsarna, vilka realiserar de ovan beskriv- na funktionerna, blir mer lättförståelig.

I fig 7B visas kortvalsavkodaren ll4, D-, E-, F- och G-strömställarväljarna 116 samt tungströmställarna 120, vilka är anordnade att välja och sluta en eller fle- ra av de fyra valbara tungströmställarna för de under provcykeln använda provstiften. Kortvalsavkodaren 114 och strömställarväljarna lI6 verkar som strömställarvalsor- gan för val av den tungströmställare som skall slutas un- 'der provcykeln. En NAND-grind 728 med åtta ingångar av- kodar kortadressignalerna BAO-BA6 och dessas inverser för alstring av en kortvalssignal BS, om detta kort är valt. 7 'Varje slits i den digitala provapparaten, i vilken slits ett_kort skall stickas in, är tilldelad en unik. adress. Såsom tidigare diskuterats innehåller varje kort kretsarna för sexton provstift. Denna kortadress är_in-_ kodad i förbindningsanslutningen för slitsen, så att den rätta kortadressignalen (BAO-BA6 eller dennas invers) tillföres som en insignal till NAND-grinden 728. Utsig- nalen från NAND-grinden 728 underkastas en ELLER-opera- tion i en NOR-grind 730 med en kortadressförbigångssignal (BAOR)¥ för alstring av signalen BS. Signalen BAORK alst- ras, när kortvalssignalen skall alstras på alla korten sam- tidigt, Kortadressignalerna alstras av provstyranordningen 7 104 som gensvar på instruktioner och data från centralen- heten 100, Centralenheten 100 alstrar också tungadresser (RAO-RA3§ och tunggruppadresser (RGOx och RGlx), vilka I D-, E-, F- och G-strömställarväljarna ll6 avkodar för att för vart och ett av de sexton provstiften på det adresse- rade kortet välja en av de fyra valbara strömställarna.

Tungadresserna RAO-RA3 och tunggruppadresserna RGOX och RGlx matas in till strömställarväljarna ll6 för adres- 10 15 20 25 30 35 g 79013873 '-3 13 sering av ett flertal låskretsar såväl för lagring som återställning av valet av de valbara strömställarna.! Signalerna RGOX och RGlx avkodas för val av en av de fyra valbara strömställarna (D, E, F eller G) och adress- signalerna RAO-RA3 avkodas för val av ett av de sexton provstiften på ett kort. Eftersom valförfarandet för D-, E-, F- och G-tungströmställarna är detsamma, kom- mer endast valet av D-strömställarna att förklaras nedan.

Under återställningsförloppet för D-tungströmstäl- larna 732 och 734 verksamgör en signal BS, när den är sann, en återställningstungströmställaravkodare 738, så att tunggruppadresserna vid uppträdandet av RCLRX från centralenheten 100 alstrar en av fyra möjliga tung- strömställarâterställningssignaler: CDX, CEX, CF* eller CGX. För âterställning av D-tunglâskretsarna 732 och 734 alstras signalen CDX. Denna signal tillföres åter- 'ställningsingången till låskretsarna 732 och 734 för återställning av den eventuella låskrets, som var inställd från den föregående provcykeln. A Under tungströmställarvalförloppet åstadkommer tung- adresserna RAO-RA2 en oktal adress om tre bitar för lås- kretsarna 732 och 734. Tungadressen RA3 avkodas i före- ning med tunggruppsignalerna RGO och RGl av en inställ- ningstungströmställaravkodare 736 vid uppträdande av en *signal R STROBx för alstring av fyra par verksamgörings- signaler EDOX och_EDlx - EGOX och EGlx, varvid varje par väljer paret av tungströmställare för var och en av de fyra valbara strömställarna för varje provstift. För D-strömställarna alstras med andra ord verksamgörings- signalerna EDOX och EDlx för verksamgöring av tungström- ställare 732 resp 734. Med inställningssignalen (S/CX) på logisk ettnivå inmatar den enskilda låskrets som adres- seras av tungadresserna RAO-RA2 i förening med verksam- göringssignalen från inställningstungströmställareavko- daren 736 en väljarinstruktion i den adresserade lås- kretsen. Utsignalen från D-tungströmställarna 732 och 734 matas till relädrivare 742, vilka aktiverar den valda D-tungströmställaren. På detta sätt kan var och en av de s gooR QUALITY 10 '15 20 25 30 35 ___ __..__..._..._, _ . _, _ . , ,..,. __ - _ 'm , “31903873-73 14 valbara strömställarna, som sammanhör med var sitt prov- stift, väljas och låsas före provcykelns början.

I fig l är provsignalgeneratorn 108 visad såsom be- stående av stiftminnesadress- och dataladdningsgeneratorn 110, stiftminnet ll2 och provsignaldrivarna ll8. Iden- tiska stiftminnes- och provsignaldrivarkretsar ll2 och 118 ingår på vart och ett av provapparatskorten i den di- gitala provapparaten lOl. Utsignalen från stiftminnes- adress- och dataladdningsgeneratorn llO bussmatas till varje stiftminne ll2 och provsignaldrivare ll8 som ingår i vart och ett av systemets testapparatkort. Stiftminnet ll2 reagerar för kortvalssignalen BS genom att verksamgö- ra data på bussen från stiftminnesadress- och dataladd- ningsgeneratorn llO för inmatning till det valda kortet.

Pâ detta sätt behöver kretsarna för stiftminnesadress- och dataladdningsgeneratorn ll0 ej dubbleras för varje kort i provapparaten i och för alstring av en digital provsignal för varje provstift. Provsignalgeneratorns 108 funktion är att under provcykeln alstra en av de digi- tala provsignalerna ur gruppen av valbara provsignaler, vilka innefattar Gray-kodsignaluppsättningen. Eftersom_ garbetssättet för stiftminnesadress- och dataladdningsge- neratorn ll0, stiftminnet ll2 och provsignaldrivarna ll8 är identiskt för vart och ett av provapparatskorten, kom- mer endast ett att diskuteras nedan.

I fig 2 och 2B, till vilka nu hänvisas, åskådliggöres en typisk provsignalgenerator 108 och visas stiftminnes- adress- och dataladdningsgeneratorn llO såsom bestående av en stiftminnesdataöverföringsstyranordning 200, en prov- signaladressgenerator 202, en D- och E-synkgenerator 204 samt en stiftminnesadressmultiplexer 206. Stiftminnes- adress- och dataladdningsgeneratorns 110 funktion är att alstra minnesadresser och minnesdata för stiftminnet ll2.

Stiftminnesadresserna alstras vid två olika tidpunkter.

För det första måste före en provcykel data överföras och lagras i stiftminnet ll2, vilket kommer att alstra den digitala provsignal som matas via de valda D-strömställar- na för vart och ett av de valda provstiften till den pro- ä *PÛÛN äre-same: s 10 15 20 25 30 35 7903873-3 15 vade kretsen. För det andra måste under provcykeln adres- ser alstras till stiftminnet 112 för läsning av minnets innehåll och alstring av den önskade provsignalen.

Stiftminnesadress- och datainsignalerna, vilka pro- grammerar stiftminnena llå före en provcykel, alstras av stiftminnesdataöverföringsstyranordningen 200. Stift- minnesdataöverföringsstyranordningen 200 alstrar som gen- svar på insignaler från centralenheten 100 ett dataord om åtta bitar på minnesdataledningar MDO-MD7. Dessa data- ledningar är indragna till stiftminnet ll2, där tretill- 'ståndsbuffertar 210, som är verksamgjorda av signalen BS för detta kort, släpper fram nämnda data till ingången till minnena 2l4, Samtidigt alstrar stiftminnesdataöver-' föringsstyranordningen 200 en uppsättning dataöverförings- minnesadresser DTMAO-DTMA3, vilka matas in till stiftmin- nesadressmultiplexern 206. Stiftminnesdataöverförings- styranordningen 200 alstrar dessutom två styrsignaler, nämligen en skrivverksamgöring Mwx och en dataöverförings- minnesadress DTMA MUX. Signalen DTMA MUX matas in till stiftminnesadressmultiplexern 206 för att bringa dataöver- föringsminnesadressledningarna att multiplexeras till minnesadressledningarna MACK-MABK, vilka bildar ingångs- .adressledningarna för minnena 214. Styrsignalen MWX matas in till stiftminnets skrivverksamgöringsavkodare 208 för ' verksamgöring av en skrivcykel för minnena 214. Till stift- minnets skrivverksamgöringsavkodare 208 matas också minnes- gruppadresserna MGOX och MGlx in. De tvâ adresserna matas in direkt till avkodaren 208 från centralenheten 100 via portarna l02 för alstring av signaler WEOX-WE3x i stift- minnets skrivverksamgöringsavkodare 208.

Vart och ett av minnena 214 kan alstra digitala prov- signaler för tvâ av de valbara D-strömställarna. För sam- manlagt sexton valbara D-strömställare per kort erfordras således åtta minnen. De don som användes i den föredragna utföringsformen av uppfinningen som stiftminnen är direkt- accessminnen Jm 16 X 4 bitar, exempelvis av typen 74LSl89, tillverkad av National Semiconductor, Inc. Fackmän på om- rådet inser att minnesdon av olika minneskapacitet skulle Poon QUÅLYTY 10 15 w 25 30 0-35 7903873-3 16 kunna användas i stället för de i den föredragna utförings- formen utnyttjade minnena, såsom fyra minnesbrickor om 16 x l bitar. Varje stiftminne kräver därför en datain- signal om fyra bitar och en adressinsignal om fyra bitar för adressering och lagring av data i var och en av de adresserbara minneslokationerna.

Eftersom dataledningarna från stiftminnesdataöver- föringsstyranordningen 200 upggår till sammanlagt 8, programmeras två minnen eller två provsignalgeneratorer samtidigt. Genom busskoppling av en skrivverksamgörings- signal till två konsekutiva stiftminnen behöver därför enbart fyra stiftminnesskrivverksamgöringssignaler alst- ras. Stiftminnesskrivverksamgöringsavkodaren 208 har till funktion att alstra dessa fyra skrivverksamgöringssigna- ler. Minnesgruppadressledningarna MGO och MGl anger vil- ken av de fyra grupperna av minnesbrickor om två stift _som skall verksamgöras, och när signalen MW* är sannd alstrar avkodaren 208 en av de fyra stiftminnesverksam- ,göringssignalerna WEOX-WE3x, angiven av MGO och MGl.

'Som gensvar på en (CYKELSTART)X från provstyranord- ningen 104 alstrar provsignaladressgeneratorn 202 Gray- kodsignaler på minnesadressledningarna GMAO-GMA3, vilka också är indragna till stiftminnesadressmultiplexern 206.

Dessa adressígnaler alstras under en provcykel för adres- sering och utmatning av innehållet i minnena 214 i och för alstring av provsignalen, som de valbara D-strömstäl- larna kommer att mata till den provade kretsen. Gray- U kodminnesadresserna multiplexeras på minnesadressledning- arna MACK-MA3x av stiftminnesadressmultiplexern 206, när systemsignalen DCLR¥ och styrsignalen DTMA MUX från stift- minnesdataöverföringsstyranordningen 200 båda är ogiltiga. dEtt tredje sätt för adressering av stiftminnena är också möjligt, Detta sker när både styrsignalen DTMA MUX och~ siqnalen.DCLRx har logisk nollnivå. För detta tillstånd lämnar centralenheten 100 minnesadresserna direkt från en av portarna l02 till stiftminnesadressmultiplexern 206.- Den adressen uppträder sedan på minnesadressledningarna rmox-Mzxsx. då 10 15 20 25 30 35 7903873 -3 17 När en provcykel börjar och Gray-kodminnesadresser- na alstras av provsignaladressgeneratorn 202, alstrar D- och E-synkgeneratorn 204 som gensvar på dessa adres- ser synkroniseringssignalerna DSYNKx och ESYNKX. Dessa två synkroniseringssignaler användes av provsignaldrivar- na ll8 vid alstringen av de digitala provsignaler som tillföres det provade donet via de valbara D-strömställar- na.

Med hänvisning till fig 4, som visar kretsschemat för stiftsminnesdataöverföringsstyranordningen 200, alst- ras systeminstruktioner CMDZX och CMD3* i provstyranord- *ningen 104 och användes för val av ett av två arbetssätt för styranordningen 200. I det första arbetssättet kan dataöverföringsstyranordningen 200 släppa fram de åtta bitar som presenteras av centralenheten 100 via portarna 102 till minnesdataledningarna MDO-MD7. Styranordningen 200 kan alternativt i det andra arbetssättet ackumulera sexton konsekutiva datavärden om åtta bitar från central- enheten, innan de data placeras på minnesdataledningarna.

För drift i det första arbetssättet giltiggöres system- instruktionen CMDl4x. Denna signal matas in till en NOR- grind 430, vars utsignal inverteras av en grind 432 för alstring av MWK, vilken, såsom tidigare diskuterats,verksam- ggör stiftminnesskrivverksamgöringsavkodaren 208 (se fig 2 och 2B) för inskrivning av de åtta bitarna i minnena 214.

Med giltiggörandet av CMDl4x multiplexeras de data som presenteras av centralenneten 100 för multiplexerns 424 ingångar "A" på minnesdataledningarna och klockstyres in i stiftminnena 214, vilka är verksamgjorda av en av de fyra skrivverksamgöringssignalerna WEOX-WEBX, som alstras på stiftminnesskrivverksamgöringsavkodarens 208 utgång.

För det första arbetssättet härledes utsignalen från stiftminnesadressmultiplexern 206, dvs MAOx-MA3x, ur en av centralenheten l00 angiven adress på dataledningarna från en av utportarna i portarna 102. Signalen DTMA MUX är ej giltiggjord vid detta arbetssätt, vilket däremot signalen DCLRX är. Stiftminnesadressmultiplexern 206 väljer därför dataledningarna från en av portarnas lO2 utportar är ¿ . 1,003 01mm l0 15 20 25 30 35 a '2903873-'3 18 för alstring av minnesadresserna. För varje dataord om åtta bitar som skall klockstyras in i stiftminnena måste Ken signal CMDl4x giltiggöras.

För dataöverföringsstyranordningens 200 andra arbets- Wsätt, vid vilket sexton konsekutiva dataord om åtta bitar kommer att lagras före överföringen till minnena 214, måste två steg utföras. För det första måste varje data- ord om åtta bitar klockstyras in i ett skiftregister om åtta bitar och för det andra måste skiftregistrets 400 innehåll överföras till ett skiftregister 422 om l6 x 8 bitar, vilket skiftregister verkar som buffertminnesan- ordningen. När skiftregistret 422 är fullt, giltiggöres ïsysteminstruktionen CMD2§ för igångsättning av följden för överföring av skiftregistrets 422 innehåll via multi- plexern 424 till minnesdataledningarna. För varje data- _ ord om åtta bitar som tillföres från portarnas 102 utport nrå3 till skiftregistrets 400 ingång giltiggöres signalen PORT 3 STROBX för strobning eller klockstyrning av data- ordet om åtta bitar in i skiftregistret 400. Signalen "Pom 3 Sri-Ros* återställer samtidigt sR-vippan 402 till en logisk nolla. Vippans 402 Q-utsignal inmatas till NOR-grinden 404, vars utsignal växlar till en logisk nolla och avlägsnar en återställningssignal till kaskadkopplade binärräknare 410 och 412. Avlägsnandet av återställnings- signalen till dessa två räknare verksamgör dem för på- börjande av räkning av en intern klocksignal på 2 MHz, vilken signal alstras av provstyranordningen 104. Utsig- nalerna QC och QD från räknaren 410 och utsignalen QA från räknaren 412 avkodas i ELLER-grindar 416 och 418 för åstadkommande av en'verksamgöringssignal, när någon av des- sa tre signaler är sann. Denna verksamgöringssignal matas in som en insignal till OCH-grind 420. Den andra insignalen till OCH-grinden 420 är signalen QB från räknaren 410, vilken signal är signalen av högst frekvens på räknarnas 410 och 412 utgångar Q som användes av styranordningarna 200, Som följd härav alstrar grinden 420 på sin utgång sju skiftyulser till skiftregistret 400, när verksamgö- ringssignalen på ELLER-grindens 418 utgång är en logisk l.

Ps ogïïiäïïïv, 10 15 20 25 30 35 vøozavz-3 . 19 En inverterare 414 inverterar räknarens 410 signal QB för alstring av åtta skiftpulser till skiftregistret 422.

På grund av att skiftregistret 400 presenterar en av de åtta databitarna för ingången till skiftregistret 422 fö- re alstringen av någon skiftpuls kräver registret 400 en- bart sju skiftpulser för inmatning av alla åtta bitarna till registret 422, medan åtta pulser erfordras av regist- ret 422 för inmatning av de data.

När NOR-grindens 404 utgång avlägsnar âterställnings- ”signalen eller nollsignalen till de binära räknarna 410 och 412, börjar de alstra utsignaler, vilka vardera är av halva frekvensen för den föregående utsignalen. Ett val gav tre successiva utsignaler skulle således alstra åtta möjliga tillstånd, ett val av fyra successiva utsignaler skulle alstra sexton möjliga tillstånd, etc. Med använd- ning av denna teknik alstrar räknarens 410 utsignal QB åtta cykler från den tidpunkt då verksamgöringssignalen frân grinden 418 blev sann fram till dess att räknarens_ 412 utsignal QB blir sann. På detta sätt klockstyres det dataord om åtta bitar som klockstyrdes in i skiftregist- ret 400 av signalen PORT 3 sTRoB* serievis in 1 skiftre- gístret 422. När räknarens 412 utsignal QB blir sann vid slutet av den åttonde skiftpulsen till skiftregistret 422, ställes SR-vippen 402 på en logisk l. Detta bringar NOR-grinden 404 att åter en gång giltiggöra en återställ- ningspuls, som nollställer räknarna 410 och 412 till räk- netalet 0. Vid det andra arbetssättet upprepas således den ovan beskrivna följden för sexton konsekutiva data- ord om åtta bitar. 2 När skiftregistret 422 innehåller sexton dataord om åtta bitar, kommer ett giltiggörande av CMDQX att utlösa ,en överföring av skiftregistrets 422 innehåll till minne- na 214 (se fig 2 och za). med giitiggöranaet av cMD9“ återställes SR~vippan 401 till en logisk nolla. Detta bringar NOR-grinden 404 att avlägsna återställningssigna- len till de binära räknarna 410 och 412. Vippans 401 ut- signal Q bringar också multiplexern 424 om åtta bitar att välja den utsignal från skiftregistret 422 som tillföres -ff pOOR QÜÅLXFL 10 15 20 25 30 35 vøozsvz-z 20 _ dess ingångar "B" såsom datakälla för minnesdataledningar- na MDO-M®7f Inverteraren 426 inverterar multiplexerns 2424 väljarledning för alstring av styrsignalen DTMA MUX, som användes av stiftminnesadressmultiplexern 206 (se fig 2) för verksamgöring av dataöverföringsminnesadress- ledningarna DTMAO-DTMA3, alstrade av räknarna 410 och 412, för multiplexering till minnesadressledningarna MACK-MA3X. Signalen DTMA MUX utsättes för en OCH-opera- åtion med räknarens 410 utsignal QB medelst en NAND-grind 428 för alstring av signalen MWX på inverterargrindens 432 utgång. Därmed alstras en skrivverksamgöringsklock- signal för varje minnesadress som är angiven av dataöver- föringsadresserna DTMAO-DTMA3 för att i minnena 214 lag- ra de åtta databitar som multiplexeras på minnesdataled- ningarna MDO-MD7 från skiftregistret 422.

Ovanstående sekvens fortsätter till dess att sexton dataord om åtta bitar från skiftregistret 422 har överförts till stiftminnena. Vid slutförandet av överföringen blir I räknarens 412 signal QC sann och bringar inverterargrinden_ 408 att inställa vippan 401 på en logisk 1. Detta bringar NOR-grinden 404 att åter en gång giltiggöra en nollställ- ningssignal till räknarna 410 och 412. Eftersom räknarens 412 utgång QC utlöser återställningssignalen, kommer räkna- rens 410 utgång QB att_alstra sexton cykler, innan räkning- en stoppas. När QC blir sann och utlöser återställningen. till räknaren 210 och 214, är således överföringsföljden för de sexton dataorden om åtta bitar till minnena 214 slutförd, I fig 2B, vartill nu hänvisas och som är ett block- schema över stiftminnet 112 och stiftdrivarna 118, visas minnets 214 innehåll, som användes för att alstra en av Gray-kodprovsignalerna, som en följd av ettor och nollor lagrade i de sexton minneslokationerna eller -platserna. över-varje bitminnesplats visas stiftminnesadressen med hexadecimalt beteckningssätt, vilken adress kommer att på minnets data- och verksamgöringsutgångsledningar DO och E0 alstra den bit som är inrymd på de under adressen visa- de-minnesplatserna. ÜBQOR .Qfiàhm 7903873 ~ 3 21 Alstringen av en digital provsignal, som tillföres de valbara D-strömställarnas kontakter från data, ingåen- .de i minnets 214 innehåll, är densamma och enbart en 10 15 20 25 30 35 diskussion av en sådan kommer att lämnas. Fortfarande un- der hänvisning till fig 2B matas den följd av ettor och nollor som alstras pâ utgången genom adresseringen av min- net 214 under en provcykel in till DRO-strömställardriva- ren 216. Utsignalen från denna drivare är den digitala provsignal som driver det provade donet via den valbara DRO-strömställaren. Karaktären hos den digitala provsig- nal som alstras ur i minnet 214 lagrade data styres genom följden av adresser, med vilka minnet 214 adresseras. Två utsignaler från minnet 214 erfordras för alstring av en digital provsignal, av vilka utsignaler den ena benämnas databiten och den andra verksamgöringsbiten. Databiten är den utsignal från minnet 214 som är betecknad DO, me- dan verksamgöringsbiten är den utsignal som är betecknad E0. Såsom mer fullständigt diskuteras nedan kan varje min- nesplats från minnesadress l till minnesadress E välja en särskild vågform bland uppsättningen av Gray-kodvågfor- mer för alstring medelst DRO-strömställardrivaren 216.

I fig 3, vartill nu hänvisas samtidigt med fig 2B, åskådliggöres provsignaltidsschemat för olika valbara Gray-kodprovsignaler, vilka vardera innefattar ett start- och förinställningsparti, Det finns sexton adressbara min- nesplatser i minnet 214. Minnets 214 innehåll för adres- serna 0 och F styr den digitala vågformens start- och för- inställningsparti. Den digitala vågformens start- och för- inställningsparti alstras vid början av en provcykel. Då två av minnets 214 minnesplatser användes för start- och förinställningsdata, kan endast fjorton Gray-kodprovsigna- 1 ;er anges medelst de återstående minnesplatserna. Genom ökning eller minskning av minnets 214 minneskapacitet kan detta antal naturligtvis ökas eller minskas. Den särskil- ,jande egenskapen för en Gray-koduppsättning av vågformer är att när samtliga vâgformer betraktas samtidigt kommer för någon given cykel av en klockningsvâgform, som alst- rar de digitala signalerna, enbart en signal att ha en gaffel oGY* G5 l0 15 20 25 30 as ïsozsvsfzv 22 -övergång från en logisk nivå till den andra. Ej fler än en övergång i samtliga vågformer, som utgör Gray-koden, uppträder med andra ord för någon given klockcykel. För val av en av Gray-kodprovsignalerna registreras en "l" i stiftminnet 214 på den adress som motsvarar den önska- de vågformen, och nollor registreras på de andra adres- serna. För vàgform nr 2 registreras således en "l" på minnesplats 2, och för vågform nr 13 registreras en "l" på minnesplats D. 7 ' Utöver de fjordon Gray-kodprovsignalerna, vilka kan alstras ur i minnena 214 lagrade data, är andra digitala _provsignaler möjliga, såsom logiskt hög, logiskt låg, förinställt hög (en enda positiv puls vid början av prov- cykeln), förinställt låg (en enda negativ puls vid bör- jan av provcykeln) samt de många permutationer som är möjliga i de grundläggande Gray-kodsignalerna, vilka alstras genom användningen av start- och förinställnings- data tillsammans med verksamgöringsdata, registrerade id ß minnets 214 verksamgöringsdel. Ett exempel på just en så- dan permutation är åskådliggjort i fig 3 som en signal fz. Det följande ar en diskussion av hur data i minnet 214 alstrar de digitala provsignalerna. _ I fig 3 visas en del av följden av stiftminnesadres- ser som alstras under en provcykel. I fig 3 åskådliggöres också de digitala provsignaler som alstras på DRO-ström- ställardrivarens 216 utgång i överensstämmelse med data på utgângsledningarna DO och EO från stiftminnet 214.

En övergång i den digitala provutsignalen från DRO-ström- ställardrivaren 216 medges varje gång som en l matas ut på DO-ledningen, förutsatt att EO-ledningen tidigare har eller för tillfället matar ut en l. I fig 3 visas de fyra vågformerna fl, flx, förinställd hög fl, förinställd låg ' f X. Bortsett från dessa vâgformers start- och förinställ- 1, ningsparti framgår det att vid varje uppträdande av min- nesadressen 1 en övergång inträffar i fl. Såsom kommer att diskuteras nedan kan signalen DRIV VERKSAM fl modifiera de åskådliggjorda vågformerna för fl, men för de i fig 3 Visade vågformerna fl blev DRIV VERKSAH fl sann under prov- Pooacwßflfiï. 10 15 20 25 30' 35 '790f3873-3 23 cykelns startparti.

För provcykelns start- och förinställningstid är följden av stiftminnesadresser i tur och ordning adress 0, adress F, en "utan betydelse" betecknad adress och än en gång adress F. Den "utan betydelse" betecknade adressen har denna beteckning på grund av att oberoende av vilken adress som alstras av provsignaladressgeneratorn 202 är signalerna DSYNK och ESYNK frånvarande, eftersom ingenting tillâtes inträffa i DRO-strömställardrivaren 216 för att åstadkomma en ändring i den alstrade provsignalen. I fig 3 åskâdliggöres vågformerna fl och dessas avledningar och visas de fyra möjligheterna för start- och förinställ- ningspartiet. Alstringen av dessa fyra vågformer är möj- lig för var och en av de fjorton Gray-kodprovsignalerna.

För de âskådliggjorda vågformerna giltiggjordes signalen DRIV VERKSAM fl på adress 0 i provcykelns start- och för- inställningsparti genom att en "l" registrerats i minnets 214 verksamgöringsdel på adress 0. Ett annat resultat skulle ha erhållits, om verksamgöringsbiten hade lagrats på en annan minnesplats. Detta resultat är åskådliggjort för vågformen f2, i vilken minnets 214 verksamgöringsdel har en "l" registrerad på plats 3 och plats 4. Resultatet_ av de tvâ ettor som är registrerade i minnets 214 verk- samgöringsdel är en verksamgöring av DRO-strömställardri- varen 216 vid det första uppträdandet av en "l" på EO samt en overksamgöring av ettor vid det andra uppträdan- det av “1“ på E0. I Den i fig 3 åskådliggjorda vågformen fz är den signal som alstras ur de data som är visade lagrade i minnet 214 i fig 2B. Vid det första uppträdandet av minnesadressen 3 giltiggöres DRIV VERKSAM fz och vid det första uppträdandet av adress 4 återställes DRIV VERKSAM fz. De streckade våg- former som är visade för signalerna f2 och DRIV VERKSAH fz är de signaler som skulle ha alstrats, om enbart en "l" hade varit lagrad på verksamgöringsbitadressplats 0. Såsom åskådliggjorts i fig 3 uppträder en övergång i signalerna DRIV VERKSAM f vid det första uppträdandet av en stiftmin- nesadress med en "l" lagrad i minnets 214 verksamgöringsdel PooR Qnnufij 10 15 20 25 30 35 ”1903873-3 24 för den adressen snarare än vid varje uppträdande av den adressen. Detta beror på att den_åskådliggjorda klock- ningssignalen (ESYNK) i fig 3, vilken klockstyr övergång- 'arna i verksamgöringsvippan 602 (se fig 6 och diskussionen nedan), har valts att uppträda enbart vid det första upp- trädandet av en stiftminnesadress. En mer detaljerad dis-V kussion av de möjliga variationerna i alstringen av klock- signalen ESYNK lämnas vid diskussionerna av D- och E-synk- ' generatorn 204.

Fortfarande under hänvisning till fig 3 hänvisas i det följande även till fig 5, som är kretsschemat för provsignaladressgeneratorn 202, vilken alstrar följden av - stiftminnesadresser, sâsom.åskådliggjorda i fig 3. Med giltiggörandet av START CYKELK laddas skiftregistret 500 med ett bitmönster som på utgåndarna QA-Qb alstrar 0101.

För fyra konsekutiva cykler av systemklockan MCKLX alst- ras signalerna_STARTx, CLADDAX och FöRINSTx_ Dessa tre vågformer är visade i fig 3. Signalen CLADDAX laddar en binär nedräknare 506 om_fjorton bitar med ett mönster av enbart ettor. Räknaren 506 är bildad genom kaskadkoppling av fyra binära nedräknare om vardera fyra bitar (ej åskåd- iiggjoraa). utsignalen från räknaren_so6 matas in till kas- kadkopplade prioritetskodare 508 och 510 om tre bitar till- sammans med signalerna STARTx och FÖRINšTx. Utsignalerna från kodarna 508 och 510 kombineras logiskt i NOR-grindar 512, 514, 516 och en inverterare 518 för alstring av Gray-kodminnesadressignalerna GMAO-GMA3, vilka matas in till stiftminnet 206 (se fig 2). Nedräknaren 506 räknar nedåt från tillståndet med enbart ettor eller det maximala räknetalet till ett räknetal noll. När räknaren 506 når -räknetalet 0, är en hel cykel av Gray-kodprovsignaler slutförd. Om fler än en cykel av Gray-kodsignalerna önskas, giltiggöres ej signalen DCLRX från provstyranordningen 104 och nedräknaren 506 fortsätter att räkna ned från ett räk- netal 0 till det nästa räknetalet, vilket åter en_gång är ett räknetal med enbart ettor för påbörjande av nästa cykel.

För denna och varje efterföljande cykel i Gray-kodsignaler- na kommer emellertid inga start- eller förinställningsadres- 10 15 20 25 30 35 7903873-3 25 ser 0 eller F att uppträda.

Två klockningssignaler alstras av D- och É-synkgene- ratorn 204 för användning av provsignaldrivarna ll8 för alstring av de digitala provsignalerna på D-strömställar- drivarnas 216 utgång. Dessa två signaler är benämnda DSYNKx och ESYNKX. Fig 3 åskådliggör också dessa tvâ sig- naler. Med undantag för adressen “utan betydelse" i I ' start- och förinställningsdelen av följden av stiftminnes- adresser och på det sista uppträdandet av adressen "F" i provcykeln är signalen DSYNKX densamma som klocksigna- len MCKLx. Å andra sidan har signalen ESYNKx den egenska- pen, att den kan uppträda vid det första uppträdandet av var och en av stiftsminnesadresserna eller kan uppträda vid uppträdandet av vilken som helst eller alla minnes- adresserna. ' 7 Fortfarande med hänvisning till fig 5, som visar kretsschemat för D- och E-synkgeneratorn 204,framtages signalen DSYNKK ur MCKL men verksamgöres enbart under en provcykel av signalen DCLR* via en OCH-grind 528 och en inverterare 530. Under provcykelns start- och förin- ställningstid, när den tredje stiftminnesadressen alst- ras (adressen "utan betydelse“), är alla insignalerna till prioritetskodarna 508 och 510 också samtliga en lo- gisk l. Detta bringar utgången FÖRINST ÖVERKSAM från prio- ritetskodaren 510 att vara en logisk 0. Denna nivå bringar DSYNKX att förbli hög för den stiftminnesadressen “utan betydelse” i start- och förinställningsdelen. På grund av att ändringar i den digitala provutsignalen från D-ström- ställardrivaren 216 klockstyres, när signalen DSYNKX blir falsk i mitten av en stiftminnesadress, inträffar för stiftminnesadressen “utan betydelse" i start- och förin- ställningsdelen ingen övergång i DSYNKX, varav beteck- ningen "utan betydelse".

Fortfarande med hänvisning till fig 5 kan signalen ESYNKX väljas att uppträda enbart vid det första uppträ- dandet av var och en av stiftminnesadresserna eller kan den väljas att uppträda vid varje uppträdande av någon adress eller vid varje adress. Denna flexibilitet uppnås på föl- ._¿i pp ä y . V ._.M_wlwl . r.ípíßt)Éäï:fl3Z:tñfiEE_______ '10 15 20 25 '30 35 i i 79-03873-3 g 26 jande sätt: Ett dataord av fyra bitar matas in till D- och E-synkgeneratorn 204 från centralenheten 100 och vid gil- tiggörandet av CMDl3x strobas det in i en låskrets om sex- 'ton bitar, vilken är bildad av adresserbara låskretsar 532 och 534. Var och en av de sexton låskretsarna motsva- rar en adress i de möjliga sexton stiftminnesadresserna.

Utsignalen från låskretsarna 532 och 534 matas in till multiplexrar 536 resp 538. Till multiplexrarna 536 och 538 matas också Gray-kodstiftminnesadresserna GMAO-GMA3 in.

Den multiplexerade utsignalen från multiplexrarna 536 och 538 bussammankopplas för bildande av en verksamgörings- signal på en ingång till OCH-grinden 540. Lâskretsarna '532 och 534 kan programmeras att innehålla enbart nollor ' eller enbart ettor eller vilken som helst av de kombina- tioner av ettor och nollor som är möjliga. Vid drift kom- mer under provcykeln allt eftersom Gray-kodstiftminnes- adresserna alstras innehållet från den av lâskretsarna 532 och 534 som motsvarar den alstrade adressen att mul- tiplexeras till OCH-grinden 540. Om en etta var lagrad i låskretsen, verksamgöres OCH-grinden_540 för att släppa fram en cykel av MCKL till en ELLER-grind 542, vars ut- signal genom verkan via en inverterare 544 alstrar signalen ESYNKx. Om en nolla var lagrad i låskretsen, overksam- göres OCH-grinden 540 och ingen signal ÉSYNKÉ kommer att alstras. Signalen ESYNKX kan således programmeras för att uppträda vid vilken som helst adress genom lagring av en etta i ifrågavarande låskrets av låskretsarna 532 och 534. _ Det är också möjligt att låta ESYNKX uppträda enbart vid det första uppträdandet av stiftminnesadressen under provcykeln. Detta åstadkommas av en binärräknare 522 om fyra bitar tillsammans med en storlekskomparator 520 om fyra bitar. Vid början av provcykeln återställes räknaren 522 till ett räknetal 0. Det binära räknetalet från räkna- ren 522 jämföres med den binära koden på Gray-kodstift- minnesadressledningarna GMAO-GMA3 av storlekskomparatorn 520. När överensstämmelse i räknetal råder, verksamgöres en OCH-grind 524 av komparatorns 520 utsignal "AšB“ för i ' i Eêømainii 10 15 20 25 30 35 7903873-3 27 att låta en cykel av MCKL tillföras som andra insignal till ELLER-grinden 542 och därmed alstra signalen ESYNKx.

Utsignalen från OCH-grinden 524 inverteras av invertera- ren 526 och åstadkommer en klocksignal till räknaren 522.

Detta stegar fram räknaren 522 till den nästa adressen.

Det första uppträdandet av denna adress vid stiftminnes- adressgeneratorn 202 kommer att verksamgöra alstring av ännu en signal ESYNKX. När väl räknaren 522 har stegats fram sexton gånger och når ett räknetal 0, kommer det aldrig att inträffa ännu en överensstämmelse i storleks- komparatorn 520, eftersom Gray-kodminnesadressen är en adress med enbart nollor enbart under start- och förin- ställningstiden, som inträffar enbart vid provcykelns början, Signalerna DSYNKX och ESYNKX matas in till prov- signaldrivare 118 för att klocka varje DR-strömställar- drivare 216 att alstra den digitala provsignalen på dri- varens utgång (se fig 2B). I fig 6 visas ett kretsschema över en typisk DR~strömställardrivare 216. Eftersom alla *DR-strömställardrivarna 216 av provsignaldrivarna ll8 är _identiska till verkningssätt, kommer enbart en att dis- kuteras, Data- och verksamgöringsledningarna (D0, E0) från minnet 214 för provstiftet l i stiftbädden 122 matas in till en D-strömställardrivare 216 i fig 6 för åstadkom- mande av J- och K-insignalerna för vippor 600 resp 602.

Vippan 600 klockstyres av DSYNK, som är den buffertbehand- lade inversen till DSYNKX (se fíg 2B), medan vippan 602 klockstyres av ESYNK, som också är buffertbehandlad. Ut- signalerna Q och QX från vippan 600 ger inversa digitala si naler, som styr ledningstillståndet för ett komplemen- tärt par av fälteffekttransistor Ql och Q2. Dessa två transistorer kopplar om utsigna en DRO mellan matningsspän- ning och jordpotential för det provade donet i och för åstadkommande av spänningssving för den digitala provsig- nalen. Jordpotentialen för det provade donet är densamma som för provapparaten, 1 Innan utsignalerna Q och_Qx från vippan 600 tillåtes styra transistorerna Ql och Q2, måste verksamgöringsvippan , 10 15 20 '25 30 35 ?9o3a7z+3 28 602 klockstyras till en logisk l av ESYNK. En HAND-grind 7 _604 med öppen kollektor kombinerar vippans 602 utsignal Q med vippans*600 utsignal Q för åstadkommande av styr- signalen från transistorn Ql. En OCH-grind 612 med öppen kollektor kombinerar vippans 602 utsignal Q och vippans 600 utsignal QX för åstadkommande av transistorns Q2 styrsignal.

I Drivarutsignalen DRO har följande tre tillåtna till- stånd. När varken transistorn Ql eller transistorn Q2 är ledande, säges drivaren DRO vara overksamgjord. När dri- varen är overksamgjord, stimulerar den ej det provade donet. Detta overksamgjorda tillstånd uppnås närhelst verksamgöringsvippan 602 är återställd till logisk 0.

OCH-grindens 612 utsignal är låg, varvid den slår från N-kanaltransistorn Q2. Utsignalen från NAND-grinden 604 med öppen kollektor drages upp till drivarens potential V+ av en resistor 608, varvid P-kanaltransistorn Ql slås från. I det overksamgjorda tillståndet kommer drivarens utgång att vara en öppen krets. Det är därför möjligt åatt välja både Dß och F-strömställare för detta prov-' stift. När under provcykeln drivaren är overksamgjord, kan en svarssignal övervakas från samma nod där en digi- tal provsignal inmatades eller kunde ha inmatats. För vis- sa logiska anordningar är detta det sätt, på vilket de "fungerar, Vissa minnesdon kräver exempelvis att en adress matas in på samma ledning som det av den adressen angivna minnesinnehållet matas ut pâ. Pâ grund av drivarens 216 arbetssätt i overksamgjort tillstånd erfordras ej D-ström- ställarna i uppsättningen av valbara strömställare, sam- manhörande med varje provstift i stiftbädden 122. När för det andra transistorn Ql leder, kommer drivarens ut- gång att ha hög nivå. Detta tillstånd uppnås närhelst verk- samgöringsvippen 602 och datavippan 600 båda är inställda.

Utsignalen från NAND-grinden 604 med öppen kollektor är låg, vilket stimulerar P-kanaltransistorn Ql. När transis- torn Q2 för det tredje är ledande, kommer drivarutsignalen att vara låg. Detta inträffar när verksamgöringsvippen 602 är inställd och datavippen 600 är återställd. OCH-grin- mfí r p//j V __ 1?c>f)ïš:ç§ï§ëš;: ______ ________ 10 15 20 25 30 7903873-3 29 dens 612 utsignal är hög, varvid N-kanaltransistorn Q2 stimuleras. Det påpekas att verksamgöringsvippen 602 mås- te vara inställd för att någondera transistorn skall leda samt att transistorerna Ql och Q2 ej kan leda samtidigt.

Transistorerna kan dessutom släppa fram 150 mA, vilket är tillräckligt för att driva en logisk nod "in situ".

I fig 7A, vartill det nu hänvisas och som åskådlig- gör ett blockschema över provstyranordningen l04 och funktionsprovanordningen 106, visas instruktionsavkodaren 710 i provstyranordningen 104 kopplad till en av central- enhetens 100 portar 102. Instruktionsavkodarens 710 funk- tion är att mottaga en digital kod om åtta bitar från centralenheten 100 samt avkoda denna för alstring av en av trettiotvå systeminstruktioner CMDOX-CMD3lx. Instruk- tionsavkodaren 710 alstrar också diverse systeminstruk- tioner, såsom kortadressförbigång BAORX, RÄKNETALX för funktionsprov, HÖGX för funktionsprov och EXT KLOCKVALX I tabell l nedan visas en lista över systeminstruktioner tillsammans med funktionsnamn. Systeminstruktioner cnnffi-cralw* centralenheten 100 till ej visade låskretsar; vilka är användes för klockstyrning av data från anordnade att alstra andra signaler, som användes av provapparaten 101 för utförande av en mängd olika funk- tioner. De av dessa tre systeminstruktioner CMDSX-CMD7X alstrade signalerna är också visade i tabell l. De olika, ovan nämnda systeminstruktionerna alstras speciellt av CMD7x (sättslåskrets 2) i förening med data på de i ta- bell l âskådlí99j0rda dataledningarna. De systeminstruk- tioner som alstras av instruktionsavkodaren 710 användes för att starta och stoppa olika funktioner inom den digi- tala provapparaten 101. 7903873-3 H WABELL 1 INS TRUKT ION STYRANORDNINGS IN STRUKTIONER ' CMDOX Huvudâterställning CMD1x Utlös en exékveríngscykel CMDZX Tungínställning CMD3x Tungåterställníng CMDÅx Tunggruppåterstâllníng (RCLRx) CMDSX Tunglåskretsstyrning ~-- Dataledníngsstyrtungor 0 Koppla svarsledning 1 Koppla tunga pol E 2 Jord E K 3 Stímulí F 4 Jord G 5 ej använd CMD6x Sättlåsknets 1 --- Dataledníng låskrets 1 0 DBT - Tunga 1 DUT + Tunga 2 DUT + SV Matn.re1ä 3 DUT + RV Matn.re1ä 4 ej använd 5 ej.anVäud CMD7x --~- Dataledníng låskrets 2 Sättlåskrets 2 UI-ßUINI-'O Räknetalx/Högx Reg.va1 men” ' Exr KLOCKVAL* ej använd ej använd ej använd 7903373-3 31" 'TABELL 1'(fdrts.) INSTRUKTION STYRANORDNINGSINSTRUKTIÜBÉR' ' ' ' ' ' ' Cbmâx Resultatregisterskíft CMD9x Pro gramdataöverföring cmno* MG- a RA- s, :za-Läsning CkIDIIx Tröskelspänníngslåsning CMDIZX Klockdelníngslåsning emma* EsYNK-insränning CbDlløx Mínnesskrivning CMDISx ESXNK-mínnesåterställníng CMDlfix Ej använd cmmv* Ej använd CMDISx PI CA-upp tagetíns täl lníng CMD19x PíCA-upptagetåterstäl lníng CMDZOx Avbrottsverksamgöríng CMDZIx Avbrottsoverksamgöring CMDZZX X-reläklolckning (STROB) cnmzs” x-relähuvuaåcerscällníng (McLR) CMD24x Ej använd CMDZSx Ej använd cwazs* Ej använd CMD27x Ej använd CMD28x Ej använd CMDZQx Ej använd annan* Ej använd X CMDÉ f. Ej använd 16 15 20 25 30 35 1903873-3 32 För att åstadkomma de olika logikspänningsnivåer som användes av olika provade don alstrar provstyranord- ningen 104 som gensvar på indata från centralenheten 100 en negativ tröskelspänning (-) TRÖSKEL med ett värde, som ligger någonstans mellan logisk låg nivå och logisk hög nivå för den familjen av integrerade kretsar. Denna trös- kelspänning summeras med signaler från det provade donet för alstring av en spänning. vilken tillföres som en in- signal till en komparator. När det provade donets signal är lika med en positiv tröskelspänning, kommer den summe- rade spänningen att vara noll. En mer detaljerad diskus- sion av summeringskretsarna kommer att lämnas nedan i diskussionen av gensvarsledningsgränssnittet 720. Signalen (-) TRÖSKEL alstras när systeminstruktionen CMDl8x klock- styr ett digitalt ord om åtta bitar från centralenheten 100 in i en tröskelspänningslåskrets 700. Utsignalen från låskretsen 700 matas till en digital-analogomvandlare 702, vilken alstrar en negativ spänning, som är bestämd av det binära innehållet i tröskelläskretsen 700.

Systemklockan, vilken alstras av och användes i den 'digitala provapparatens l0l kretsar som huvudklocka, alst- ras av en huvudklockgenerator 706. Systemklocksignalerna iMCKL och MCKL* matas ut av huvudklockgeneratorn 706 genom delning av en oscillatorklocksignal på 8 MHz från en in- tern oscillator 708 i en med N dividerande räknare. Värdet på N anges av innehållet i en lâskrets 704. Systeminstruk- tionen CMDl2§'klockstyr ett dataord (N) om åtta bitar från centralenheten 100 in i lâskretsen 704 för programmering av den med N dividerande räknaren. Oscillatorn 708 lämnar ock- så en oscillatorklocksignal på 2 MHz för stiftminnesdata- överföringsstyranordningens 200 användning (se fig 4).

När en annan-extern klocksignal än den interna klocksigna- len på 8 MHs skall användas, giltiggöres signalen EXT KLOCKVALX för att styra huvudklockgeneratorn 706 att välja insignalen EXT KLOCKA som källa för den med N dividerande räknarens klocksignalq Gränssnittsknetsar mellan provappa- raten 101 och det provade donets signalnivåer av samma kon- fi struktion som diskuteras nedan för gensvarsledningsgräns- . . ø_¿$, q. nav å* få k ess» 4% m4, 10 15 20 25 30 35 79103873-3 33 snittet 720 användes för anpassning av signalen EXT KLOCKA till huvudklockgeneratorn 706. 7 I fig 7A styr startprovcykelgeneratorn 714 i förening med en lyssningsverksamgöringsgenerator 712 startandet och stoppandet av provcykeln, under vilken de digitala prov- signalerna alstras och svarsledningssignalen övervakas av funktionsprovanordningen 106. I beroende av startprov- cykelgeneratorn 714 alstrar lyssningsverksamgöringsgene- ratorn 712 också en lyssningsverksamgöringssignal LYSSNÅx, vilken matas in till funktionsprovanordningen 106 för att låta denna undersöka svarsledningssignalen 128, när lyss- ningsverksamgöringssignalen är sann.

Fig 8 åskådliggör kretsschemat för startprovcykel- generatorn 714 och lyssningsverksamgöringsgeneratorn 712.

Startprovcykelgeneratorn 714 alstrar signalen START CYKELX för att ange en provcykels början. Vid avgivandet av.sys- teminstruktionen CMDIX klockstyres vippan 800 till en lo- gisk 1 av MCKL, varigenom en ingång till en NAND-grind 814 -verksamgöres. På grund av att vippans 800 utgång Q var en logisk 0 före avgivandet av CMDIX är vippans 802 utgång Qx en logisk 1, när CMDlx giltiggöres. Denna.signa1 matas in till en NAND=grind 814 liksom vippans 800 Q-utsignal, så att vid uppträdandet av en logisk 1 på vippans 800 ut- gång Q NAND-grindens 814 utgång giltiggör START CYKELX, En MCKL-cykel senare klockstyres vippan 802 till en logisk 0, vilket bringar NAND-grindens 814 utsignal att växla tillbaka till en logisk l. signalen swzm: cYKEL* giltig- göres således under en klockcykel av MCKL. Efter giltig- görandet av START cYKEL* blir DCLR* sann för angivande av att en provcykel har inträffat. Vippans 801 Q-utsignal är DCLRK, som antar ett logiskt tillstånd 1 under en prov- cykel. En provcykel kommer att fortsätta så länge vippan 802 är i ett logiskt tillstånd 1. De tre signalerna START CYKELx, DCLRK och dennas invers DCLR användes i hela den digitala testapparaten 101 för verksamgöring och overksam- göring av de olika funktioner som utföres.

Såsom visad i fig 8 bestämmer lyssningsverksamgörings- generatorn 712 provcykelnslängd och alstrar en lyssnings- ïg 5 n* (}c}fš (¶É§š3ÃïEïz 7090-3873 - 3 34 verksamgöringssignal LYSSNAX, som verksamgör funktions- ptestanordningen 106 för övervakning och provning av svars- signalen 128 under en provcykel. LYSSNA* kommer att vara verksamgjord från det första uppträdandet av en vald stift- 5 minnesadress, fastän den i själva verket ej behöver vara giltiggjord vid den tidpunkten. Ytterligare villkor måste också uppfyllas innan LYSSNA; kommer att giltiggöras.

För en bättre förståelse av funktionen för lyssningsverk- samgöringsgeneratorn 712 hänvisas till fig 10, som åskåd- 10 liggör tidsschemat för fem möjliga digitala provsignaler, vilka utgör element i mängden digitala provsignaler. Varje övergång i de i fig 10 åskâdliggjorda vågformerna uppträ- der när stiftminnesadressen för den provsignalen inträffar (se fig 32. En övergång i f3 inträffar således när adres- 15 sen "3“ uppträder. Lyssningsverksamgöringsgeneratorn 712 alstrar LYSSNAX under den tid då två i förväg valda prov- signaler har nivån logisk 1 och då en första i förväg vald åstiftminnesadress har uppträtt samt en andra i förväg vald stiftminnesadress ej har uppträtt. LYSSNA* kan med 20 'andra ord uppträda mellan det första uppträdandet av två stiftminnesadresser men kommer ej att giltiggöras förrän _ två andra provsignaler samtidigt är i ett logiskt till- stånd 1. Éig 10 åskådliggör som exempel alstringen av LYSSNAX, vilken är verksamgjord mellan adress l och adress 25 4 med de tillagda villkoren att f2 och f3 är på logisk 1.

Signalen LYSSNA* alstras på följande sätt. Såsom visat i fig 3 har lyssningsverksamgöringsgeneratorn 712 ett min- ne 804 om 16 x 4 bitar, vilket är likartat minnena 214 i stiftminnet 112 (se fig 2B). Till minnet 804 är stiftmin- 30 nesadressignalerna MAO-MA3 inmatade; Såsom tidigare disku- teras alstras dessa adressignaler båda under provcykeln 1 ,och även under igångsättningen av den digitala provappa- raten l0l¶ Till minnet 804 är också skrivverksamgörings- och dataingångsledningar från centralenheten 100 införda. 35 Under igångsättningen av den digitala provapparaten 101 klockstyres data på dataledningarna MD4x-MD7x in i minnet 804 genom giltiggörande av bit 7 i port nr 1 under det att stiftminnena 112 programmeras. Under provcykeln matas w “få-à v41 l0 l5 20 25 30 35 7903873 -3 35 minnets 804 innehåll ut till vippor 806, 808, 810 och 812 under styrning av de Gray-kodstiftminnesadresser som an- vändes av minnena 214 för alstring av de digitala prov- signalerna för provstiften. Vippornas 806, 808 och 810 J- och K-ingångar är kopplade till en av de fyra utsig- nalsbitarna från minnet 804. Vippans 812 J- och K-ingångar är kopplade till utgången från en OCH-grind 816, vars ena insignal utgöres av den sista av de fyra bitarna från minnet 804. Denna bit verksamgöres via OCH-grinden 816 av signalen START FULLSTÄNDIG (se fig 5) från provsignal- adressgeneratorn 202. Signalen START FULLSTÄNDIG blir sann vid slutet av provcvkelns start- och förinställningsdel.

Signalen START FULLSTÄNDIG användes för att hindra adres- serna, vilka uppträder under provcykelns start- och för- inställningsdel, att avsluta provcykeln, om dessa adres- ser skulle användas vid alstringen av signalen LYSSNAX.

Vippornas 806 och 808 Q-utsignaler matas in till en OCH-grind 826 med fyra ingångar, vars utsignal är signalen LYSSNAx. Vippans 806 funktion är att verksamgöra en in- gång till OCH-grinden 826, när det första uppträdandet av en stiftminnesadress sker, och därmed ange att en av de möjliga Gray-kodsignalerna har blivit en logisk l.

Vippan 808 har samma funktion som vippan 806. Q-utsignalen från SR-vippor 820 och 822 matas in som de två återståen- de insignalerna till OCH-grinden 826. Vippan 820 ställes, när vippan 810 klockstyres till en logisk l och vippan 822 är återställd (vippan 822 inställdes vid början av provcykeln av DCLRx) av Q-utsignalen från vippan 812 via NAND-grinden 824, som verksamgjordes av vippans 820 Q-ut- signal efter inställningen av vippan 820. Vid drift pro- grammeras minnet 804 med logiska ettor på de lämpliga min- nesplatserna, så att en logisk l kommer att matas ut till vipporna 806, 808, 810 och 812 vid uppträdandet av den stiftminnesadress under en provcykel som är vald att star- ta och stoppa alstringen av signalen LYSSNA* vid logiskt hög nivå hos vilka som helst två Gray-kodsignaler. När vipporna 806, 808 och 810 har inställts, kommer signalen LyssNA* att giitiggöras. riär vippan 812 är inställd, kom- 10 l5 20 25 30 35 7903373 -3 36 mer LYSSNA¥ att bli falsk och avsluta verksamgöringssig- nalen till funktionsprovanordningen 106 samt kommer prov- cykeln-att avslutas. Q-utsignalen från vippan 822, vilken återställes när vippan 812 ställes, utgör signalen STOPP 7 CYKEL, vilken matas in till startprovcykelgeneratorn 714 för provcykelns avslutande. 7 I ï fig 7A visas funktionsprovanordningen 106 beståen- de av ett gensvarsledningsgränssnitt 720, som reagerar för gensvarssignalen på en ingång l28 samt spänningen (-) TRÖSKEL för alstring av gensvarssignalen RDATA. Till gensvarsledningsgränssnittets 720 utgångssida är också _en analog-digitalomvandlare 722 kopplad för omvandling av den analoga gensvarssignalen på ledningen 128 till en digital signal om åtta bitar. Utsignalen från analog-di- gitalomvandlaren 722 matas in till centralenheten l00 via en av ingångsportarna i portarna 102, när den analoga spänningen på gensvarsledningen är önskad. Utöver analog- digitalomvandlarprovet utför funktionsprovanordningen l06 tre andra prov. För det första övervakar CRC-funktions- provanordningen 724 ett bitflöde av ettor och nollor i RDATA för alstring av en kompakt digital kod, som repre- senterar bitflödets längd och karaktär. För det andra och tredje räknar funktionsprovanordningen 726 för RÄKNETAL och HÖG det antal övergångar som inträffade i RDATA under provcykeln för ett RÄKNETAL-prov, medan provet HÖG räknar antalet systemklockor MCKL som har uppträtt under de lo- giskt höga perioderna av gensvarssignalen RDATA.

I fig 9, som visar kretsschemat för funktionsprov- anordningen 106 är gensvarsledningen 128 visad indragen till en buffertförstärkare 902 via en serieresistor 900.

Inspänningen till buffertförstärkaren 902 är diodbegrän- sad mellan +15 V och analog jord av dioder Dl och D2.

Buffertförstärkarens 902 utsignal matas in till en resis- tor 905 och till analog-digitalomvandlaren 722. Buffert- förstärkarens 902 utsignal adderas till (-) TRÖSKEL-spän- "ningen, vilken alstras av digital-analogomvandlaren 702 (se fig 7A), för bildande av inspänningen till en kompara- tor 906. Resistorer 904 och 905, vilka båda är kopplade Pans 95,; LI? t 79103873 -3 37 till komparatorns 906 ingång, utgör summeringsnätet, vil- ket adderar spänningen (-) ÉRÖSKEL till utspänningen från buffertförstärkaren 902. Dioder D3 och D4 är antiparallell- kopplade från komparatorns 906 ingång till analog jord. 5 Med denna konfiguration begränsar dioden D4 positiva spän- ningar under det att dioden D3 begränsar negativa spän- ningar. Pâ detta sätt är inspänningen till komparatorn 906 begränsad till spänningar på plus eller minus ett diodspänningsfall kring mittpunkten för det förväntade 10 gensvarssignalsvinget på gensvarsledningen 128. Kompa- ratorns 906 utsignal är signalen RDATA, som matas in till funktionsprovanordningarna 724 (CRC) samt 726 (RÄKNETAL och HÖG). _ Såsom visat i fig 9 använder CRC-funktionsprovanord- 15 ningen 724 en CRC-generator/kontrollanordning, såsom modell 9401, tillverkad av Fairchild Semiconductor och beskriven i deras katalog 1976 med titeln “Micro-logic“, till vilken katalog här hänvisas. Denna anordning alstrar en cyklisk redundanskontrollkod på signalen RDATA. När 20 systemklockan MCKL ej är inhiberad av signalen LYSSNAX, klockstyr den CRC-generatorn 724 via en NAND-grind 908 och en NOR-grind 910. Vid provcykelns slutförande klock- styres CRC~generatorns 724 innehåll till centralenheten 100 samtidigt med giltiggörandet av instruktionen CMD8x. 25 Varje giltiggörande av CMDBX klockstyr en bit av den cyk- liska redundanskontrollkoden in i_centralenheten 100.

Såsom diskuterats ovan räknar funktionsprovanordningen 726 antingen antalet övergångar i RDATA under provcykeln eller räknar den antalet systemklockor under provcykeln, 30 när RDATA var sann. När funktionsprovet RÄKNETAL är sant, räknar kaskadkopplade BCD-räknare 934, 936, 938 och 940 antalet positiva övergångar i gensvarssignalen RDATA, vil- ka övergångar inträffade under provcykeln. Signalen RÄKNE- TALx utsättes för en OCH-operation tillsammans med signalen 35 RDATA medelst en OCHfgrind 930 för alstring av klocksigna- len för BCD-räknarna. När inhiberingssignalen LYSSNA* blir falsk, tillåtes BCD-räknarna att räkna. Pâ likartat sätt alstrar en NANDfgrind 932 för funktionsprovet HÖG en 10 15' 20 25 30 35 _ -A - >:V_- vsozsvz-sf 38 klocksignal till BCD-räknarna-ur systemklockan MCKL, när signalen RDATA.är sann.

Vid slutförandet av båda funktionsproven RÄKNETAL och HÖG multiplexeras BCD-räknarnas innehåll på en enda ledning och matas in till centralenheten 100. Denna multiplexering åstadkommes av en binärräknare 914 samt 1-av-4-avkodare 916 och 918. Utsignalerna från var och en av BCD-räknarna verksamgöres selektivt av en väljar- ledning för vardera räknaren. De gemensamma utgångarna från var och en av räknarna kan_sammankopplas med varand- ra, så att enbart utsignalen från den valda BCD-räknaren kommer att presenteras för den så åstadkomna bussen. Sys- teminstruktionen CMDSX räknas av räknaren 914, vilken ma- tar ut en digital kod om fyra bitar, i vilken kod de två lägre ordningens bitar matas till avkodaren.9l6 för alst- ring av fyra verksamgöringssignaler. De två högre ord- ningens bitar matas in till avkodaren 918 för alstring av fyra väljarsignaler. Verksamgöringssignalerna matas in till multiplexer-NAND-grindar 920, 922, 924 och 926.

Bussutsignalen från var och en av BCD-räknarna matas som andra insignal till var och en av dessa multiplexer-NAND- grindar. Utsignalerna från multiplege:-ÉAND-grindarna 920, 922, 924 och 926 kopplas samman för bildande av den enda utsignalen RESULTAT, RÄKNETAL och HÖG, vilken signal matas in till centralenheten 100 via en ingångsport i por- tarna 102. Dessa multiplexeringskretsar arbetar på sådant sätt, att varje giltiggöring CMD8x bringar varje efter- följande utsignal från de fyra kaskadkopplade BCD-räknar- na 934, 936, 938 och 940 att sekventiellt multiplexeras på signalledningen för RESULTAT, RÄKNETAL och HÖG. nNär resultaten från funktionsprovanordningen l06_ har matats in till centralenheten 100, kommer rutiner att utföras för jämförelse av det uppmätta resultatet med ett * resultat, som skulle förväntas från ett korrekt fungerande, provat_don. På grundval av denna jämförelse fattas ett be- _slut beträffande hur det provade donet fungerar.

Vid beskrivning av uppfinningen har hänvisning gjorts _till en föredragen utföringsform. De på området erfarna s P90 '7903873-3 39 kan emellertid efter genomgång av ovanstående beskriv- ning inse tillägg, strykningar, ersättningar eller andra modifieringar, vilka ligger inom uppfinningens ram.

Claims (18)

10 15 20 25 30 7903873-3 40 PATENTKRAV

1. Apparat för användning med en centralenhet (100) för att pà plats i en krets prova de elektriska egenska- perna hos komponenter, som är sammankopplade i elektriska noder i den provade kretsen och som reagerar för provsig- naler med ett första, ett andra och ett frånkopplatt logiskt tillstånd, varvid apparaten har en svarssignalled- ning (128) för övervakning av en svarssignal från den provade kretsen, k ä n n e t_e c k n a d av elektriska provstift, vilka är förbara till kontakt med de elektris- ka noderna i kretsen, valbara strömställare (D), som sammanhör med var sitt provstift, för selektiv koppling av tillhörande provstift till svarssignalledningen, ett flertal programmerbara, digitala provsignalgenerato- rer (110, 112, 118), som var och en innefattar adresser- bara lagringsplatser för lagring av digitala_signaler, vilka representerar en provsignal, som skall tillföras den provade kretsen, varvid var och en av provsignalerna innefattar en oberoende, selektivt variabel, oavbruten A följd av de första, andra och frånkopplade logiska till- stånden samt varje provsignal tillföras valda noder i den provade kretsen utan styrning av centralenheten, strömställarväljarorgan (116) för att i beroende av I: centralenheten välja en Valbar strömställare (D) för koppling av en nod i kretsen till svarssignalledningen, samt en provstyranordning (104) för att i beroende av centralenheten alstra en provcykel, i vilken valda gene- ratorer bland de digitala provštignalgeneratorerna (110, 112, 118) tillför provsignalen till kretsen för att bringa den provade kretsen att alstra en svarssignal på svarssignalledningen. 1

2. Apparat enligt patentkravet 1, n a d av en funktionsprovanordning (106), som är kopp- lad till svarssignalledningen (128) och är anordnad att i beroende av centralenheten (100) mottaga en svars- k ä n n e t e c k- "fïiêooa o ALITY__“_' 10 15 20 25 30 35 vaosavz-3 41 signal för bestämning av elektriska egenskaper hos kret- sen.

3. Apparat enligt patentkravet 1 eller 2, k ä n- n e t e c k n a d därav, att de elektriska provstiften innefattar en bädd av stifthållare (122l.

4. Apparat enligt något av patentkraven 1-3, k ä n- n e t e c k n a d .därav, att de valbara strömställar- na (D) är tungströmställare.

5. Apparat enligt något av patentkraven 1-4, k ä n- n e t e c k n a d därav, att provsignalerna inbegriper en uppsättning Gray-kodprovsignaler. '

6. Apparat enligt patentkravet 5, k ä n n e t e c k - n a d innefattar fjorton digitala provsignaler. därav, att uppsättningen Gray-kodprovsignaler

7. Apparat enligt patentkravet 6, k äyn n e t e~c k- n a d därav, att var och en an av de digitala provsignal- generatorerna (110, 112, 118) innefattar en minnesadress- generator (203) för alstring av en minnesadressföljd under provcykeln, ett första minne (214-DO, Dl,..;.), vilket är anordnat att i beroende av adressgeneratorn mata ut en logisk signal för val av en digital provsig- nal samt har en specificerad lagringsplats för varje digital provsignal, varvid den logiska signalen verksam- gör en övergång i den valda provsignalen, ett andra minne (214-E0, E1,....), vilket är anordnat att i beroen- de av adressgeneratorn mata ut en logisk signal för 1 verksamgöring och overksamgöring av alstringen av den valda provsignalen, en synkroniseringssignalgenerator (204), vilken är anordnad att i bereonde av minnesadress- generatorn alstra synkroniseringssignaler, samt en dri- vare (216) för att som gensvar på utsignalen från de 7 första och andra minnena samt synkroniseringssignalerna alstra den valda digitiala provsignalen och mata denna 1 till en elektrisk nod i kretsen.

8. Apparat enligt patentkravet 7, n a d därav, att minnesadressföljden innefattar de k ä n n e t e c k- ordnade, sekventiella adresserna för var och en av de - POOFR QUALITY 10 15 20 25 30 35 '.?í9-03873-3 ° i 42 adresserbara lagringsplatserna i de första och andra minnena (214), varvid varje adress i följden verksamgör gen övergång i den genom den adressen specificerade,i digitala provsignalen.

9. Apparat enligt patentkravet 8y k ä n n e t e c k- n a d därav, att det första minnet vidare innefattar en minnesplats för lagring av en igångsättnings- eller starthit samt en annan minnesplats för lagring av.en förinställningsbit, vilka bitar specificera: en av ett flertal möjliga begynnelseföljder för var och en av de digitala provsignalerna. '

l0. Anordning enligt något av patentkraven 7-9, k ä n n e t e c k n a d därav, att synkroniseringssig- nalgeneratorn (204) innefattar organ för alstring av' en första synkroniseringssignal med en övergång för varje adressgeneratoradress samt organ för alstring av en andra synkroniseringssignal med en övergång vida det första uppträdandet av varje adress i minnesadress- följden eller vid varje nppträdande av någon eller alla adresserna i minnesadressföljden. 7

ll. Apparat enligt något av patentkraven 7-10, k ä n n e t e c k n a d därav, att den digitala prov- signalgeneratorn vidare innefattar organ (200, 208) för att i beroende av centralenheten adressera de första och andra minnena och lagra digitalprovsignalalstrande_ data i dem före alstringen av provcykeln.

12. Apparat enligt patentkravet 2, t e c k n a d därav, att provstyranordningen innefattar en intern oscillator (708), en_tröskelspänningsgenera- tor (700, 702), vilken är anordnad att i beroende av centralenheten alstra en negativ förskjutningsspänning för förskjutning av de spänningar som âstadkommes av iexternt alstrade, provapparaten tillförda signaler, k ä nan e - som innefattar en extern signal, en systemklockgenerator (706), vilken är anordnad att i beroende av den externa klocksignalen, centralenheten, oscillatorn och tröskel- spänningsgeneratorn alstra en systemklocka, vilken här-» ÉOOR Qüš 10 15 20 25 30 35 7903873 - 3 43 ledes ur den interna oscillatorn eller ur den externa klockan, en instruktionsavkodare (7l0) , vilken är anord- nad att i beroende av centralenheten alstra systemin- struktioner för styrning av provanordningens funktioner, en lyssningsverksamgöringsgenerator (712), vilken är anordnad att i beroende av centralenheten och de digita- la provsignalgeneratorerna styra provcykelns längd och alstra en lyssningsverksamgöringssignal för att möjliggöra för funktionsprovanordningen (106) att utföra funktionsprov på en svarssignal under alstringen av lyssningsverksamgöringssingalen, samt en provcykelstart- generator (719), vilken är anordnad att i beroende av systemklockan, lyssningsverksamgöringsgeneratorn och instruktionsavkodaren starta och stoppa provcykeln.

13. Apparat enligt patentkravet 12, k ä n n e- t e c k n a d därav, att systemklockgeneratorn inne- fattar en med N dividerande räknare (704). _

14. Apparat enligt patentkravet 12 eller 13, k ä n- en e t e c k n a d därav, att tröskelspänningsgeneratorn är en digitalanalogomvandlare (702).

15. Apparat enligt patentkravet 2, k ä n n e- t e c k n a d därav, att funktionsprovanordningen in- nefattar en analog-digitalomvandlare (722), en räknare (726) för räkning av det antal cykler i en klocksignal, som uppträdde då svarssignalen är i ett logiskt högt tillstånd, eller det antal pulser i svarssignalen som uppträder i provcykeln, samt en generator (724) för- cyklisk redundanskontroll för alstring av en digital kod ur en svarssignals seriebitflöde, vilken kod repre- senterar signalens signatur._

16. Apparat enligt något av patentkraven l-15, k ä n n e t e c k n a d av flera uppsättningar av valba- ra strömställare (D, E, F, G) för koppling av vart och ett av provstiften till åtminstone en av ett flertal signalledningar, som inbegriper nämnda svarssignalled- ning (128), varvid strömställarväljarorganen (116) är anordnade att välja minst en av de valbara strömställarna pga QÜÄIÄTY v10 15 20 25 30 '35 -avsozavs-3 44 för sådan koppling av valda provstift till tillhörande signalledningar, att en av provsignalgeneratorerna kopp- las till en av noderna i kretsen och en nod i kretsen kopplas till svarssignalledningen. I

17. Apparat enligt patentkravet 16, k ä n n e- t e c k n a d därav, att var och en av uppsättningarna Wav valbara strömställare innefattar fyra valbara ström- ställare (D, E, F, G). 7

18. Apparat enligt patentkravet 16 eller 17, kjä n n e t e c k n a d därav, att funktionsprovanord-~ ningen innefattar en funktionsprovanordning för cyklisk redundanskontroll för alstring av en digital kod, vilken representerar längden och karaktären av det digitala seriedataflödet i svarssignalen och vilken kod represen- ' terar svarssignalens signatur. .

19. Apparat för användning med en centralenhet (100) för att på plats i en krets prova digitala kompo- nenter, som är sammankopplade i elektriska noder i en provad krets och reagerar för digitala provsignaler med ett första, ett andra och ett frånkopplat logiskt tillstånd, programmerbara, digitala provsignalorgan (110, ll2, k ä n n e tfe c k n a d 'av ett flertal 118), som vartdera innefattar adresserbara lagringsplat- ser för lagring av digitala signaler, vilka represente- rar en provsignal, som skall tillföras den provade kret- sen, varvid var och en av provsignalerna innefattar en oberoende, selektivt variabel, oavbruten följd av de första, andra och frånkopplade tillstânden samt varje provsignal tillföres valda noder i den provade kretsen , - utan styrning av centralenheten, ett flertal provstift för mottagning av provsignalerna och tillförsel av dessa till noder i den provade kretsen, varvid till varje provstift hör ett särskilt av provsignalorganen, så I , att provstiften och de tillhörande provsignalorganen åstadkommer fullständig täckning av noderna för provning av kretsen, samt organ (106) för mottagning av en svars- signal från den provade kretsen som gensvar på provsigna- 7 lerna. Qppig Wi* 10 15 20 25 30 35 7993873 - 3 ' 45

20. Apparat enligt patentkravet 19, k ä n n e- t e c k n a d därav, att nämnda flertal provstift inne- fattar en stiftbäddsprovhàllare (122).

21. Apparat enligt patentkravet 19 eller 20, : k ä n n e t e c k n a d därav, att de digitalanpnovsige nalorganen innefattar ett direktaccessminne (214) med adresserbara lagringsplatser för lagring av den digitala signal som representerar en provsignal, som skall tillfö- ras den provade kretsen.

22. Apparat enligt patentkravet 19, k ä n n e- t e c k n a d därav, att organen för mottagning av svarssignalen innefattar organ (724) för alstring av en signaturkod av svarssignalens logiska tillstànd.

23. Apparat för användning med en centralenhet (100) för att på plats i en krets prova de elektriska egenskaperna hos komponenter, som är sammankopplade i elektriska noder i den provade kretsen och som reagerar för provsignaler med ett första, ett andra och ett frân- kopplat logiskt tillstånd, k ä n n e t e c k n a d_ av ett flertal programmerbara, digitala provsignalgene- ratorer (110, 112, 118), som var och en innefattar adresserbara lagringsplatser för lagring av digitala signaler, som utmärker en provsignal, som skall tillföras den provade kretsen, varvid varje adresserbar lagrings- plats vid adressering avger en digital flerbitskod med en första del, som utmärker det första eller det andra logiska tillståndet för provsignalen, och en andra del, som utmärker det frånkopplade logiska tillståndet, och varvid varje provsignal tillföres valda noder i den provade kretsen oberoende av qentralenhetsstyrning, samt en provstyranordning (104) för att i beroende av centralenheten styra valda digitala provsignalgenerato- rer att under provning av en komponent mata provsigna- ler till kretsen för att därmed bringa den provade kret- sen att alstra en svarssignal.

24. Apparat enligt patentkravet 23, k ä n n e - t e c k n a d därav, att den andra delen av den digitala' u vooëå. QUALXTY 10 15 20 25 30 35 H vsozsvz-3 ' 46 _koden styr avgivandet av det utmärkta första eller andra logiska tillståndet till den provade kretsen samt att apparaten vidare innefattar en vippa (600) för att som gensvar på den första delen av den digitala koden alstra det utmärkta första eller andra logiska tillståndet för provsignalen, varvid den första delen av den digitala ”koden har förmåga att utmärka att det logiska tillståndet för provsignalen skall förbli detsamma eller att det logiska tillståndet för provsignalen skall stega till det motsatta tillståndet.

25. Apparat enligt patentkravet 24, k ä n n e - t.e c k n a d därav, att den första vippan är en JK- vippa (600). 26f_Apparat enligt patentkravet 24, k ä n n e - t e c k n a d av ett register för cyklisk redundans- kontroll, vilket register är kopplat till svarssignalen för kompression av faktiska gensvarsdata från den pro- vade kretsen. '

27. Apparat enligt patentkravet 23 eller 24, k ä n n e t e c k n a d av elektriska provstift, som_ är anslutbara till noder i kretsen och innefattar en bäaa av stifthånare (122). ~_ '

28. Apparat för användning med en centralenhet (100) för att på plats i en krets prova digitala kompo- unenter, som är sammankopplade i elektriska noder i den provade kretsen och som reagerar för digitala provsigna- ler med ett första, ett andra och ett frånkopplat logiskt tillstånd, programerbara, digitala provsignalorgan (110, 112, k ä n n e t e c k n a d av ett flertal ll8), som vartdera innefattar adresserbara lagrings- platser för lagring av digitala signaler, som represen- terar en provsignal, som skall tillföras den provade kretsen, varvid var och en av provsignalerna innefattar en oberoende, selektivt variabel, oavbruten sekvens av det första, det andra och det frànkopplade tillståndet, varvid varje provsignal tillföres valda noder i den provade kretsen oberoende av centralenhetsstyrning och' 10 15 20 25 7903873-3 ' 47 varvid varje adresserbar lagringsplats vid adressering avger en digital flerbitskod med en första del, som utmärker det första eller det andra logiska tillståndet för provsignalen, och en andra del, som utmärker det frånkopplade logiska tillståndet och som styr avgivandet av provsignalens utmärkta första eller andra logiska tillstånd till den provade kretsen, av ett flertal prov- stift för mottagning och tillförsel av provsignalerna till noderna i den provade kretsen för fullständig nod- styrning av den provade kretsen, samt av organ för mottag- ning av en svarssignal från den provade kretsen som gensvar på provsignalerna.

29. Apparat enligt patentkravet 28, k ä n n e - t e c k n a d därav, att organen för mottagning av - en svarssignal innefattar en generator för cyklisk redun- danskontroll för kompression av de digitala svarsdata- bitarna från den provade kretsen.

30. Apparat enligt patentkravet 28, k ä n n e - _t e c k n a d därav, att de digitala provsignalorganen (110, 112, 118) innefattar ett direktaccessminne (214) med de adresserbara lagringsplatserna för lagring av den digitala koden samt en vippa (600) för att som gensvar pà den första delen av den digitala koden alstra det utmärkta första eller andra logiska tillståndet för 'provsignalen, varvid den första delen av den digitala koden har förmåga att styra vippan att behålla samma logiska tillstånd som förut eller stega den digitala provsignalen till det motsatta logiska tillståndet. Am n=t5:fi|p:f._____._