RU97U1 - Контроллер локальной сети - Google Patents

Abstract

Контроллер локальной сети, содержащий процессор, оперативное запоминающее устройство, постоянное запоминающее устройство, приемопередатчик, соединенные соответствующим образом с магистралью, которая через блок сопряжения М/ОШ соединена с общей шиной, отличающийся тем, что, с целью повышения надежности, в него введены дешифратор контрольных сумм, блок индикации, причем выходы дешифратора контрольных сумм соединены соответственно с блоком сопряжения М/ОШ, процессором, оперативным запоминающим устройством, приемопередатчиком, блоком индикации.

Description

Контроллер локальной сети

Полезная модель относится к контроллерам локальных вычт.слительных сетей (ЛВС).

Известен интер$)ейс интеллектуальной сети (патент Е1ГВ 04IC3I4 кл. 6-OfiF 13/12, 91 г.) содержащий главный процессор, связной канал, протокольную машину, контроллер, общую память.

Недостатком данного устройства является низкая надежность, что выражается в невозможности работы устройства без отказов в непрерывном режиме (24 часа в сутки).

Наиболее близким по выполняек/ым функциям и способу реализацией является контроллер ЛВС (Локальные вычислительные сети Е.В.Бойченко, В.Кальфа, В.В.Овчинников, Москва, и связь, 1985г. стр.146, рис. 9.6 - прототип), содержащий процессорный элемент, оперативное запоминающее устройство, постоянное запомадающее устройство, блок сопряжения с кабелем моноканала, блок сопряжения магистрали с общей пмной, соединенные с магистралью, и общю .

Недостатком данного контроллера является ршзкая надежность.

Рассмотрим это на примере.

В результате достаточно длительной эксплуатации в условиях сильных индустриальных помех (как но цепям питания, так и по эфиру) контроллера локальной сети (IOIC) построенного по схет прототипа, возникают следующие типичные ситуации, пряводящг е к отказу:

непредушшленное некорректное обращение к контроллеру сети как со стороны Общей щины (ПЭВМ), так и со стороны моноканала;

случайное счг тывание процессором контроллера из ПЗУ программ ошибочного кода команды данных;

/ -5ГК заявке 93-034351/24

(

-6

помеховое иитермодулящснное воздействие одш1х ззлов контроллера на другие.

Это всё вызывает переход контроллера сети в не.упр::вляемое состояние и как рез,ультат:

-в л.учшем , потеря к устройствам локальной сети со стороны (ПЭВМ),

-в худшем случае, блокировка работы всех устройств сети (вследствие некорректного обращения с ними контроллера сети),

Целью полезной модели является повышение надежности контроллера локальной сети.

Поставленная цель дост11гается тем, что в контроллер локальной сети, содержацщЕй процессор, СВУ, ПЗУ, приемопередатчик, соединенные соответствующем образом с магистралью, которая через блок сопряжения М/ОШ соединена с общей ШРШОЙ, введены дешифратор контрольных сумм, блок индикации, причем выходы дешифратора контрольных сумм соединены с блоком сопряжения Ь1/ОИ, процессором, ОЗУ, приемопередатчиком, блоком индикащж.

Ташм образом, вводя в устройство дешифратор контрольных сумм, блок индикации и соединяя их соответствуюпмм образом, достигают повышения надежности работы контроллера. Это происходит п о следу ТОЩР1М причинам:

I. В контроллере появилось дополш- тельное независимое устройство анализа правильности выполнения процессором отдельных 1функций (подсчет контрольной суммы ПЗУ программ, чтение подлежащего передаче пакета из буферного ОЗУ, передача пакета в сеть и прием из сети ответа, запись принятого пакета в буферное ОЗУ, выдача прерывания на ПЭВМ). Это деш /1фрат13р контрольных сумм.

к выполнению сле,щ/ющей функщ и осуществляется только в том случае, есж/ оба устройства (дешифратор КС и процессор) независимо от друга прищт решение о допустимости этого перехода. Если по какой-либо пркч11не произошел сбой процессора и очередная функция им выполнена неправильно (например, чтение пакета из буферного ШУ), дешифратор КС не вьщаст разрешения на выполнение сле,дующей фужпди - транслятс/ш пакета, и неверная информация таким образом не попадет в сеть.

2. индикатор блока индикацци сигнализирует о хотя бы одном случае неправильного выполнения процессором соответствующей конкретной функции за все время работы контроллера сети от мошнта его включения. Это позволяет быстро выявлять слабые места контроллера, включая и сам процессор и также быстро их устранять .

3.Каждые сеанс трансляц1М:1 начинается установкой процессора

в исходное состояние путем подачи со стороны ПЭВМ сигнала СБРОС. При этом происжодит ини1Д1 ал11зация всех внутренних и внешних ресурсов процессора и начинается выполнение последовательности сбункций. Таким образом, Qcm. в ходе работы контроллер сети в результате каких-либо внешник или внутренних причин зависнет следуюпдай запуск со стороны ОШ выведет его из этого состояния, и сеанс

связи начнется при нормальных начальных условиях.

.2. На . представлена блок-схема устройства.

Контроллер локальной сети (фиг.) содержит процессор I, оперативное запоминающее устройство (СВУ) 2, постоянное запоь1инающее устройство (ПЗУ) 3, приемопередатчик 4, соеданенные соответствую1Щ/1М образом с магистралью 5, которая через блок сопряжения М/ОШ S соединена с общей шиной 7, дешг фратор контрольных су мм 8, выходы которого соединены с процессором I, ОВУ 2, приемопередатчиком 4,

ЗОЗУЗ /

блоком сопряжения //08 S и блоком ршдржаторов 9.

Контроллер локальной сети работает следуЮЕФШ образом: ПЭВМ:

1.Загружает в буферное СВУ 2 подлежали передаче пакет инфорьеции. Процессор I при этом нах:одится в состоянии сброса, и все его выводы - в третьем состояШШ.

2. Запускает процессор I путем снятия с него сигнала СБРОС.

Процессор I:

1.Прор1зводит инициализацию всех внешних и внутренних ресурсов.

2.Производить подсчет контрольной сумш (КС) ПЗУ 3 программ (этим проверяется надежность работы самого процессора).

3.Выставляет подсчитанную КС для анализа дешифратору КС8

-если подсчитанная КС совпадает с заданной, с дешифратора КС8 на процессор I выставляется разрешение продолжения работы, а на буферное СВУ 2 - разрешение доступа к нер/iy со стороны процессора I,

-в противном случае процессор I глушатся и гасится индикатор Готовность процессора блока индикации 9.

4.Считывает подлежащй передаче пакет из буферного СЗУ 2 в резидентную память.

5.Производит подсчет контрольной суммы пакета.

6.Выставляет подсчитанную КС для анализа дешифратору КС8.

-если подсчитанная КС совпадает с заданной, дешифратор КС8:

а)выставляет разрешение работы на приемопередатчики 4

б)выставляет флаг Готовность пакета на процессор I

Q S303ii l/

)гасит индикатор Готовность пакета,

в)не выставляет на процессор флаг Готовность пакета,

В этом случае трарюляция будет запрещена как физически (запрет на приемопередатчики 4) так и программно (запрет на процессор I).

7.Транслирует пакет в сеть и принимает из сети ответ.

8.Подсчитывает КС принятого пакета и записывает ее в дешифратор КС8

-если подсчитанная КС совпадает с заданной (стандартной для данной сети), дешифратор КС выставляет разрешение на запись в буферное (ВУ 2 принятого пакета и разрешение на пропуск блоком сопряжения М/ОШ 6 прерывания от процессора I,

-в противном случае дешифратором КС8 разрешения не выставляются и гасится индикатор Тотовность сети на блоке индикащи 9.

9.Записывает принятый из сети пакет в буферное СВУ 2 и выдает прерывание на ПЭВМ. Прерывание говорит ПЭВМ о следующем:

-сеанс трансляции по сети прошел нормально,

-в буферном СЗУ находится информация, принятая от устройств сети.

В случае, если прерывание по какой-либо причине не выставлено (по вине контроллера иж самой сети), ПЭВМ, подождав определенное время, перезапускает контроллер, инициируя тем самым повторщю передачу.

СоставительС.Власгок

Claims (1)

1. Контроллер локальной сети, содержащий процессор, оперативное запоминающее устройство, постоянное запоминающее устройство, приемопередатчик, соединенные соответствующим образом с магистралью, которая через блок сопряжения М/ОШ соединена с общей шиной, отличающийся тем, что, с целью повышения надежности, в него введены дешифратор контрольных сумм, блок индикации, причем выходы дешифратора контрольных сумм соединены соответственно с блоком сопряжения М/ОШ, процессором, оперативным запоминающим устройством, приемопередатчиком, блоком индикации.