RU7216U1 - Устройство для умножения нечетких положительных чисел - Google Patents

Abstract

Устройство для умножения нечетких положительных чисел, содержащее генератор тактовых импульсов и сумматор, отличающееся тем, что в него включены три блока регистров, второй сумматор и пять умножителей, при этом информационные входы первого и второго блоков входных регистров являются входами устройства, управляющие входы блоков входных и выходных регистров соединены с выходом генератора тактовых импульсов, первый выход первого блока выходных регистров соединен с первыми входами первого, третьего и четвертого умножителей, второй выход первого блока выходных регистров - с первым входом второго умножителя, третий выход первого блока выходных регистров - с первым входом пятого умножителя, первый выход второго блока входных регистров соединен с вторыми входами первого, второго и пятого умножителей, второй выход второго блока входных регистров соединен с вторым входом третьего умножителя, третий выход второго блока входных регистров - с вторым входом четвертого умножителя, выход первого умножителя подключен к первому информационному входу блока выходных регистров, выходы четвертого и пятого умножителей - к входам второго сумматора, выходы первого и второго сумматоров подключены соответственно к второму и третьему информационным входам блока выходных регистров, выходы которого являются выходами устройства.

Description

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ НЕЧЕТКИХ ПОЛОЖИТЕЛЬНЫХ ЧИСЕЛ

Полезная модель относится к вычислительно технике и может быть использована для реализации операций умножения нечетких положительных чисел, представленных в форме (Ь-Н)-типа.

В изобретении по А.С. 1809435 описано устройство для сравнения нечетких величин, позволяющее определить меру нечеткос:т11 нечеткого множ.ества с испельзованием весового критерия при определении показателя нечеткости.

Устройство по А. С. 1809435 содержит генератор тактовых ni.iпульсов, счетчик, группу вычитателей, группу формирователей модулей, блок определения минимального значения, умножители, CVMматор, регистр сдвига, регистр, блоки определения максимального значения, умножитель на коэффициент, задатчик весового коэффициента, блок вычитания из единицы, делитель частоты, элемент задержки, блок формирователей функции принадлежности, при этом выходы разрядов счетчика соединены с адресными входами блока памяти функции принадлежности и соответствующими входами вычитае1логс вычитателей группы, входы уменьшаемого которых соединены с выходами блока памяти функции принадлежности, а выходы - с соответствующими входами формирователей модулей группы, выходы котооых соединены с соответствующими входами блока определения минимального значения и первого блока определения максимального значения, выходы которых соединены с входами первых групп соответственно, первого и второго умножителей, выходы которых соединены с входами порвой и второй групп сумматора, выходы которого соединены с информационными входами регистра сдвига, тактовый ход которого соединен с выходом генератора тактовых импульсов и входом делителя частоты, выход которого через элемент задержки подключен к тактовому входу регистра, информационные входы которого соединены с выходами регистра сдвига, а выходы - с соответствующими входами второго блока определения максимапьного значения, выходы которого соединены с соответствующими входами умножителя на коэффициент, выходы которого являются выходами устройства, выходы блока памяти весовых коэффициентов соединены с входами второй группы первого умножителя и соответствующими входами блока вычитания из единицы, выходы которого соединены с входами второй группы второго углножителя.

Недостатком данного устройства является невозможность получения значений произведений нечетких положительных чисел, представленных в форме чисел (1-Н)-типа.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности получения значений произведений нечетких положительных чисел, представленных в форме (1-Н)-типа.

Получение значений произведений нечетких положительных чисел необходимо при решении задач моделирования функционирования систем поддержки принятия решений, экспертных систем, эргатических и других систем, связанных с применением элементов исскуственного интеллекта.

Сущность представления нечетких чисел в виде чисел (Ь-Н)-типа приведена в работе 1. Нечеткое число (1-Н)-типа может быть задано с помощью функции принадлежности (Ь-Н)-типа, удовлетворяющей свойствам

а)L(-x) L(x), R(-x) R(x) ;

б)L(0) R(0) 1,

где L, R - невозрастающие функции на множестве неотрицательных действительных чисел.

Примерами (L-R)-функций могут служить L(y) е л р)0 ; L(y) , ,

1 (Ь. 1 при у е. -1. 1 : ь(у) { О-в противно ; случас. Нечеткое унимодальное число А является нечетким числог Н)-типа тогда и только тогда, когда

Х;; (х) L( (а-х)/а) , д, (х) R((x-a)/B) ,

- среднее значение (мода; нечеткого числа, а о(, р - левый и правый коэффициенты нечеткости соответственно.

Таким образом, нечеткое число можно представить в виде тоойки паоаметссг

Если имеются нечеткие числа А(а,а,р) и В(ЬЛ,6), при этом ц,;,, Д:; С Lw,L, ТО опсрация умножения над нечстки1ли положитель ными числами (L-R)-типa имеет вид

(а, с(, В) (Ь,,5) (аЬ, , аб+Ьр).

Таким образом, операция у1/1ножения двух нечетких положительных чисел (L-R)-типa сводится к выполнению пяти операций уьлножения и двух операций сложения с учетом знаков слагаемых.

Поставленная цель достигается тем, что в устройство, содерж.ащее генератор тактовых импульсов и сумматор включены три блока регистров, второй сумматор и пять умножителей при этом информациопмые входы первого и второго блоков входных регистров являют ся входами устройства, управляющие входы блоков входных и ь;х сегистоов соединены с выходом генеоатооа тактовых ИМПУЛЬСОВ. первый выход пеового блока выхоиных оегистиов соединен с гхсдами первого, третьего и четвертого умножителей, второй выход первого блока выходных регистров - с первым входом второго умножителя, третий выход первого блока выходных регистров - с первым

, О. В) .

входом пятого дножитсля, псовый выход втопого блока входных ГСгистров соединен со вторыми входами первого, второго и пятого

умножите пси, второй выход второго олока входных регистров соединен со вторым входом третьего у ;1ножителя, третий выход второго блокз, входных DerHCTDOB - со BTODbnv ВХОДО1, HCTBCDToro умножителя, выход первого умножителя подключен к первому информационному У; иоогителси к входа,. второго сумглатора. выходы первого и вто Dcrc ovMMaTODOB подключены соответственно ко втооому и TDeTboi-iv инфоо1 аиионным входам блока о -л р- . J, являются выходами устройства.

На фиг.1 изображена структурная схема устройства, которая содержит

I- генератор тактовых импульсов; 2,3 - блоки входных регистров;

4, 5, 6, , 8 - умножители; 9,10 - сумматоры;

II- блок выходных регистров;

: :po : :i:o работает следующим образом, перед началом работы сигналом с генератора тактовых импульсов 1 обнуляется содержимое Ч П / 1 / ,-Л ч:. первом

rrr ( тт 7 ir т г г ( I. .m ( т /- m jOV -ч f- . .тл .1гт i г т т г

следующем i o-rv i с,- jci( .чс;п1-;с- с;

nv..ni-.i Т:Ч п тпчт.-тп прц 4 fi ы я.няионнР Г:/ - ня прлр.ьм Р.упп ..НОЖИ е -

п (-г Г-) TJ о т i от т 1-I 1 хл т-1 г тт т 7 f тт тг ( rт f 1 I-f тл т т f т 1 ( } I гл 11 1 .

./1.П о.а Ь НО. НерП01;.1 ОЛиД у r.l}lU.-..T..i-l i l--...-i..-i U.-.iii .iU.i M ;. ij nocT/nacT на втООые входы vi,сожителей 4.5 и 8. значеriVie и на второй вход умножителя ь, а Зг1ачен1е и на втоуовход умножителя 7. Таким образом, на выходах умножителей 4,5,6,7,8 формируются значения произведений at), Ьй, а5, аб и Ьв со

выходы второго и третьего yiviiiO умг,)3,тора. выходы четвертого и пятого Г 1 /1- Т-1ТТТ ТЛ т J f ) АлГТ| 1; Г- 1Т 7 f ПТ т т т Г 1- т I ( II , L;Aw.ai ;j. ;-ю i UWLJ c, o, -jj: -r4Ci ошлимпшл uoi j-iCiuuo ii. J такте работы в блоки входных регистров и 3 запмсываюгсл

ответственно. Значения Ш и э. с выходов умнождлтелей 5 и 6 поступают на входы первого сумматора 9, на выходе которого формируется сумма , значения аб и Ьр с выходов умножителей 7 и 8 поступают на входы второго сумматора 10, на выходе которого формируется сумма ао+Ьв. Значения полученных сумм с выходов сумматоров 9 и 10 поступают на соответствующие входы блока выходных регистров 11. Таким образом, на выходах блока выходных регистров 11 в последнем такте работы устройства формируется значение произведения двух нечетких положительных чисел в виде (аЬ, (., а6+ЬВ).

Предлагаемое устройство отличается от прототипа, так ка.к позволяет решать задачу получения значений суммы нечетких чисел, представленных в форме числа (L-R)-типa.

Устройство может быть выполнено на элементной базе цифровой вычислительной техники.

1. Нечеткие множества в моделях управления и исскуственного интеллекта./Под ред.Поспелова.-М. : Наука, 1986 - 312 с.

АВТОРЫ:// у Гарифуллин Н.Б.

Литература

Дубин М.М. A6patvioB В. Б. Гарькушев А. Ю. Барабанов В. В. Злотников К. А. Проскурин О,И. |ji Тукеев Д. Л.

C/V N Речкалов К. А.

Плющев А. В. У Субботин С.С.

Claims (1)

1. Устройство для умножения нечетких положительных чисел, содержащее генератор тактовых импульсов и сумматор, отличающееся тем, что в него включены три блока регистров, второй сумматор и пять умножителей, при этом информационные входы первого и второго блоков входных регистров являются входами устройства, управляющие входы блоков входных и выходных регистров соединены с выходом генератора тактовых импульсов, первый выход первого блока выходных регистров соединен с первыми входами первого, третьего и четвертого умножителей, второй выход первого блока выходных регистров - с первым входом второго умножителя, третий выход первого блока выходных регистров - с первым входом пятого умножителя, первый выход второго блока входных регистров соединен с вторыми входами первого, второго и пятого умножителей, второй выход второго блока входных регистров соединен с вторым входом третьего умножителя, третий выход второго блока входных регистров - с вторым входом четвертого умножителя, выход первого умножителя подключен к первому информационному входу блока выходных регистров, выходы четвертого и пятого умножителей - к входам второго сумматора, выходы первого и второго сумматоров подключены соответственно к второму и третьему информационным входам блока выходных регистров, выходы которого являются выходами устройства.