RU2789213C1 - Способ мажоритирования сигналов "2 из 3" - Google Patents
Способ мажоритирования сигналов "2 из 3" Download PDFInfo
- Publication number
- RU2789213C1 RU2789213C1 RU2022115663A RU2022115663A RU2789213C1 RU 2789213 C1 RU2789213 C1 RU 2789213C1 RU 2022115663 A RU2022115663 A RU 2022115663A RU 2022115663 A RU2022115663 A RU 2022115663A RU 2789213 C1 RU2789213 C1 RU 2789213C1
- Authority
- RU
- Russia
- Prior art keywords
- majority
- value
- windings
- signaling
- pulse
- Prior art date
Links
Images
Abstract
Изобретение относится к способу мажоритирования сигналов «2 из 3». Технический результат заключается в повышении надежности контроля средств вычислительной техники. В способе мажоритирование сигналов выполняют в троично-симметричной системе счисления, в которой для кодирования сигналов используются коды положительного импульса (значение +1), отрицательного импульса (значение -1) и обрыва (значение 0), для мажоритирования входных сигналов используется импульсный трансформатор, имеющий три одинаковые входные обмотки и одну выходную обмотку, с выхода которой снимается мажоритированный сигнал, при этом все обмотки импульсного трансформатора включены согласно. 1 ил., 1 табл.
Description
Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом повышенных требований к их надежности.
Известен способ мажоритирования в вычислительной системе [1]. Согласно известному способу мажоритирования в вычислительной системе формируют отказоустойчивую вычислительную систему, содержащую группу центральных процессоров, выходная информация с выходов которых мажоритируется одним из способов: 2 из 3, 3 и более из 5, 4 и более из 7 или 5 и более из 9.
Недостатком данного способа является низкая надежность непосредственной схемы мажоритирования.
Наиболее близким к предложенному решению является способ мажоритирования в вычислительной системе [1], в соответствии с которым в вычислительной системе формируют отказоустойчивую вычислительную систему, содержащую группу центральных процессоров, выходная информация с выходов которых мажоритируется одним из способов: 2 из 3, 3 и более из 5, 4 и более из 7 или 5 и более из 9.
Известным способом мажоритирования в вычислительной системе формируют отказоустойчивую вычислительную систему, содержащую группу центральных процессоров, выходная информация с выходов которых мажоритируется одним из способов: 2 из 3, 3 и более из 5, 4 и более из 7 или 5 и более из 9.
Технический результат в предлагаемом способе достигается тем, что мажоритирование сигналов в системе выполняют в троично-симметричной системе счисления, в которой для кодирования сигналов используются коды положительного импульса (значение +1), отрицательного импульса (значение -1) и обрыва (значение 0).
Для мажоритирования входных сигналов используется импульсный трансформатор, имеющий три одинаковые входные обмотки и одну выходную обмотку, с выхода которой снимается мажоритированный сигнал. Все обмотки импульсного трансформатора включены согласно.
На чертеже представлена блок-схема (см. фиг. 1) мажоритирования сигналов. На чертеже представлен импульсный трансформатор в составе:
1) входные одинаковые обмотки (1, 2, 3), включенные согласно;
2) выходная обмотка (4), включенная согласно с входными обмотками;
3) сердечник (5).
Мажоритируемые сигналы Xi (i=1, 2, 3) поступают на входные обмотки (левый - Л, свой - С, правый - П). Результат мажоритирования будет сниматься с выходной обмотки. Результат мажоритирования Маж будет определяться в соответствии с таблицей.
Способ мажоритирования сигналов «2 из 3» включает следующие операции:
Обрабатываемые сигналы в системе представляются в троично-симметричной системе счисления, где для кодирования сигналов используются коды положительного импульса (значение +1), отрицательного импульса (значение -1) и обрыва (значение 0).
Для мажоритирования входных сигналов используется импульсный трансформатор, имеющий три одинаковые входные обмотки и одну выходную обмотку, с выхода которой снимается мажоритированный сигнал, причем все обмотки включены согласно.
Способ мажоритирования в системе позволяет осуществить непрерывный контроль работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом повышенных требований к их надежности.
Таким образом данный способ мажоритирования в системе выполняют в троично-симметричной системе счисления, где для кодирования сигналов используются коды положительного импульса (значение +1), отрицательного импульса (значение -1) и обрыва (значение 0), при этом для мажоритирования входных сигналов используется импульсный трансформатор, имеющий три одинаковые входные обмотки и одну выходную обмотку, с выхода которой снимается мажоритированный сигнал, причем все обмотки включены согласно.
Источник информации
1. RU №2716061, кл. G06F 7/57, H03K 19/23, 2019.
Claims (1)
- Способ мажоритирования сигналов «2 из 3», заключающийся в том, что в системе формируют отказоустойчивую вычислительную систему, содержащую группу центральных процессоров, выходная информация с выходов которых мажоритируется способом 2 из 3, отличающийся тем, что мажоритирование сигналов в системе выполняют в троично-симметричной системе счисления, где для кодирования сигналов используются коды положительного импульса (значение +1), отрицательного импульса (значение -1) и обрыва (значение 0), при этом для мажоритирования входных сигналов используется импульсный трансформатор, имеющий три одинаковые входные обмотки и одну выходную обмотку, с выхода которой снимается мажоритированный сигнал, причем все обмотки включены согласно.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2789213C1 true RU2789213C1 (ru) | 2023-01-31 |
Family
ID=
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU81018U1 (ru) * | 2008-10-06 | 2009-02-27 | Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" | Мажоритарный элемент "три из пяти" |
| RU87589U1 (ru) * | 2009-06-01 | 2009-10-10 | Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" | Мажоритарный элемент "два из трех" |
| RU2711726C1 (ru) * | 2019-03-12 | 2020-01-21 | Негосударственная автономная некоммерческая организация высшего образования "Институт мировых цивилизаций" | Мажоритарный блок элементов "два из трех" |
| RU2716061C1 (ru) * | 2019-05-21 | 2020-03-05 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ | Адаптивный мажоритарный блок элементов "5 и более из 9" |
| RU2764839C1 (ru) * | 2021-04-14 | 2022-01-21 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | Адаптивный мажоритарный блок элементов "3 из 5" |
| RU2785218C1 (ru) * | 2022-01-17 | 2022-12-05 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | Способ адаптивного мажоритирования элементов "n и более из (2n-1)" |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU81018U1 (ru) * | 2008-10-06 | 2009-02-27 | Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" | Мажоритарный элемент "три из пяти" |
| RU87589U1 (ru) * | 2009-06-01 | 2009-10-10 | Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" | Мажоритарный элемент "два из трех" |
| RU2711726C1 (ru) * | 2019-03-12 | 2020-01-21 | Негосударственная автономная некоммерческая организация высшего образования "Институт мировых цивилизаций" | Мажоритарный блок элементов "два из трех" |
| RU2716061C1 (ru) * | 2019-05-21 | 2020-03-05 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ | Адаптивный мажоритарный блок элементов "5 и более из 9" |
| RU2764839C1 (ru) * | 2021-04-14 | 2022-01-21 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | Адаптивный мажоритарный блок элементов "3 из 5" |
| RU2785218C1 (ru) * | 2022-01-17 | 2022-12-05 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | Способ адаптивного мажоритирования элементов "n и более из (2n-1)" |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6450150A (en) | Fault tolerant digital data processor with improved input/output controller | |
| DE69435165D1 (de) | Fehlerbetriebssichere/Fehlertolerante Computerbetriebsmethode | |
| CN112382285A (zh) | 语音控制方法、装置、电子设备和存储介质 | |
| RU2789213C1 (ru) | Способ мажоритирования сигналов "2 из 3" | |
| JPS57155603A (en) | Electronic controller of car | |
| RU2711726C1 (ru) | Мажоритарный блок элементов "два из трех" | |
| JPS61282965A (ja) | 文字列分割方法 | |
| CN101510183B (zh) | 数据搬运处理的方法和装置 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| CN103631683A (zh) | 用于运行冗余的自动化系统的方法 | |
| CN112993968B (zh) | 一种新型多源输出冗余供电系统及其电压监测方法 | |
| JPS5518729A (en) | Parallel triple system constituting method of computer system | |
| JPS60222917A (ja) | イメ−ジデ−タ伝送装置 | |
| JPS5818734A (ja) | キー入力検出回路 | |
| JPS58137001A (ja) | プロセス入出力制御方法 | |
| SU832529A1 (ru) | Система управлени | |
| CN115877754A (zh) | 一种高安全大算力智能飞控架构 | |
| JPS6450135A (en) | Fault processing system | |
| JPS57189760A (en) | Restarting method of tracking system | |
| JPS6126165A (ja) | デイジタル信号入力装置 | |
| SU696624A1 (ru) | Устройство дл контрол качества передачи телеграмм | |
| SU964694A1 (ru) | Устройство дл передачи телеметрической информации | |
| CN115080492A (zh) | 服务器载板、数据通信方法、服务器主板、系统及介质 | |
| CN116743670A (zh) | 一种基于编码预制的同类信息快速自检查方法及系统 | |
| JPH03196735A (ja) | 直列制御装置 |