RU2786512C1 - Input stage of a high-speed operational amplifier with a "bended" cascode class ab - Google Patents
Input stage of a high-speed operational amplifier with a "bended" cascode class ab Download PDFInfo
- Publication number
- RU2786512C1 RU2786512C1 RU2022112434A RU2022112434A RU2786512C1 RU 2786512 C1 RU2786512 C1 RU 2786512C1 RU 2022112434 A RU2022112434 A RU 2022112434A RU 2022112434 A RU2022112434 A RU 2022112434A RU 2786512 C1 RU2786512 C1 RU 2786512C1
- Authority
- RU
- Russia
- Prior art keywords
- transistor
- output
- current
- terminal
- pole
- Prior art date
Links
- 238000002347 injection Methods 0.000 claims abstract description 18
- 239000007924 injection Substances 0.000 claims abstract description 18
- 230000005669 field effect Effects 0.000 claims description 6
- 229920002574 CR-39 Polymers 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 3
- 230000003068 static Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 102220029346 rs34541442 Human genes 0.000 description 1
- 102220012898 rs397516346 Human genes 0.000 description 1
Images
Abstract
Description
Изобретение относится к области радиотехники и может быть использовано в структуре различных аналоговых интерфейсов на базе операционных усилителей (ОУ).The invention relates to the field of radio engineering and can be used in the structure of various analog interfaces based on operational amplifiers (op-amps).
Известны схемы классических входных каскадов современных операционных усилителей [1-38], содержащих так называемый «перегнутый» каскод, который реализуется как на КМОП полевых транзисторах с индуцированным каналом, так и на биполярных транзисторах (BJT). Это одна из наиболее популярных схем в аналоговой микроэлектронике. При этом входные каскады (преобразователи напряжение-ток) рассматриваемых ОУ [1-38] выполняются в рамках десятков различных схемотехнических решений, в том числе каскодных включений.Known schemes of classical input stages of modern operational amplifiers [1-38], containing the so-called "kinked" cascode, which is implemented both on CMOS field-effect transistors with an induced channel, and on bipolar transistors (BJT). This is one of the most popular circuits in analog microelectronics. In this case, the input stages (voltage-current converters) of the considered op-amps [1-38] are performed within the framework of dozens of different circuit solutions, including cascode inclusions.
Все существующие сегодня входные каскады ОУ на основе «перегнутых» каскодов (ПК) [1-38] можно разделить на два больших подкласса:All current op-amp input stages based on "kinked" cascodes (PC) [1-38] can be divided into two large subclasses:
- схемы с двумя токостабилизирующими резисторами, определяющими статический режим выходных транзисторов ПК. Данное схемотехническое решение относится к числу наиболее популярных [1-36] и используется, например, как в зарубежных (OP-90, OP-42, AD8631), так и в российских (140УД30) серийных микросхемах;- circuits with two current-stabilizing resistors that determine the static mode of the output transistors of the PC. This circuit solution is one of the most popular [1-36] and is used, for example, both in foreign (OP-90, OP-42, AD8631) and Russian (140UD30) serial microcircuits;
- схемы с двумя транзисторными источниками опорного тока в ПК, которые часто используются для введения отрицательной обратной связи по синфазному сигналу в ОУ с парафазным выходом. Данные схемотехнические решения реализуются как на биполярных (патенты US 6.529.076, 2003 г.; US 7.714.656, фиг.3, 2010 г.; US 6.018.268, фиг. 1, 2000 г.), так и на КМОП транзисторах (патенты US 6.717.466, фиг. 1, 2004 г.; US 5.424.681, фиг. 1, 1995 г.; US 2008/0129383, фиг. 1, 2008г.). Каждый из вышеназванных подклассов ОУ характеризуется собственными недостатками и преимуществами в сравнении друг с другом.- circuits with two transistor reference current sources in a PC, which are often used to introduce negative common-mode feedback into an op-amp with a two-phase output. These circuit solutions are implemented both on bipolar (US patents 6.529.076, 2003; US 7.714.656, Fig. 3, 2010; US 6.018.268, Fig. 1, 2000) and CMOS transistors (patents US 6.717.466, Fig. 1, 2004; US 5.424.681, Fig. 1, 1995; US 2008/0129383, Fig. 1, 2008). Each of the above subclasses of OS is characterized by its own disadvantages and advantages in comparison with each other.
Заявляемый ОУ относится к первому подклассу рассматриваемых устройств.The claimed OS belongs to the first subclass of the considered devices.
Ближайшим прототипом (фиг. 1) заявляемого устройства является операционный усилитель, представленный в патенте US 4.600.893, 1986 г. Он содержит входной дифференциальный усилитель 1 с первым 2 и вторым 3 входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, вторую 7 шину источника питания, связанную с входным дифференциальным усилителем 1, первый 8 и второй 9 транзисторные трехполюсники, каждый из которых имеет управляющий вывод, инжектирующий вывод и токовый выход, причем токовый выход первого 8 транзисторного трехполюсника связан с первым 10 токовым выходом устройства, согласованным со второй 7 шиной источника питания, а токовый выход второго 9 транзисторного трехполюсника связан со вторым 11 токовым выходом устройства, согласованным со второй 7 шиной источника питания, первый 4 токовый выход входного дифференциального усилителя 1 связан с первым выводом первого 12 токостабилизирующего двухполюсника, второй 5 токовый выход входного дифференциального усилителя 1 связан с первым выводом второго 13 токостабилизирующего двухполюсника, а вторые выводы первого 12 и второго 13 токостабилизирующих двухполюсников подключены к первой 6 шине источника питания.The closest prototype (Fig. 1) of the proposed device is an operational amplifier presented in US patent 4.600.893, 1986. It contains an input
Существенный недостаток ОУ с классическим «перегнутым» каскодом [1-36] состоит в том, что данная схема имеет небольшие значения максимальной скорости нарастания выходного напряжения (SR). Это связано с тем, что здесь «перегнутый» каскод работает в режиме класса «А», и как показано в [37,38], егоA significant disadvantage of an op-amp with a classic "bent" cascode [1-36] is that this circuit has small values of the maximum slew rate (SR). This is due to the fact that here the "kinked" cascode operates in the "A" class mode, and as shown in [37,38], its
где Imax - максимальный выходной ток ПК, перезаряжающий емкость интегрирующего корректирующего конденсатора Ск.where I max is the maximum output current of the PC, recharging the capacitance of the integrating corrective capacitor C to .
Основная задача предполагаемого изобретения состоит в создании входного дифференциального каскада для работы в структуре различных быстродействующих операционных усилителей с промежуточным «перегнутым» каскодом, функционирующим в режиме класса «АВ». Это позволит существенно повысить SR ОУ и драйверов АЦП на их основе.The main objective of the proposed invention is to create an input differential stage for operation in the structure of various high-speed operational amplifiers with an intermediate "kinked" cascode operating in the "AB" class mode. This will significantly increase the SR of the op-amp and ADC drivers based on them.
Поставленная задача решается тем, что во входном каскаде операционного усилителя фиг. 1, содержащем входной дифференциальный усилитель 1 с первым 2 и вторым 3 входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, вторую 7 шину источника питания, связанную с входным дифференциальным усилителем 1, первый 8 и второй 9 транзисторные трехполюсники, каждый из которых имеет управляющий вывод, инжектирующий вывод и токовый выход, причем токовый выход первого 8 транзисторного трехполюсника связан с первым 10 токовым выходом устройства, согласованным со второй 7 шиной источника питания, а токовый выход второго 9 транзисторного трехполюсника связан со вторым 11 токовым выходом устройства, согласованным со второй 7 шиной источника питания, первый 4 токовый выход входного дифференциального усилителя 1 связан с первым выводом первого 12 токостабилизирующего двухполюсника, второй 5 токовый выход входного дифференциального усилителя 1 связан с первым выводом второго 13 токостабилизирующего двухполюсника, а вторые выводы первого 12 и второго 13 токостабилизирующих двухполюсников подключены к первой 6 шине источника питания, предусмотрены новые элементы и связи - в схему введены первый 14 и второй 15 дополнительные транзисторные трехполюсники, управляющий вывод первого 14 дополнительного транзисторного трехполюсника связан с первым выводом второго 13 токостабилизирующего двухполюсника, токовый выход первого 14 дополнительного транзисторного трехполюсника соединен с первым 16 дополнительным токовым выходом устройства, инжектирующий вывод первого 14 дополнительного транзисторного трехполюсника связан с инжектирующим выводом первого 8 транзисторного трехполюсника, управляющий вывод второго 15 дополнительного транзисторного трехполюсника подключен к первому выводу первого 12 токостабилизирующего двухполюсника, токовый выход второго 15 дополнительного транзисторного трехполюсника соединен со вторым 17 дополнительным токовым выходом устройства, инжектирующий вывод второго 15 дополнительного транзисторного трехполюсника связан с инжектирующим выводом второго 9 транзисторного трехполюсника, причем управляющий вывод первого 8 транзисторного трехполюсника соединен с первым 4 токовым выходом входного дифференциального усилителя 1, а управляющий вывод второго 9 транзисторного трехполюсника соединен со вторым 5 токовым выходом входного дифференциального усилителя 1.The problem is solved by the fact that in the input stage of the operational amplifier of Fig. 1, containing an input
На чертеже фиг. 1 представлена схема входного каскада операционного усилителя на основе «перегнутого» каскода - прототипа.In the drawing of FIG. 1 shows a diagram of the input stage of an operational amplifier based on a "bent" cascode - a prototype.
На чертеже фиг. 2 показана схема входного каскада заявляемого быстродействующего операционного усилителя с «перегнутым» каскодом класса АВ по п. 1 и п. 2 формулы изобретения для случая, когда первый 8 и второй 9 транзисторные трехполюсники выполнены на биполярных транзисторах, а первый 14 и второй 15 дополнительные транзисторные трехполюсники - на полевых транзисторах с управляющим p-n переходом.In the drawing of FIG. 2 shows a diagram of the input stage of the inventive high-speed operational amplifier with a "kinked" class AB cascode according to
На чертеже фиг. 3 приведена схема входного каскада заявляемого быстродействующего операционного усилителя с «перегнутым» каскодом класса АВ по п. 3 формулы изобретения для случая, когда первый 8 и второй 9 транзисторные трехполюсники выполнены на биполярных транзисторах, а первый 14 и второй 15 дополнительные транзисторные трехполюсники - на полевых транзисторах с управляющим p-n переходом при реализации первой 21 и второй 22 цепей согласования потенциалов в виде резисторов.In the drawing of FIG. 3 shows a diagram of the input stage of the inventive high-speed operational amplifier with a "kinked" class AB cascode according to
На чертеже фиг. 4 представлена схема входного каскада заявляемого быстродействующего операционного усилителя с «перегнутым» каскодом класса АВ по п. 4 формулы изобретения для случая, когда первый 8 и второй 9 транзисторные трехполюсники, первый 14 и второй 15 дополнительные транзисторные трехполюсники выполнены на КМОП транзисторах, а первая 21 и вторая 22 цепи согласования потенциалов выполнены в виде резисторов.In the drawing of FIG. 4 shows a diagram of the input stage of the inventive high-speed operational amplifier with a "kinked" class AB cascode according to
На чертеже фиг. 5 показана схема входного каскада заявляемого быстродействующего операционного усилителя с «перегнутым» каскодом класса АВ по п. 5 формулы изобретения для случая, когда первый 8 и второй 9 транзисторные трехполюсники, первый 14 и второй 15 дополнительные транзисторные трехполюсники выполнены на КМОП транзисторах, а первая 21 и вторая 22 цепи согласования потенциалов реализованы на первом 23 и втором 24 вспомогательных КМОП транзисторах.In the drawing of FIG. 5 shows a diagram of the input stage of the inventive high-speed operational amplifier with a "kinked" class AB cascode according to
На чертеже фиг. 6 приведена схема входного каскада заявляемого быстродействующего операционного усилителя с «перегнутым» каскодом класса АВ по п. 6 формулы изобретения для случая, когда первый 8 и второй 9 транзисторные трехполюсники, первый 14 и второй 15 дополнительные транзисторные трехполюсники выполнены на КМОП транзисторах со встроенным каналом.In the drawing of FIG. 6 shows a diagram of the input stage of the inventive high-speed operational amplifier with a "bent" class AB cascode according to
На чертеже фиг. 7 представлен статический режим заявляемого входного каскада быстродействующего ОУ фиг. 2 в среде LTSpice на моделях GaAs транзисторов при 27°С, источнике опорного тока I1=200мкА, резисторах R1=R2=20кОм, напряжениях на шинах питания V1=V2=±5В.In the drawing of FIG. 7 shows the static mode of the inventive input stage of the high-speed operational amplifier of FIG. 2 in LTSpice environment on GaAs transistor models at 27°С, reference current source I1=200mkA, resistors R1=R2=20kΩ, voltages on the power buses V1=V2=±5V.
На чертеже фиг. 8 показана зависимость выходных токов входного каскада фиг. 7 от входного напряжения при разных значениях сопротивлений резисторов R1 и R2: R1=R2=10 кОм (а), R1=R2=20 кОм (б).In the drawing of FIG. 8 shows the output currents of the input stage of FIG. 7 from the input voltage at different values of the resistances of the resistors R1 and R2: R1=R2=10 kOhm (a), R1=R2=20 kOhm (b).
Входной каскад быстродействующего операционного усилителя с «перегнутым» каскодом класса АВ фиг. 2 входной дифференциальный усилитель 1 с первым 2 и вторым 3 входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, вторую 7 шину источника питания, связанную с входным дифференциальным усилителем 1, первый 8 и второй 9 транзисторные трехполюсники, каждый из которых имеет управляющий вывод, инжектирующий вывод и токовый выход, причем токовый выход первого 8 транзисторного трехполюсника связан с первым 10 токовым выходом устройства, согласованным со второй 7 шиной источника питания, а токовый выход второго 9 транзисторного трехполюсника связан со вторым 11 токовым выходом устройства, согласованным со второй 7 шиной источника питания, первый 4 токовый выход входного дифференциального усилителя 1 связан с первым выводом первого 12 токостабилизирующего двухполюсника, второй 5 токовый выход входного дифференциального усилителя 1 связан с первым выводом второго 13 токостабилизирующего двухполюсника, а вторые выводы первого 12 и второго 13 токостабилизирующих двухполюсников подключены к первой 6 шине источника питания. В схему введены первый 14 и второй 15 дополнительные транзисторные трехполюсники, управляющий вывод первого 14 дополнительного транзисторного трехполюсника связан с первым выводом второго 13 токостабилизирующего двухполюсника, токовый выход первого 14 дополнительного транзисторного трехполюсника соединен с первым 16 дополнительным токовым выходом устройства, инжектирующий вывод первого 14 дополнительного транзисторного трехполюсника связан с инжектирующим выводом первого 8 транзисторного трехполюсника, управляющий вывод второго 15 дополнительного транзисторного трехполюсника подключен к первому выводу первого 12 токостабилизирующего двухполюсника, токовый выход второго 15 дополнительного транзисторного трехполюсника соединен со вторым 17 дополнительным токовым выходом устройства, инжектирующий вывод второго 15 дополнительного транзисторного трехполюсника связан с инжектирующим выводом второго 9 транзисторного трехполюсника, причем управляющий вывод первого 8 транзисторного трехполюсника соединен с первым 4 токовым выходом входного дифференциального усилителя 1, а управляющий вывод второго 9 транзисторного трехполюсника соединен со вторым 5 токовым выходом входного дифференциального усилителя 1.The input stage of a high-speed operational amplifier with a "kinked" class AB cascode of Fig. 2 input
На чертеже фиг.2, в соответствии с п. 2 формулы изобретения, в качестве первого 8 и второго 9 транзисторных трехполюсников используются биполярные транзисторы, а в качестве первого 14 и второго 15 дополнительных транзисторных трехполюсников используются полевые транзисторы с управляющим p-n переходом.In the drawing figure 2, in accordance with
На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения, первый 4 токовый выход входного дифференциального усилителя 1 связан с первым выводом первого 12 токостабилизирующего двухполюсника через первую 21 цепь согласования потенциалов, а второй 5 токовый выход входного дифференциального усилителя 1 связан с первым выводом второго 13 токостабилизирующего двухполюсника через вторую 22 цепь согласования потенциалов.In the drawing of FIG. 3, in accordance with
На чертеже фиг. 4, в соответствии с п. 4 формулы изобретения, в качестве первого 8 и второго 9 транзисторных трехполюсников, а также первого 14 и второго 15 дополнительных транзисторных трехполюсников используются КМОП полевые транзисторы с индуцированным каналом.In the drawing of FIG. 4, in accordance with
На чертеже фиг. 5, в соответствии с п. 5 формулы изобретения, первая 21 и вторая 22 цепи согласования потенциалов выполнены на первом 23 и втором 24 вспомогательных КМОП транзисторах с индуцированным каналом, у каждого из которых затвор соединен со стоком.In the drawing of FIG. 5, in accordance with
На чертеже фиг. 6, в соответствии с п. 6 формулы изобретения, в качестве первого 8 и второго 9 транзисторных трехполюсников, а также в качестве первого 14 и второго 15 дополнительных транзисторных трехполюсников используются КМОП транзисторы со встроенным каналомIn the drawing of FIG. 6, in accordance with
Компьютерное моделирование входного каскада - прототипа фиг. 1 показывает, что в данной схеме при R12=R13=3,5 КОм, Ес=3 В, I1=200 мкА, выходной статический ток равен 100 мкА, а максимальный выходной ток ДК Iвых.max =182 мкА. Таким образом, ДК-прототип работает в режиме класса «А», что является его недостатком.Computer simulation of the input stage - the prototype of FIG. 1 shows that in this circuit, with R12=R13=3.5 KΩ, E c =3 V, I 1 =200 μA, the output static current is 100 μA, and the maximum DC output current I out max =182 μA. Thus, DC-prototype operates in class "A", which is its disadvantage.
Рассмотрим работу схемы на чертеже фиг. 2 для случая, когда второй вход 3 связан с общей шиной источника питания, а на первый 2 вход подается напряжение источника сигнала. При этом ток цепи первого 4 токового выхода увеличивается, а цепи второго 5 токового выхода уменьшается. Как следствие, увеличивается падение напряжения на первом 12 токостабилизирующем двухполюснике, уменьшается напряжение на втором 13 токостабилизирующем двухполюснике и увеличивается напряжение между затвором и базой первого 14 дополнительного и первого 8 транзисторных трехполюсников. Это приводит к увеличению тока в цепях первого 10 токового выхода и первого 16 дополнительного токового выхода устройства (фиг. 8).Consider the operation of the circuit in the drawing of Fig. 2 for the case when the
Особенность предлагаемой схемы фиг. 2 состоит в том, что она имеет два основных токовых выхода (первый 10 и второй 11), согласованных со второй 7 шиной источника питания, а также два дополнительных токовых выхода (первый 16 и второй 17), согласованных с первой 6 шиной источника питания. В качестве нагрузки для выходов 16-17 и 10-11 могут использоваться различные токовые зеркала, входящие в традиционную архитектуру операционного усилителя (см., например, патент US 4.757.273, фиг. 22, фиг. 23, 1988 г.; патент US 5.714.906, фиг. 9а, 1998 г., патент US 4.377.789, 1983 г., патент US 6.433.637, 2002 г. и др., а также монографию [37]).A feature of the proposed scheme of Fig. 2 is that it has two main current outputs (first 10 and second 11) matched with the second 7 power supply bus, as well as two additional current outputs (first 16 and second 17) matched with the first 6 power supply bus. As a load for outputs 16-17 and 10-11, various current mirrors included in the traditional architecture of an operational amplifier can be used (see, for example, US patent 4.757.273, Fig. 22, Fig. 23, 1988; US patent 5.714.906, Fig. 9a, 1998, US patent 4.377.789, 1983, US patent 6.433.637, 2002 and others, as well as the monograph [37]).
Библиографический списокBibliographic list
1. Патентная заявка US № 2002/0196079, fig. 1, 2002 г.1. US Patent Application No. 2002/0196079, fig. 1, 2002
2. Патент US № 4.600.893, fig. 5, fig. 6, fig. 7, 1986 г.2. US Patent No. 4,600,893, fig. 5, fig. 6, fig. 7, 1986
3. Патент US № 4.406.990, fig. 4, 1983 г.3. US patent No. 4.406.990, fig. 4, 1983
4. Патент US № 4.004.245, 1977 г.4. US patent No. 4.004.245, 1977
5. Патент US № 7.411.451, fig. 5, 2008 г.5. US patent No. 7.411.451, fig. 5, 2008
6. Патент US № 6.788.143, 2004 г.6. US Patent No. 6.788.143, 2004
7. Патент США № 5.422.600, фиг. 2, 1995 г.7. US patent No. 5.422.600, fig. 2, 1995
8. Патент США № 5.952.882, 1999 г.8. US Patent No. 5.952.882, 1999
9. Патент США № 4.723.111, 1988 г.9. US patent No. 4.723.111, 1988
10. Патент США № 4.293.824, 1981 г.10. US patent No. 4.293.824, 1981
11. Патент США № 5.323.121, 1994 г.11. US Patent No. 5.323.121, 1994
12. Патент США № 5.420.540, fig. 1, 1995 г.12. US patent No. 5.420.540, fig. 1, 1995
13. Патент RU № 2.354.041 C1, 2009 г.13. Patent RU No. 2.354.041 C1, 2009
14. Патентная заявка США № 2003/0201828, fig. 1, fig. 2, 2003 г.14. US Patent Application No. 2003/0201828, fig. 1, fig. 2, 2003
15. Патент США № 6.825.721, fig. 1, fig. 2, 2004 г.15. US patent No. 6.825.721, fig. 1, fig. 2, 2004
16. Патент США № 6.542.030, fig. 1, 2003 г.16. US patent No. 6.542.030, fig. 1, 2003
17. Патент US 6.456.162, fig. 2, 2002 г.17. Patent US 6.456.162, fig. 2, 2002
18. Патент US 6.501.333, 2002 г.18. Patent US 6.501.333, 2002
19. Патент US 6.717.466, 2004 г.19. Patent US 6.717.466, 2004
20. Патент US 4.387.309, 1983 г.20. Patent US 4.387.309, 1983
21. Патент US 4.390.850, 1983 г.21. Patent US 4.390.850, 1983
22. Патент US 5.963.085, 1999 г.22. Patent US 5.963.085, 1999
23. Патент US 4.783.637, 1988 г.23. Patent US 4.783.637, 1988
24. Патент US 5.610.577, fig 2, 1997 г.24. Patent US 5.610.577, fig 2, 1997
25. Патент US 5.734.296, fig. 5, 1998 г.25. Patent US 5.734.296, fig. 5, 1998
26. Патент US 4.463.319, 1984 г.26. Patent US 4.463.319, 1984
27. Патент US 6.304.143, fig. 3, 2001 г.27 US Pat. No. 6,304,143, fig. 3, 2001
28. Патент US 4.644.295, fig. 4, 1987 г.28. Patent US 4.644.295, fig. 4, 1987
29. Патент US 7.215.200, fig. 6, 2007 г.29. Patent US 7.215.200, fig. 6, 2007
30. Патент RU 2684500, фиг.2, 2018 г.30. Patent RU 2684500, figure 2, 2018
31. Патент RU 2592455, фиг.1, 2016 г.31. Patent RU 2592455, Fig.1, 2016
32. Патент RU 2595923, фиг.1, 2016 г.32. Patent RU 2595923, Fig.1, 2016
33. Патент RU 2592429, фиг.1, 2016 г.33. Patent RU 2592429, Fig.1, 2016
34. Патент RU 2604684, фиг.1, 2016 г.34. Patent RU 2604684, Fig.1, 2016
35. Патент RU 2321158, фиг.2, 2006 г.35. Patent RU 2321158, figure 2, 2006
36. Патент RU 2331865, фиг.2, 2008 г.36. Patent RU 2331865, Fig.2, 2008
37. Прокопенко, Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: монография / Н.Н. Прокопенко, А.С. Будяков. - Шахты: Изд-во ЮРГУЭС, 2006. - 231 с.37. Prokopenko, N.N. Architecture and circuitry of high-speed operational amplifiers: monograph / N.N. Prokopenko, A.S. Budyakov. - Mines: YURGUES Publishing House, 2006. - 231 p.
38. Zhengrong He, Yuanjie Zhou, Jiali Xu, Yang Yang, Chenghe Wang, Guoliang Fan, “A High Speed JFET Operational Amplifier Based on Complementary Bipolar Process”, EITCE 2021: Proceedings of the 2021 5th International Conference on Electronic Information Technology and Computer Engineering, October 2021, Pages 44-49, https://doi.org/10.1145/3501409.350141838. Zhengrong He, Yuanjie Zhou, Jiali Xu, Yang Yang, Chenghe Wang, Guoliang Fan, “A High Speed JFET Operational Amplifier Based on Complementary Bipolar Process”, EITCE 2021: Proceedings of the 2021 5th International Conference on Electronic Information Technology and Computer Engineering, October 2021, Pages 44-49, https://doi.org/10.1145/3501409.3501418
Claims (6)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2786512C1 true RU2786512C1 (en) | 2022-12-21 |
Family
ID=
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4600893A (en) * | 1983-10-24 | 1986-07-15 | Kabushiki Kaisha Toshiba | Differential amplifier with improved dynamic range |
| US5422600A (en) * | 1994-06-23 | 1995-06-06 | Motorola, Inc. | Amplifier input stage with charge pump supplying a differential transistor pair |
| WO1997030512A1 (en) * | 1996-02-13 | 1997-08-21 | Advanced Micro Devices, Inc. | High swing, low power general purpose operational ampliflier |
| RU2321158C1 (en) * | 2006-10-09 | 2008-03-27 | ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) | Cascode differential amplifier |
| WO2016031120A1 (en) * | 2014-08-27 | 2016-03-03 | 富士電機株式会社 | Operational amplifier and charge amplifier using same |
| RU2592429C1 (en) * | 2015-07-01 | 2016-07-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Bipolar-field operational amplifier on basis of "bent" cascode |
| RU2684500C1 (en) * | 2018-07-17 | 2019-04-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | High-speed differential operational amplifier with differentiating correction circuits |
| RU2736323C1 (en) * | 2017-04-28 | 2020-11-13 | Бурместер Аудиозюстеме Гмбх | Signal amplifier circuit, voltage converter and system |
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4600893A (en) * | 1983-10-24 | 1986-07-15 | Kabushiki Kaisha Toshiba | Differential amplifier with improved dynamic range |
| US5422600A (en) * | 1994-06-23 | 1995-06-06 | Motorola, Inc. | Amplifier input stage with charge pump supplying a differential transistor pair |
| WO1997030512A1 (en) * | 1996-02-13 | 1997-08-21 | Advanced Micro Devices, Inc. | High swing, low power general purpose operational ampliflier |
| RU2321158C1 (en) * | 2006-10-09 | 2008-03-27 | ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) | Cascode differential amplifier |
| WO2016031120A1 (en) * | 2014-08-27 | 2016-03-03 | 富士電機株式会社 | Operational amplifier and charge amplifier using same |
| RU2592429C1 (en) * | 2015-07-01 | 2016-07-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Bipolar-field operational amplifier on basis of "bent" cascode |
| RU2736323C1 (en) * | 2017-04-28 | 2020-11-13 | Бурместер Аудиозюстеме Гмбх | Signal amplifier circuit, voltage converter and system |
| RU2684500C1 (en) * | 2018-07-17 | 2019-04-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | High-speed differential operational amplifier with differentiating correction circuits |
Non-Patent Citations (1)
| Title |
|---|
| МАНЖУЛА В.Г., ПУГАЧЕВ И.Б., ПРОКОПЕНКО Н.Н. Вариативный синтез схемы операционного усилителя с пониженным напряжением смещения нуля // Инженерный вестник Дона. 2012. N3. Т.21. С.413-417. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Grasso et al. | Design methodology of subthreshold three-stage CMOS OTAs suitable for ultra-low-power low-area and high driving capability | |
| US6794940B2 (en) | Operational amplifier circuit | |
| EP1863171A1 (en) | Operational amplifier of class AB | |
| SE519691C2 (en) | High speed and high gain operational amplifier | |
| CN112987836A (en) | High-performance band-gap reference circuit | |
| JP6582594B2 (en) | Operational amplifier circuit | |
| Ab Rahim et al. | A CMOS single stage fully differential folded cascode amplifier employing gain boosting technique | |
| RU2786512C1 (en) | Input stage of a high-speed operational amplifier with a "bended" cascode class ab | |
| CN112202427A (en) | Turnover point adjustable comparator | |
| RU2346388C1 (en) | Differential amplifier | |
| RU2390916C1 (en) | Precision operational amplifier | |
| US11658625B2 (en) | Amplifier circuit, corresponding comparator device and method | |
| JP7224387B2 (en) | amplifier circuit | |
| RU2321159C1 (en) | Cascode differential amplifier | |
| RU2710846C1 (en) | Composite transistor based on complementary field-effect transistors with control p-n junction | |
| CN107888184B (en) | Single-end-to-differential circuit and buffer circuit and sample hold circuit formed by same | |
| RU2411636C1 (en) | Cascode differential amplifier with low voltage of zero shift | |
| RU2284647C1 (en) | Differential amplifier | |
| RU2658818C1 (en) | Differential voltage-current converter with wide range of linear operation | |
| RU2416149C1 (en) | Differential operating amplifier with low zero offset voltage | |
| RU2412530C1 (en) | Complementary differential amplifier | |
| RU2402151C1 (en) | Cascode differential amplifier | |
| RU2729172C1 (en) | Voltage amplifier with high linearity | |
| RU2374757C1 (en) | Cascode differential amplifier | |
| RU2683851C1 (en) | Multichannel high-speed operational amplifier |