JP7224387B2 - amplifier circuit - Google Patents
amplifier circuit Download PDFInfo
- Publication number
- JP7224387B2 JP7224387B2 JP2021063636A JP2021063636A JP7224387B2 JP 7224387 B2 JP7224387 B2 JP 7224387B2 JP 2021063636 A JP2021063636 A JP 2021063636A JP 2021063636 A JP2021063636 A JP 2021063636A JP 7224387 B2 JP7224387 B2 JP 7224387B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- source
- circuit
- voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
- H03F3/347—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only in integrated circuits
Description
本発明は、増幅回路に関し、特に入力端子に入力された信号を増幅して出力端子に出力する増幅回路に関する。 The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit that amplifies a signal input to an input terminal and outputs the amplified signal to an output terminal.
電子回路において、出力インピーダンスが低く、出力負荷の駆動力が大きい増幅回路が要求されている。このような増幅回路として、例えばスーパーソースフォロワ(Super Source Follower、SSF)が知られている。SSF回路は、インバーテッドダーリントン回路において、バイポーラトランジスタ(Bipolar Junction Transistor、BJT)を電界効果トランジスタ(Field Effect Transistor、FET)に置き換えたものである。 2. Description of the Related Art In electronic circuits, there is a demand for amplifier circuits with low output impedance and high output load driving power. As such an amplifier circuit, for example, a super source follower (SSF) is known. The SSF circuit is obtained by replacing the bipolar junction transistor (BJT) with a field effect transistor (FET) in the inverted Darlington circuit.
特許文献1は、入力トランジスタと、電流源負荷トランジスタと、PMOSで構成された電流源トランジスタと、PMOSで構成されたフィードバックトランジスタと、により構成されたSSF回路を開示している。また、特許文献2は、従来技術よりもさらに低出力インピーダンスのAB級SSFを開示している。
しかしながら、SSF回路などの大駆動力の増幅回路では、出力波形の立上及び立下に大きなオーバシュート及びアンダシュートが発生し、立上セトリング時間及び立下セトリング時間が長くなる。本発明は、このような課題を解決するためになされたものであり、立上セトリング時間及び立下セトリング時間を短縮することができる増幅回路を得ることを目的とする。 However, in an amplifier circuit with a large driving power such as an SSF circuit, large overshoots and undershoots occur at the rising and falling edges of the output waveform, resulting in long rising settling times and falling settling times. SUMMARY OF THE INVENTION It is an object of the present invention to provide an amplifier circuit capable of shortening the rise settling time and the fall settling time.
本発明の一態様は、入力端子に入力された信号を増幅して出力端子に出力する増幅回路を提供する。増幅回路は、第1導電型の第1トランジスタと、第1導電型と異なる第2導電型の第2トランジスタと、第3導電型の電界効果トランジスタである第3トランジスタと、第1導電型と異なる第4導電型の電界効果トランジスタである第4トランジスタと、を備える。第1トランジスタは、制御端子と、第1電位に接続された第1端子と、出力端子に接続された第2端子と、を有する。第2トランジスタは、入力端子に接続された制御端子と、出力端子に接続された第1端子と、第1トランジスタの制御端子に接続された第2端子と、を有する。第3トランジスタは、第1固定電位に接続されたゲートと、第2電位に接続されたソースと、出力端子に接続されたドレインと、を有する。第4トランジスタは、第1トランジスタの制御端子に接続されたゲートと、第2電位に接続されたソースと、出力端子に接続されたドレインと、を有する。 One embodiment of the present invention provides an amplifier circuit that amplifies a signal input to an input terminal and outputs the signal to an output terminal. The amplifier circuit includes a first transistor of the first conductivity type, a second transistor of the second conductivity type different from the first conductivity type, a third transistor that is a field effect transistor of the third conductivity type, and the first conductivity type. and a fourth transistor, which is a field effect transistor of a different fourth conductivity type. The first transistor has a control terminal, a first terminal connected to a first potential, and a second terminal connected to the output terminal. A second transistor has a control terminal connected to the input terminal, a first terminal connected to the output terminal, and a second terminal connected to the control terminal of the first transistor. A third transistor has a gate connected to the first fixed potential, a source connected to the second potential, and a drain connected to the output terminal. A fourth transistor has a gate connected to the control terminal of the first transistor, a source connected to the second potential, and a drain connected to the output terminal.
本発明の他の態様は、入力端子に入力された信号を増幅して出力端子に出力する増幅回路を提供する。増幅回路は、第1導電型の第1電界効果トランジスタと、第1導電型と異なる第2導電型の第2電界効果トランジスタと、第2導電型の第3電界効果トランジスタと、第1導電型の第4電界効果トランジスタと、を備える。第1電界効果トランジスタは、ゲートと、第1電位に接続されたソースと、出力端子に接続されたドレインと、を有する。第2電界効果トランジスタは、入力端子に接続されたゲートと、出力端子に接続されたソースと、第1電界効果トランジスタのゲートに接続されたドレインと、を有する。第3電界効果トランジスタは、第1固定電位に接続されたゲートと、第2電位に接続されたソースと、出力端子に接続されたドレインと、を有する。第4電界効果トランジスタは、第1トランジスタの制御端子に接続されたゲートと、第2電位に接続されたソースと、出力端子に接続されたドレインと、を有する。 Another aspect of the present invention provides an amplifier circuit that amplifies a signal input to an input terminal and outputs the signal to an output terminal. The amplifier circuit includes a first conductivity type first field effect transistor, a second conductivity type second field effect transistor different from the first conductivity type, a second conductivity type third field effect transistor, and a first conductivity type and a fourth field effect transistor of A first field effect transistor has a gate, a source connected to a first potential, and a drain connected to the output terminal. A second field effect transistor has a gate connected to the input terminal, a source connected to the output terminal, and a drain connected to the gate of the first field effect transistor. A third field effect transistor has a gate connected to the first fixed potential, a source connected to the second potential, and a drain connected to the output terminal. A fourth field effect transistor has a gate connected to the control terminal of the first transistor, a source connected to the second potential, and a drain connected to the output terminal.
本発明の更に他の態様は、入力端子に入力された信号を増幅して出力端子に出力する増幅回路を提供する。増幅回路は、第1導電型の第1トランジスタと、第1導電型と異なる第2導電型の第2トランジスタと、第3導電型の電界効果トランジスタである第3トランジスタと、RC回路と、を備える。第1トランジスタは、制御端子と、第1電位に接続された第1端子と、出力端子に接続された第2端子と、を有する。第2トランジスタは、入力端子に接続された制御端子と、出力端子に接続された第1端子と、第1トランジスタの制御端子に接続された第2端子と、を有する。第3トランジスタは、第1固定電位に接続されたゲートと、第2電位に接続されたソースと、出力端子に接続されたドレインと、を有する。RC回路は、出力端子、入力端子、及び第1電位のうちのいずれかと、第2トランジスタの第2端子と、の間に直列に接続される。 Yet another aspect of the present invention provides an amplifier circuit that amplifies a signal input to an input terminal and outputs the signal to an output terminal. The amplifier circuit includes a first transistor of a first conductivity type, a second transistor of a second conductivity type different from the first conductivity type, a third transistor that is a field effect transistor of a third conductivity type, and an RC circuit. Prepare. The first transistor has a control terminal, a first terminal connected to a first potential, and a second terminal connected to the output terminal. A second transistor has a control terminal connected to the input terminal, a first terminal connected to the output terminal, and a second terminal connected to the control terminal of the first transistor. A third transistor has a gate connected to the first fixed potential, a source connected to the second potential, and a drain connected to the output terminal. An RC circuit is connected in series between one of the output terminal, the input terminal and the first potential and the second terminal of the second transistor.
本発明の増幅回路により、立上セトリング時間及び立下セトリング時間を短縮することができる。 The amplifier circuit of the present invention can shorten the rising settling time and the falling settling time.
本発明の実施の形態に係る増幅回路について、図面を参照しながら以下に説明する。各実施の形態において、同一又は同様の構成部分については同じ符号を付して、説明を省略する。また、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。各実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることもできる。 An amplifier circuit according to an embodiment of the present invention will be described below with reference to the drawings. In each embodiment, the same or similar components are denoted by the same reference numerals, and descriptions thereof are omitted. In addition, in order to avoid unnecessary redundancy in the following description and facilitate the understanding of those skilled in the art, detailed descriptions of well-known matters and redundant descriptions of substantially the same configurations may be omitted. be. Also, the following description and the content of the drawings are not intended to limit the subject matter recited in the claims. A new embodiment can be obtained by combining each component described in each embodiment.
実施の形態1.
[1-1.構成]
図1Aは、本発明の実施の形態1に係る増幅回路100の構成を示す図である。増幅回路100は、ソースフォロワ回路の一形態である。増幅回路100は、例えばイメージセンサを駆動する電子回路に採用可能である。
[1-1. composition]
FIG. 1A is a diagram showing a configuration of
増幅回路100は、駆動N型FET101、負荷FET102、電流源FET103、帰還P型FET104及び帰還N型FET105を備える。駆動N型FET101、負荷FET102及び帰還N型FET105は、N型FETで構成されている。電流源FET103及び帰還P型FET104は、P型FETで構成されている。
The
ここで、FETの導電型を表す「N型」及び「P型」は、本発明の「第1導電型」、「第2導電型」、「第3導電型」、及び「第4導電型」の一例である。第1導電型がN型であり、第2導電型がP型であってもよいし、その逆であってもよい。また、第3導電型がN型であり、第4導電型がP型であってもよいし、その逆であってもよい。このように、第1導電型がN型であり、第4導電型がP型であってもよいし、その逆であってもよい。 Here, the “N type” and “P type” representing the conductivity type of the FET are the “first conductivity type”, “second conductivity type”, “third conductivity type” and “fourth conductivity type” of the present invention. is an example of The first conductivity type may be N type and the second conductivity type may be P type, or vice versa. Also, the third conductivity type may be the N type and the fourth conductivity type may be the P type, or vice versa. Thus, the first conductivity type may be N-type and the fourth conductivity type may be P-type, or vice versa.
負荷FET102のソースはGNDに接続され、ドレインは駆動N型FET101のソースに接続されている。電流源FET103のドレインは駆動N型FET101のドレインに接続され、電流源FET103のソースは電源に接続されている。すなわち、電流源FET103と、駆動N型FET101と、負荷FET102とは、電源-GND間に直列に配置されている。
The
なお、上記の「電源」は電源端子又は電源電位を表し、「GND」は接地電位を表す。「電源」及び「GND」は、本発明の「第1電位」及び「第2電位」の一例である。第1電位が電源であり、第2電位がGNDであってもよいし、その逆であってもよい。 The above "power supply" represents a power supply terminal or power supply potential, and "GND" represents a ground potential. "Power supply" and "GND" are examples of "first potential" and "second potential" in the present invention. The first potential may be the power supply and the second potential may be GND, or vice versa.
駆動N型FET101のゲートには、増幅回路100の入力端子INが接続されている。負荷FET102のゲートには、固定電位V1が入力される。これにより、負荷FET102は定電流源として機能する。
An input terminal IN of the
なお、FETの「ゲート」、「ソース」、及び「ドレイン」は、それぞれ本発明の「制御端子」、「第1端子」、及び「第2端子」の一例である。 The "gate", "source" and "drain" of the FET are examples of the "control terminal", "first terminal" and "second terminal" in the present invention, respectively.
駆動N型FET101のソースと負荷FET102のドレインとの接続点は、出力端子OUTに接続されている。
A connection point between the source of the drive N-
帰還P型FET104のソースは電源に接続され、ドレインは帰還N型FET105のドレインに接続されている。帰還N型FET105のソースは、GNDに接続されている。帰還P型FET104及び帰還N型FET105のゲートは、共に、電流源FET103のドレインと駆動N型FET101のドレインとの接続点に接続されている。
The source of feedback P-
帰還P型FET104のドレインと帰還N型FET105のドレインとの接続点は、出力端子OUTに接続されている。
A connection point between the drain of the feedback P-
[1-2.小信号動作]
増幅回路100の小信号動作を、従来のソースフォロワ回路及びSSF回路の小信号動作と比較しながら説明する。
[1-2. Small signal operation]
The small signal operation of the
図2は、従来のソースフォロワ回路110の構成を示す図である。図2では、負荷FET102のソースはGNDに接続され、ドレインは駆動N型FET101のソースに接続されている。駆動N型FET101のドレインは電源に接続されている。すなわち、駆動N型FET101と、負荷FET102とは、電源-GND間に直列に配置されている。駆動N型FET101のソースと負荷FET102のドレインとの接続点は、出力端子OUTに接続されている。負荷FET102のゲートは固定電位V1に接続され、負荷FET102は定電流源として機能する。図1Aの増幅回路100と比較すると、ソースフォロワ回路110は、増幅回路100から電流源FET103、帰還P型FET104及び帰還N型FET105を省いた構成を有する。
FIG. 2 is a diagram showing the configuration of a conventional
図3は、図2のソースフォロワ回路110の小信号等価回路を示す図である。ソースフォロワ回路110の出力抵抗は、次の式(1)で表される。
FIG. 3 is a diagram showing a small signal equivalent circuit of the
ここで、rdnは駆動N型FET101の出力抵抗、rlnは負荷FET102の出力抵抗、gmdnは駆動N型FET101の相互コンダクタンスである。また、式(1)において、「//」の記号は、次の式(2)で定義されるものである。
Here, r_dn is the output resistance of the drive N-
チャネル長変調が無い理想的なFETでは、rln→∞、gmdn>>1であるから、式(1)は、次の式(3)のように近似できる。 In an ideal FET without channel length modulation, r ln →∞, gm dn >>1, so Equation (1) can be approximated by Equation (3) below.
図4は、SSF回路120の構成を示す図である。図4のSSF回路120は、図3のソースフォロワ回路110に電流源FET103及び帰還P型FET104を追加した構成を有する。図1Aの増幅回路100と比較すると、図4のSSF回路120は、増幅回路100から帰還N型FET105を省いた構成を有する。
FIG. 4 is a diagram showing the configuration of the
図5は、図4のSSF回路120の小信号等価回路を示す図である。駆動N型FET101のドレイン及び出力端子におけるキルヒホッフの電流則から、次の式(4)及び式(5)が成り立つ。
FIG. 5 is a diagram showing a small signal equivalent circuit of the
ここで、Vfbは駆動N型FET101のドレイン電圧、rcpは電流源FET103の出力抵抗、gmfbpは帰還P型FET104の相互コンダクタンス、rfbpは帰還P型FET104の出力抵抗である。
where V fb is the drain voltage of the drive N-
Vin=0とすると、式(4)及び式(5)から、出力抵抗を次の式(6)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (6) from equations (4) and (5).
チャネル長変調が無い理想的なFETでは、rln→∞、rcp→∞、gmdnrdn>>1、及びgmfbprfbp>>1であるから、式(6)は、次の式(7)のように近似できる。 For an ideal FET without channel length modulation, r ln →∞, r cp →∞, gm dn r dn >>1, and gm fbp r fbp >>1, so equation (6) becomes It can be approximated as in (7).
式(7)を式(3)と比較すると、SSF回路120では、出力抵抗がソースフォロワ回路110の1/rdngmfbp倍に低減することがわかる。このため、SSF回路120における出力負荷の駆動力は、ソースフォロワ回路110に比べて高い。
Comparing equation (7) with equation (3), it can be seen that the
図4に戻り、SSF回路120の小信号動作について説明する。
Returning to FIG. 4, the small signal operation of the
入力端子の電圧が上昇すると、駆動N型FET101のゲート電圧が上昇するため、駆動N型FET101のソース-ドレイン間電流が増加する。その結果、駆動N型FET101のソース電圧が上昇し、かつドレイン電圧が下降する。出力端子は駆動N型FET101のソースに接続されているから、駆動N型FET101のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。
When the voltage of the input terminal rises, the gate voltage of the drive N-
同時に、駆動N型FET101のドレイン電圧が下降することによって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加する。ここで、負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が減少に転じる。これにより、駆動N型FET101のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動N型FET101のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
At the same time, as the drain voltage of the drive N-
逆に、入力端子の電圧が下降すると、駆動N型FET101のゲート電圧が下降するため、駆動N型FET101のソース-ドレイン間電流が減少する。その結果、駆動N型FET101のソース電圧が下降し、かつドレイン電圧が上昇する。駆動N型FET101のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動N型FET101のドレイン電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が増加に転じる。これにより、駆動N型FET101のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動N型FET101のソース電圧下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive N-
以上のことから、SSF回路120では、ソースフォロワ回路110に比べて、出力変動が過渡状態から定常状態へ速やかに移行する。
As described above, in the
次に、SSF回路120の駆動方法を説明する。
Next, a method of driving the
負荷FET102のソースに接地電位を印加し、電流源FET103のソース及び帰還P型FET104のソースに電源電位Vddを印加する。負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とし、電流源FET103のゲートに固定電位V2を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V2>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動N型FET101のソースに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
次に、本実施の形態に係る増幅回路100の小信号動作について説明する。図6は、図1Aの増幅回路100の小信号等価回路を示す図である。駆動N型FET101のドレイン及び出力端子におけるキルヒホッフの電流則から、式(4)及び次の式(8)が成り立つ。
Next, the small signal operation of the
ここで、gmfbnは帰還N型FET105の相互コンダクタンスであり、rfbnは帰還N型FET105の出力抵抗である。
where gm fbn is the transconductance of
Vin=0とすると、式(4)及び式(8)から、出力抵抗を次の式(9)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (9) from equations (4) and (8).
チャネル長変調が無い理想的なFETでは、rln→∞、rcp→∞、gmdnrdn>>1、gmfbprfbp>>1、及びgmfbnrfbn>>1であるから、式(9)は、次の式(10)のように近似できる。 For an ideal FET without channel length modulation, r ln →∞, r cp →∞, gm dn r dn >>1, gm fbp r fbp >>1, and gm fbn r fbn >>1, so the equation (9) can be approximated by the following equation (10).
式(10)を式(7)と比較すると、増幅回路100では、出力抵抗がSSF回路120のgmfbp/(gmfbn+gmfbp)倍に低減することがわかる。このため、増幅回路100における出力負荷の駆動力は、SSF回路120に比べて高い。
Comparing equation (10) with equation (7), it can be seen that the
図1Aに戻り、増幅回路100の小信号動作について説明する。
Returning to FIG. 1A, the small signal operation of the
入力端子の電圧が上昇すると、駆動N型FET101のゲート電圧が上昇するため、駆動N型FET101のソース-ドレイン間電流が増加する。その結果、駆動N型FET101のソース電圧が上昇し、かつドレイン電圧が下降する。駆動N型FET101のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動N型FET101のドレイン電圧が下降することによって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加し、かつ、帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。ここで、負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が減少に転じる。これにより、駆動N型FET101のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動N型FET101のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltage of the drive N-
逆に、入力端子の電圧が下降すると、駆動N型FET101のゲート電圧が下降するため、駆動N型FET101のソース-ドレイン間電流が減少する。その結果、駆動N型FET101のソース電圧が下降し、かつドレイン電圧が上昇する。駆動N型FET101のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動N型FET101のドレイン電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少し、かつ、帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が増加に転じる。これにより、駆動N型FET101のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動N型FET101のソース電圧下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive N-
以上から、増幅回路100では、SSF回路120に比べて、帰還N型FET105が追加されたため出力帰還速度が大きくなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立上時よりも立下時において、出力帰還速度が速くなる。そのため、増幅回路100の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、図7に示した増幅回路100の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, since the feedback N-
次に、増幅回路100の駆動方法を説明する。
Next, a method of driving the
負荷FET102のソース及び帰還N型FET105のソースに接地電位を印加し、電流源FET103のソース及び帰還P型FET104のソースに電源電位Vddを印加する。負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とし、電流源FET103のゲートに固定電位V2を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V2>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動N型FET101のソースに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
[1-3.大信号動作]
特許文献2(国際公開第2019-107084号)に開示されているような従来の増幅回路は、通常のSSFに比べて出力インピーダンスが低いため、駆動力が高く、高速な信号の伝達や大きな外部負荷の駆動に適している。また、後段回路とのインピーダンス整合が容易である。さらに、出力信号の波形において、立上及び立下が急峻なため立上及び立下時間が短く、逆に立上及び立下にオーバ及びアンダシュートが発生しにくいためセトリング時間が短く、又は発振によるリンギングが生じにくい。
[1-3. Large signal operation]
A conventional amplifier circuit such as that disclosed in Patent Document 2 (International Publication No. 2019-107084) has a lower output impedance than a normal SSF, so it has a high driving power, high-speed signal transmission, and large external power. Suitable for driving loads. Also, impedance matching with the subsequent circuit is easy. Furthermore, in the waveform of the output signal, the rising and falling edges are steep, so the rise and fall times are short. ringing is less likely to occur due to
しかしながら、従来の増幅回路では、設計条件が最適化されていないため、出力波形の立上/立下特性が非対称であって最短ではなく、消費電力が大きく、ホットキャリア発生が多い、という課題がある。本発明の実施の形態1に係る増幅回路100は、回路の定常動作Iout=0時の大信号解析を行い、設計条件を最適化した増幅回路を提供することを目的とする。
However, since the design conditions of conventional amplifier circuits have not been optimized, the rising/falling characteristics of the output waveform are asymmetrical and not the shortest, resulting in high power consumption and frequent hot carrier generation. be. An object of the
増幅回路100の大信号動作を、従来のソースフォロワ回路及びSSF回路の大信号動作と比較しながら説明する。ここでは簡単のため、チャネル長変調効果及び基板バイアス効果は考慮しない。また、駆動N型FET101、負荷FET102、及び帰還N型FET105のそれぞれのしきい値電圧Vthdn,Vthln,Vthfbnは正値とし、それぞれの利得係数βdn,βln,βfbnは正値とする。電流源FET103及び帰還P型FET104のそれぞれのしきい値電圧Vthcp,Vthfbpは負値とし、それぞれの利得係数βcp,βfbpは正値とする。
The large-signal operation of the
従来のソースフォロワ回路110の構成を示す図2において、駆動N型FET101のゲート-ソース間電圧はVgsdn=Vin-Voutであり、負荷FET102のゲート-ソース間電圧はVgsln=V1である。したがって、βx=μxCxWx/Lxとすると、飽和領域で動作する時の駆動N型FET101及び負荷FET102のそれぞれのドレイン-ソース間電流Idsdn,Idslnは、以下の式(101),式(102)で表される。
In FIG. 2 showing the configuration of the conventional
図2においてIdsdn=Idslnであるから、VoutとVinの関係式は、次の式(103)のようになる。 Since Ids dn =Ids ln in FIG. 2, the relational expression between Vout and Vin is given by the following expression (103).
この式から、Vout≠Vinであり、次の式(104)で表されるオフセット電圧Vosが存在することがわかる。 From this equation, it can be seen that Vout≠Vin and that there is an offset voltage Vos represented by the following equation (104).
SSF回路120の構成を示す図4において、電流源FET103のゲート-ソース間電圧はVgscp=V2-Vdd-Vthcpであり、帰還P型FET104のゲート-ソース間電圧はVgsfbp=Vin-Voutである。したがって、飽和領域で動作する時の電流源FET103及び帰還P型FET104のそれぞれのドレイン-ソース間電流Idscp,Idsfbpは、以下の式(105),式(106)で表される。
In FIG. 4 showing the configuration of the
ここで、VAは、図4に示されたノード(接続点)Aにおける電圧を表す。 Here, VA represents the voltage at node (connection point) A shown in FIG.
図4では、Idsdn=-Idscpであるから、VoutとVinの関係式は、次の式(107)のようになる。 In FIG. 4, since Ids dn =-Ids cp , the relational expression between Vout and Vin is given by the following expression (107).
この式から、Vout≠Vinであり、次の式(108)で表されるオフセット電圧Vosが存在することがわかる。 From this equation, it can be seen that Vout≠Vin and that there is an offset voltage Vos represented by the following equation (108).
本発明の実施の形態1に係る増幅回路100の構成を示す図1Aにおいて、帰還N型FET105のゲート-ソース間電圧はVA-Vthfbnであるから、帰還N型FET105が飽和領域で動作する時のドレイン-ソース間電流Idsfbnは、次の式(109)で表される。
In FIG. 1A showing the configuration of the
図1AにおいてIdsdn=-Idscpであるから、VoutとVinの関係式は、次の式(110)のようになる。 Since Ids dn =-Ids cp in FIG. 1A, the relational expression between Vout and Vin is given by the following expression (110).
この式から、Vout≠Vinであり、次の式(111)で表されるオフセット電圧Vosが存在することがわかる。 From this equation, it can be seen that Vout≠Vin and that there is an offset voltage Vos represented by the following equation (111).
図1Aにおいて、駆動N型FET101のソース及び負荷FET102のドレインと、帰還P型FET104のドレイン及び帰還N型FET105のドレインとの間に流れる電流をI0とする。また、出力端子OUTに出入りする電流をIoutとする。増幅回路100が過渡状態で動作しているときはIout≠0であるが、定常状態で動作しているときはIout=0である。
In FIG. 1A, the current flowing between the source of the drive N-
本実施の形態における増幅回路100は、従来のSSF回路120と異なり、定常状態(Iout=0)においてI0=0であることを特徴とする。あるいは、増幅回路100は、定常状態(Iout=0)においてI0が-1μA≦I0≦+1μAを満たすことを特徴とする。これに対して、従来のSSF回路120では、定常状態(Iout=0)及び過渡状態(Iout≠0)のいずれにおいてもI0≠0である。ここで、式(102)及び式(105)にチャネル長変調効果を入れると、それぞれ次の式(112)及び式(113)となる。
Unlike the
ここで、λlnは、負荷FET102のチャネル長変調係数であり、λcpは、電流源FET103のチャネル長変調係数である。
where λ ln is the channel length modulation coefficient of
I0=0のとき、駆動N型FET101、負荷FET102、及び電流源FET103の電流は帰還P型FET104及び帰還N型FET105との間で出入りしないから、Idsln=-Idscpとなり、負荷FET102のゲート電圧V1と電流源FET103のゲート電圧V2との間には、次の式(114)の関係が成り立つ。
When I0=0, the currents in the drive N-
特に、チャネル長変調効果が無い場合、すなわちλln=λcp=0の場合、V1とV2との間には、次の式(115)の関係が成り立つ。 In particular, when there is no channel length modulation effect, that is, when λ ln =λ cp =0, the following equation (115) holds between V1 and V2.
特に、Vthln=-Vthcp、かつβln=βcpのとき、V1とV2の関係式は次の式(116)となる。
V1+V2=Vdd …(116)
In particular, when Vth ln =-Vth cp and β ln =β cp , the relational expression between V1 and V2 is the following expression (116).
V1+V2=Vdd (116)
同様に、I0=0のとき、帰還P型FET104及び帰還N型FET105の電流は駆動N型FET101、負荷FET102、及び電流源FET103との間で出入りしないから、CMOSインバータの定常状態と同様に-Idsfbp=Idsfbnとなる。したがって、しきい値電圧VthfbpとVthfbnとの間、及び利得係数βfbpとβfbnとの間には次の関係式(117)が成り立つ。
-Vthfbp=Vthfbn かつ βfbp=βfbn …(117)
Similarly, when I0 = 0, feedback P-
−Vth fbp =Vth fbn and β fbp =β fbn (117)
よって、理論上は式(115)及び式(117)が満たされる時にI0=0となるが、実際の回路では製造ばらつきがあるため、I0=0から若干ずれることがある。その場合、以下に述べる方法でV1又はV2を調整してI0=0とすることができる。 Therefore, theoretically, I0=0 when equations (115) and (117) are satisfied, but in actual circuits there are manufacturing variations, so I0=0 may deviate slightly. In that case, V1 or V2 can be adjusted so that I0=0 by the method described below.
図1Bは、本発明の実施の形態1の第1変形例に係る増幅回路150の構成を示す図である。増幅回路150は、増幅回路100と比較して、駆動N型FET101のソース及び負荷FET102のドレイン(図示のノードX)と、帰還P型FET104のドレイン及び帰還N型FET105のドレイン(出力端子OUT)との間が接続されていない。増幅回路150のノードXと出力端子OUTとの間に差動増幅器又は検流計を接続したものは、ホイートストンブリッジとなる。このホイートストンブリッジにおいて、I0=0とするためには、差動増幅器の出力が0Vとなるように、又は検流計の指針が0点となるように、V1又はV2を変化させればよい。
FIG. 1B is a diagram showing the configuration of
ここで、増幅回路100と増幅回路150とが同一チップ上で近傍にある時、増幅回路150でI0=0となるV1又はV2の条件は、増幅回路100でI0=0となるV1又はV2の条件に等しいと考えられる。よって、増幅回路150を用いてI0=0となるV1又はV2の条件を抽出した後、当該条件を増幅回路100に適用してI0=0とすることができる。あるいは、増幅回路150でI0=0となるようにV1又はV2を調整した後、増幅回路150のノードXと出力端子OUTとを短絡して使用してもよい。例えば、増幅回路150は、I0=0となるV1及び/又はV2の条件を抽出するために使用されるTEG(Test Element Groupe)回路であってもよい。このように、増幅回路100と、TEG回路として機能する増幅回路150とは、同一チップ(同一の半導体デバイス、同一の集積回路等)の上に形成される複合回路であってもよい。
Here, when the
図1Cは、本発明の実施の形態1の第2変形例に係る増幅回路160の構成を示す図である。増幅回路160は、増幅回路100と比較して、スイッチ161及び差動増幅器162を更に備える。スイッチ161及び差動増幅器162は、ノードXと出力端子OUTとの間に接続されている。増幅回路160においてI0=0とするためには、スイッチ161をOFFしてノードXと出力端子OUTを切断し、差動増幅器162の出力電圧が0VになるようにV1又はV2を調整する。増幅回路160の使用時は、スイッチ161をONしてノードXと出力端子OUTとを短絡する。
FIG. 1C is a diagram showing the configuration of
このように、増幅回路100において、ノードXと出力端子OUTとは、事後的に、すなわちI0=0となるようにV1又はV2を調整した後に、短絡することができるように構成されてもよい。
As described above, in the
以上から、本実施の形態における増幅回路100,150,160では、従来のSSF回路120と異なり、定常状態Iout=0でI0=0となり、帰還P型FET104及び帰還N型FET105のソース-ドレイン間電流が同等になる。したがって、帰還P型FET104及び帰還N型FET105から成るCMOSインバータの入出力特性が対称となるとともに、増幅回路内の余分な定常電流が低減する。つまり、増幅回路100,150,160の出力波形の立上及び立下特性が対称であって最短となるとともに、増幅回路100,150,160の消費電力が低減する。
As described above, in the
図1Dを参照して、本実施の形態における増幅回路100の更なる特徴について説明する。増幅回路100では、従来のSSF回路120と異なり、帰還P型FET104及び帰還N型FET105がエンハンスメント型(Normally Off)であることを特徴とする。ここでは簡単のため、Vth=-Vthfbp=Vthfbn、β=βfbp=βfbnの場合について説明する。一般的に、Vth>0のときエンハンスメント型(Normally Off)、Vth≦0のときデプレッション型(Normally On)と呼ぶ。
Further features of the
図1Dは、帰還P型FET104及び帰還N型FET105から成るCMOSインバータにおける入力電圧と貫通電流との関係を示すグラフである。図1Dにおいて、貫通電流の最大値Imaxは、次の式(118)で表される。
FIG. 1D is a graph showing the relationship between input voltage and shoot-through current in a CMOS inverter composed of feedback P-
帰還P型FET104及び帰還N型FET105から成るCMOSインバータの時定数τは次の式(119)で表される。τは、立上時間及び立下時間に相当する。ここで、Coutは出力端子の負荷容量である。
A time constant τ of the CMOS inverter composed of the feedback P-
式(118)及び式(119)から、Vthが増加するとImaxは減少するがτは増加する(遅延が大きくなる)というトレードオフと、βが小さくなるとImaxは減少するがτは増加するというトレードオフとが存在することがわかる。そこで、τの増加を抑えつつImaxを小さくする際、Vthとβのどちらを制御すべきかを検討し、帰還P型FET104及び帰還N型FET105の駆動条件を最適化する。なお、Vddを制御することによってImaxを減少させ得るが、VddはVinの電圧範囲を決めるという制約があることに注意すべきである。
From equations (118) and (119), the trade-off is that increasing Vth decreases Imax but increases τ (higher delay), and decreasing β decreases Imax but increases τ. It can be seen that OFF exists. Therefore, when reducing Imax while suppressing an increase in τ, consideration is given to which of Vth and β should be controlled, and the driving conditions of the feedback P-
ImaxはVthの2次式であり、τはVthの1次式である。したがって、Vthの増加によるImaxの減少の程度は大きく、τの増加の程度は小さい。これに対して、Imax及びτは両方ともβの1次式なので、βの減少によるImaxの減少の程度とτの増加の程度は同等である。よって、τの増加を抑えつつImaxを減少させるためには、例えば、βを減少させるのではなく、Vthを増加させればよい。 Imax is a quadratic expression of Vth, and τ is a linear expression of Vth. Therefore, the degree of decrease in Imax due to the increase in Vth is large, and the degree of increase in τ is small. On the other hand, since Imax and τ are both linear expressions of β, the degree of decrease in Imax due to the decrease in β is the same as the degree of increase in τ. Therefore, in order to reduce Imax while suppressing an increase in τ, for example, Vth should be increased instead of decreasing β.
以上から、本実施の形態における増幅回路100では、帰還P型FET104及び帰還N型FET105がエンハンスメント型(Normally Off)であるため、デプレッション型(Normally On)と異なり、しきい値電圧Vth=-Vthfbp=Vthfbnが0より大きくなる。そのため、帰還P型FET104及び帰還N型FET105から成るCMOSインバータの貫通電流が低減して、増幅回路100の消費電力が低減する。
As described above, in the
さらに、本実施の形態における増幅回路100では、従来のSSF回路120と異なり、駆動N型FET101、負荷FET102、及び電流源FET103がデプレッション型(Normally On)であることを特徴とする。ここでは簡単のため、Vth=-Vthcp=Vthln=Vthdn、β=βcp=βln=βdnの場合について説明する。
Further, unlike the
駆動N型FET101及び電流源FET103が飽和領域で動作する時は、式(107)が成り立つため、増幅回路100のVinとVoutとの関係は線形である。しかし、駆動N型FET101及び電流源FET103が線形領域で動作する時は、式(107)からずれるため、VinとVoutとの関係の線形性が低下する。そこで、増幅回路100の入出力特性の線形性を保つため、FETが飽和領域で動作することを前提に、駆動N型FET101、負荷FET102、及び電流源FET103を最適化する。
When the driving N-
FETが飽和領域で動作する条件は、N型FETではVds≧Vgs-Vth≧0であり、P型FETではVds≦Vgs+Vth≦0である。そのため、駆動N型FET101、負荷FET102、及び電流源FET103が飽和領域で動作するのは、次の3式(120),(121),(122)が成り立つ場合である。
The conditions under which the FET operates in the saturation region are Vds≧Vgs−Vth≧0 for N-type FETs and Vds≦Vgs+Vth≦0 for P-type FETs. Therefore, the drive N-
Vdsln≧Vgsln-Vth≧0 …(120)
Vdsdn≧Vgsdn-Vth≧0 …(121)
Vdscp≦Vgscp+Vth≦0 …(122)
Vds ln ≥ Vgs ln - Vth ≥ 0 (120)
Vds dn ≧Vgs dn −Vth≧0 (121)
Vds cp ≤ Vgs cp + Vth ≤ 0 (122)
ここで、Vdsln=Vout、Vdsdn=VA-Vout、及びVdscp=VA-Vddであり、Vgsln=V1、Vgsdn=Vin-Vout、及びVgscp=V2-Vddである。これらを式(120),(121),(122)に代入すると次の式(123),(124),(125)が得られる。 where Vds ln =Vout, Vds dn =V A −Vout, and Vds cp =V A −Vdd, and Vgs ln =V1, Vgs dn =Vin−Vout, and Vgs cp =V2−Vdd. By substituting these into equations (120), (121) and (122), the following equations (123), (124) and (125) are obtained.
Vout≧V1-Vth≧0 …(123)
VA≧Vin-Vth≧Vout …(124)
VA≦V2+Vth≦Vdd …(125)
Vout≧V1−Vth≧0 (123)
V A ≧Vin−Vth≧Vout (124)
VA≤V2 +Vth≤Vdd (125)
式(123),(124),(125)をまとめると次の式(126)となる。
0≦V1-Vth≦Vin-Vth≦V2+Vth≦Vdd …(126)
Formulas (123), (124), and (125) are combined into the following formula (126).
0≤V1-Vth≤Vin-Vth≤V2+Vth≤Vdd (126)
式(126)から、駆動N型FET101、負荷FET102、及び電流源FET103は、V1≦Vin≦V2+2Vthにおいて飽和領域で動作し、この場合にはVinとVoutとの関係の線形性が保たれる。ここで、V1の下限値はVth、V2の上限値はVdd-Vthであるから、Vinの最大範囲はVth≦Vin≦Vdd+Vth(電圧範囲Vdd)となる。
From equation (126), the drive N-
よって、Vthを低減することで、VinとVoutとの関係が線形となるVin範囲が全体的に下方へシフトする。そのため、N型FETのホットキャリア発生を抑制できる。また、Vinと同様にVout(=Vdsln)も全体的に下方へシフトし、チャネル長変調効果λVdslnによってIdslnが低減するため、消費電力が低減する。 Therefore, by reducing Vth, the entire Vin range in which the relationship between Vin and Vout is linear is shifted downward. Therefore, generation of hot carriers in the N-type FET can be suppressed. In addition, like Vin, Vout (=Vds ln ) also shifts downward as a whole, and Ids ln is reduced by the channel length modulation effect λVds ln , thereby reducing power consumption.
以上から、本実施の形態における増幅回路100では、駆動N型FET101及び電流源FET103がデプレッション型(Normally On)であるため、エンハンスメント型(Normally Off)と異なり、しきい値電圧Vth=-Vthcp=Vthln=Vthdnが0以下となる。そのため、増幅回路100の入力電圧を低減でき、増幅回路100の消費電力及びホットキャリア発生を抑制できる。
As described above, in the
以上のように、本実施の形態における増幅回路100によれば、帰還P型FET104及び帰還N型FET105からなるCMOSインバータ入出力特性が対称となるとともに、増幅回路内の余分な定常電流が低減する。そのため、出力波形の立上及び立下特性が対称であって最短となるとともに、消費電力を低減することができる。また、帰還P型FET104及び帰還N型FET105からなるCMOSインバータに流れる貫通電流が低減するため、消費電力が低減する。さらに、入出力特性が線形となる範囲が全体的にシフトするため、増幅回路の消費電力が低減し、ホットキャリア発生を抑制できる。
As described above, according to the
実施の形態2.
[2-1.構成]
図8Aは、本発明の実施の形態2に係る増幅回路200の構成を示す図である。増幅回路200は、ソースフォロワ回路の一形態である。実施の形態2の増幅回路200では、実施の形態1の増幅回路100と異なり、駆動FETがP型FETである。
[2-1. composition]
FIG. 8A is a diagram showing a configuration of
増幅回路200は、駆動P型FET201、負荷FET202、電流源FET203、帰還P型FET104及び帰還N型FET105を備える。駆動P型FET201、負荷FET202及び帰還P型FET104は、P型FETで構成されている。電流源FET203及び帰還N型FET105は、N型FETで構成されている。
The
負荷FET202のソースは電源に接続され、ドレインは駆動P型FET201のソースに接続されている。電流源FET203のドレインは駆動P型FET201のドレインに接続され、電流源FET203のソースはGNDに接続されている。
The
駆動P型FET201のゲートには、増幅回路200の入力端子INが接続されている。負荷FET202のゲートには、固定電位V1が入力される。これにより、負荷FET202は定電流源として機能する。
An input terminal IN of the
駆動P型FET201のソースと負荷FET202のドレインとの接続点は、出力端子OUTに接続されている。
A connection point between the source of the drive P-
帰還P型FET104のソースは電源に接続され、ドレインは帰還N型FET105のドレインに接続されている。帰還N型FET105のソースは、GNDに接続されている。帰還P型FET104及び帰還N型FET105のゲートは、共に、電流源FET203のドレインと駆動P型FET201のドレインとの接続点に接続されている。
The source of feedback P-
帰還P型FET104のドレインと帰還N型FET105のドレインとの接続点は、出力端子OUTに接続されている。
A connection point between the drain of the feedback P-
[2-2.動作]
増幅回路200の動作原理を、従来のソースフォロワ回路及びSSF回路の動作原理と比較しながら説明する。
[2-2. motion]
The principle of operation of the
図9は、従来のソースフォロワ回路210の構成を示す図である。図9では、負荷FET202のソースは電源に接続され、ドレインは駆動P型FET201のソースに接続されている。駆動P型FET201のドレインはGNDに接続されている。駆動P型FET201のソースと負荷FET202のドレインとの接続点は、出力端子OUTに接続されている。負荷FET202のゲートは固定電位V1に接続され、負荷FET202は定電流源として機能する。
FIG. 9 is a diagram showing the configuration of a conventional
図10は、図9のソースフォロワ回路210の小信号等価回路を示す図である。ソースフォロワ回路210の出力抵抗は、次の式(11)で表される。
FIG. 10 is a diagram showing a small signal equivalent circuit of the
ここで、rdpは駆動P型FET201の出力抵抗、rlpは負荷FET202の出力抵抗、gmdpは駆動P型FET201の相互コンダクタンスである。
where r_dp is the output resistance of the drive P-
チャネル長変調が無い理想的なFETでは、rln→∞、gmdn>>1であるから、式(11)は、次の式(12)のように近似できる。 In an ideal FET without channel length modulation, since r ln →∞, gm dn >>1, Equation (11) can be approximated by Equation (12) below.
図11は、SSF回路220の構成を示す図である。図11のSSF回路220は、図9のソースフォロワ回路210に電流源FET203及び帰還N型FET105を追加した構成を有する。図8Aの増幅回路200と比較すると、図11のSSF回路220は、増幅回路200から帰還P型FET104を省いた構成を有する。
FIG. 11 is a diagram showing the configuration of the
図12は、図11のSSF回路220の小信号等価回路を示す図である。駆動P型FET201のドレイン及び出力端子におけるキルヒホッフの電流則から、次の式(13)及び式(14)が成り立つ。
FIG. 12 is a diagram showing a small signal equivalent circuit of the
ここで、rcnは電流源FET203の出力抵抗である。
where r cn is the output resistance of
Vin=0とすると、式(13)及び式(14)から、出力抵抗を次の式(15)のように算出できる。 Assuming that V in =0, the output resistance can be calculated by the following equation (15) from equations (13) and (14).
チャネル長変調が無い理想的なFETでは、rlp→∞、rcn→∞、gmdprdp>>1、及びgmfpnrfpn>>1であるから、式(15)は、次の式(16)のように近似できる。 For an ideal FET without channel length modulation, r lp →∞, r cn →∞, gm dp r dp >>1, and gm fpn r fpn >>1, so equation (15) becomes It can be approximated as in (16).
式(16)を式(12)と比較すると、SSF回路220では、出力抵抗がソースフォロワ回路210の1/rdpgmfbn倍に低減することがわかる。このため、SSF回路220における出力負荷の駆動力は、ソースフォロワ回路210に比べて高い。
Comparing equation (16) with equation (12) shows that the
図11に戻り、SSF回路220の動作原理について説明する。
Returning to FIG. 11, the operating principle of the
入力端子の電圧が上昇すると、駆動P型FET201のゲート電圧が上昇するため、駆動P型FET201のソース-ドレイン間電流が減少する。その結果、駆動P型FET201のソース電圧が上昇し、かつドレイン電圧が下降する。出力端子は駆動P型FET201のソースに接続されているから、駆動P型FET201のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。
When the voltage of the input terminal rises, the gate voltage of the drive P-
同時に、駆動P型FET201のドレイン電圧が下降することによって、帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。ここで、負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が増加に転じる。これにより、駆動P型FET201のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動P型FET201のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
At the same time, as the drain voltage of the drive P-
逆に、入力端子の電圧が下降すると、駆動P型FET201のゲート電圧が下降するため、駆動P型FET201のソース-ドレイン間電流が増加する。その結果、駆動P型FET201のソース電圧が下降し、かつドレイン電圧が上昇する。駆動P型FET201のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動P型FET201のドレイン電圧の上昇によって、帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が減少に転じる。これにより、駆動P型FET201のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動P型FET201のソース電圧下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive P-
以上のことから、SSF回路220では、ソースフォロワ回路210に比べて、出力変動が過渡状態から定常状態へ速やかに移行する。
As described above, in the
次に、SSF回路220の駆動方法を説明する。
Next, a method of driving the
負荷FET202のソースに電源電位Vddを印加し、電流源FET203のソース及び帰還N型FET105のソースに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とし、電流源FET203のゲートに固定電位V2を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>V2>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動P型FET201のソースに接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
次に、本実施の形態に係る増幅回路200の動作原理について説明する。図13は、図8Aの増幅回路200の小信号等価回路を示す図である。駆動P型FET201のドレイン及び出力端子におけるキルヒホッフの電流則から、式(13)及び次の式(17)が成り立つ。
Next, the principle of operation of the
Vin=0とすると、式(13)及び式(17)から、出力抵抗を次の式(18)のように算出できる。 Assuming that V in =0, the output resistance can be calculated by the following equation (18) from equations (13) and (17).
チャネル長変調が無い理想的なFETでは、rlp→∞、rcn→∞、gmdprdp>>1、gmfbnrfbn>>1、及びgmfbprfbp>>1であるから、式(18)は、次の式(19)のように近似できる。 For an ideal FET without channel length modulation, r lp →∞, r cn →∞, gm dp r dp >>1, gm fbn r fbn >>1, and gm fbp r fbp >>1, so the equation (18) can be approximated by the following equation (19).
式(19)を式(16)と比較すると、増幅回路200では、出力抵抗がSSF回路220のgmfbn/(gmfbn+gmfbp)倍に低減することがわかる。このため、増幅回路200における出力負荷の駆動力は、SSF回路220に比べて高い。
Comparing equation (19) with equation (16), it can be seen that the
図8Aに戻り、増幅回路200の動作原理について説明する。
Returning to FIG. 8A, the operating principle of the
入力端子の電圧が上昇すると、駆動P型FET201のゲート電圧が上昇するため、駆動P型FET201のソース-ドレイン間電流が減少する。その結果、駆動P型FET201のソース電圧が上昇し、かつドレイン電圧が下降する。駆動P型FET201のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動P型FET201のドレイン電圧が下降することによって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加し、かつ、帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。ここで、負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が増加に転じる。これにより、駆動P型FET201のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動P型FET201のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltage of the drive P-
逆に、入力端子の電圧が下降すると、駆動P型FET201のゲート電圧が下降するため、駆動P型FET201のソース-ドレイン間電流が増加する。その結果、駆動P型FET201のソース電圧が下降し、かつドレイン電圧が上昇する。駆動P型FET201のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動P型FET201のドレイン電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少し、かつ、帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が減少に転じる。これにより、駆動P型FET201のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動P型FET201のソース電圧下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive P-
以上から、増幅回路200では、SSF回路220に比べて、帰還P型FET104が追加されたため出力帰還速度が大きくなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立下時よりも立上時において、出力帰還速度が速くなる。そのため、増幅回路200の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路200の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, in the
次に、増幅回路200の駆動方法を説明する。
Next, a method of driving the
負荷FET202のソース及び帰還P型FET104のソースに電源電位Vddを印加し、電流源FET203のソース及び帰還N型FET105のソースに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とし、電流源FET203のゲートに固定電位V2を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>V2>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動P型FET201のソースに接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
[2-3.大信号動作]
増幅回路200の大信号動作を、従来のソースフォロワ回路及びSSF回路の大信号動作と比較しながら説明する。ここでは簡単のため、チャネル長変調効果及び基板バイアス効果は考慮しない。また、駆動P型FET201、負荷FET202、及び帰還P型FET104のそれぞれのしきい値電圧Vthdp,Vthlp,Vthfbpは負値とし、それぞれの利得係数βdp,βlp,βfbpは正値とする。電流源FET203及び帰還N型FET105のそれぞれのしきい値電圧Vthcn,Vthfbnは正値とし、それぞれの利得係数βcn,βfbnは正値とする。
[2-3. Large signal operation]
The large-signal operation of the
従来のソースフォロワ回路210の構成を示す図9において、駆動P型FET201のゲート-ソース間電圧はVgsdp=Vin-Voutであり、負荷FET202のゲート-ソース間電圧はVgslp=V1-Vddである。したがって、βx=μxCxWx/Lxとすると、飽和領域で動作する時の駆動P型FET201及び負荷FET202のそれぞれのドレイン-ソース間電流Idsdp,Idslpは、以下の式(201),式(202)で表される。
In FIG. 9 showing the configuration of the conventional
図9において-Idsdn=-Idslnであるから、VoutとVinの関係式は、次の式(203)のようになる。 Since -Ids dn = -Ids ln in FIG. 9, the relational expression between Vout and Vin is expressed by the following equation (203).
この式から、Vout≠Vinであり、次の式(204)で表されるオフセット電圧Vosが存在することがわかる。 From this equation, it can be seen that Vout≠Vin and that there is an offset voltage Vos represented by the following equation (204).
SSF回路220の構成を示す図11において、電流源FET203のゲート-ソース間電圧はVgscn=V2-Vthcnであり、帰還N型FET105のゲート-ソース間電圧はVgsfbn=VA-Vdd-Vthfbnである。したがって、飽和領域で動作する時の電流源FET203及び帰還N型FET105のそれぞれのドレイン-ソース間電流Idscn,Idsfbnは、以下の式(205),式(206)で表される。
In FIG. 11 showing the configuration of the
図11では、-Idsdp=Idscnであるから、VoutとVinの関係式は、次の式(207)のようになる。 Since -Ids dp =Ids cn in FIG. 11, the relational expression between Vout and Vin is given by the following equation (207).
この式から、Vout≠Vinであり、次の式(208)で表されるオフセット電圧Vosが存在することがわかる。 From this equation, it can be seen that Vout≠Vin and that there is an offset voltage Vos represented by the following equation (208).
本発明の実施の形態2に係る増幅回路200の構成を示す図8Aにおいて、帰還P型FET104のゲート-ソース間電圧はVA-Vdd-Vthfbpであるから、帰還P型FET104が飽和領域で動作する時のドレイン-ソース間電流Idsfbpは、次の式(209)で表される。
In FIG. 8A showing the configuration of
図8Aにおいて-Idsdp=Idscnであるから、VoutとVinの関係式は、次の式(210)のようになる。 Since -Ids dp =Ids cn in FIG. 8A, the relational expression between Vout and Vin becomes the following equation (210).
この式から、Vout≠Vinであり、次の式(211)で表されるオフセット電圧Vosが存在することがわかる。 From this equation, it can be seen that Vout≠Vin and that there is an offset voltage Vos represented by the following equation (211).
図8Aにおいて、駆動P型FET201のソース及び負荷FET202のドレインと、帰還P型FET104のドレイン及び帰還N型FET105のドレインとの間に流れる電流をI0とする。また、出力端子OUTに出入りする電流をIoutとする。増幅回路200が過渡状態で動作しているときはIout≠0であるが、定常状態で動作しているときはIout=0である。
In FIG. 8A, the current flowing between the source of the drive P-
本実施の形態における増幅回路200は、従来のSSF回路220と異なり、定常状態(Iout=0)においてI0=0であることを特徴とする。あるいは、増幅回路200は、定常状態(Iout=0)においてI0が-1μA≦I0≦+1μAを満たすことを特徴とする。これに対して、従来のSSF回路220では、定常状態(Iout=0)及び過渡状態(Iout≠0)のいずれにおいてもI0≠0である。ここで、式(202)及び式(205)にチャネル長変調効果を入れると、それぞれ次の式(212)及び式(213)となる。
Unlike the
ここで、λlpは、負荷FET202のチャネル長変調係数であり、λcnは、電流源FET203のチャネル長変調係数である。
where λ lp is the channel length modulation factor of
I0=0のとき、駆動P型FET201、負荷FET202、及び電流源FET203の電流は帰還P型FET104及び帰還N型FET105との間で出入りしないから、Idslp=-Idscnとなり、負荷FET202のゲート電圧V1と電流源FET203のゲート電圧V2との間には、次の式(214)の関係が成り立つ。
When I0=0, the currents in drive P-
特に、チャネル長変調効果が無い場合、すなわちλlp=λcn=0の場合、V1とV2との間には、次の式(215)の関係が成り立つ。 In particular, when there is no channel length modulation effect, that is, when λ lp =λ cn =0, the following equation (215) holds between V1 and V2.
特に、Vthlp=-Vthcn、かつβlp=βcnのとき、V1とV2の関係式は次の式(216)となる。
V1+V2=Vdd …(216)
In particular, when Vth lp =−Vth cn and β lp =β cn , the relational expression between V1 and V2 is the following equation (216).
V1+V2=Vdd (216)
同様に、I0=0のとき、帰還P型FET104及び帰還N型FET105の電流は駆動N型FET101、負荷FET102、及び電流源FET103との間で出入りしないから、CMOSインバータの定常状態と同様に-Idsfbp=Idsfbnとなる。したがって、しきい値電圧VthfbpとVthfbnとの間、及び利得係数βfbpとβfbnとの間には次の関係式(217)が成り立つ。
-Vthfbp=Vthfbn かつ βfbp=βfbn …(217)
Similarly, when I0 = 0, feedback P-
−Vth fbp =Vth fbn and β fbp =β fbn (217)
よって、理論上は式(215)及び式(217)が満たされる時にI0=0となるが、実際の回路では製造ばらつきがあるため、I0=0から若干ずれることがある。その場合、以下に述べる方法でV1又はV2を調整してI0=0とすることができる。 Therefore, theoretically, I0=0 when equations (215) and (217) are satisfied, but in actual circuits there are manufacturing variations, so I0=0 may deviate slightly. In that case, V1 or V2 can be adjusted so that I0=0 by the method described below.
図8Bは、本発明の実施の形態2の第1変形例に係る増幅回路250の構成を示す図である。増幅回路250は、増幅回路200と比較して、駆動P型FET201のソース及び負荷FET202のドレイン(図示のノードX)と、帰還P型FET104のドレイン及び帰還N型FET105のドレイン(出力端子OUT)との間が接続されていない。増幅回路250のノードXと出力端子OUTとの間に差動増幅器又は検流計を接続したものは、ホイートストンブリッジとなる。このホイートストンブリッジにおいて、I0=0とするためには、差動増幅器の出力が0Vとなるように、又は検流計の指針が0点となるように、V1又はV2を変化させればよい。
FIG. 8B is a diagram showing the configuration of
ここで、増幅回路200と増幅回路250とが同一チップ上で近傍にある時、増幅回路250でI0=0となるV1又はV2の条件は、増幅回路200でI0=0となるV1又はV2の条件に等しいと考えられる。よって、増幅回路250を用いてI0=0となるV1又はV2の条件を抽出した後、当該条件を増幅回路200に適用してI0=0とすることができる。あるいは、増幅回路250でI0=0となるようにV1又はV2を調整した後、増幅回路250のノードXと出力端子OUTとを短絡して使用してもよい。例えば、増幅回路250は、I0=0となるV1及び/又はV2の条件を抽出するために使用されるTEG回路であってもよい。このように、増幅回路200と、TEG回路として機能する増幅回路250とは、同一チップの上に形成される複合回路であってもよい。
Here, when the
図8Cは、本発明の実施の形態1の第2変形例に係る増幅回路260の構成を示す図である。増幅回路260は、増幅回路200と比較して、スイッチ261及び差動増幅器262を更に備える。スイッチ261及び差動増幅器262は、ノードXと出力端子OUTとの間に接続されている。増幅回路260においてI0=0とするためには、スイッチ261をOFFしてノードXと出力端子OUTを切断し、差動増幅器262の出力電圧が0VになるようにV1又はV2を調整する。増幅回路260の使用時は、スイッチ261をONしてノードXと出力端子OUTとを短絡する。
FIG. 8C is a diagram showing the configuration of
このように、増幅回路200において、ノードXと出力端子OUTとは、事後的に、すなわちI0=0となるようにV1又はV2を調整した後に、短絡することができるように構成されてもよい。
In this way, in the
以上から、本実施の形態における増幅回路200,250,260では、従来のSSF回路120と異なり、定常状態Iout=0でI0=0となり、帰還P型FET104及び帰還N型FET105のソース-ドレイン間電流が同等になる。したがって、帰還P型FET104及び帰還N型FET105から成るCMOSインバータの入出力特性が対称となるとともに、増幅回路内の余分な定常電流が低減する。つまり、増幅回路200,250,260の出力波形の立上及び立下特性が対称であって最短となるとともに、増幅回路200,250,260の消費電力が低減する。
As described above, in the
増幅回路200では、従来のSSF回路220と異なり、帰還P型FET104及び帰還N型FET105がエンハンスメント型(Normally Off)であることを特徴とする。本実施の形態においても、帰還P型FET104及び帰還N型FET105から成るCMOSインバータにおける入力電圧と貫通電流との関係を示すグラフは図1Dと同様であり、貫通電流の最大値Imaxは、前述の式(118)で表される。また、帰還P型FET104及び帰還N型FET105から成るCMOSインバータの時定数τは前述の式(119)で表される。前述のように、τの増加を抑えつつImaxを減少させるためには、例えば、βを減少させるのではなく、Vthを増加させればよい。
Unlike the
以上から、本実施の形態における増幅回路200では、帰還P型FET104及び帰還N型FET105がエンハンスメント型(Normally Off)であるため、デプレッション型(Normally On)と異なり、しきい値電圧Vth=-Vthfbp=Vthfbnが0より大きくなる。そのため、帰還P型FET104及び帰還N型FET105から成るCMOSインバータの貫通電流が低減して、増幅回路200の消費電力が低減する。
As described above, in the
さらに、本実施の形態における増幅回路200では、従来のSSF回路220と異なり、駆動P型FET201、負荷FET202、及び電流源FET203がデプレッション型(Normally On)であることを特徴とする。ここでは簡単のため、Vth=Vthcn=-Vthlp=-Vthdp、β=βcn=βlp=βdpの場合について説明する。
Further, unlike the
駆動P型FET201及び電流源FET203が飽和領域で動作する時は、式(207)が成り立つため、増幅回路200のVinとVoutとの関係は線形である。しかし、駆動P型FET201及び電流源FET203が線形領域で動作する時は、式(207)からずれるため、VinとVoutとの関係の線形性が低下する。そこで、増幅回路200の入出力特性の線形性を保つため、FETが飽和領域で動作することを前提に、駆動P型FET201、負荷FET202、及び電流源FET203を最適化する。
When the drive P-
FETが飽和領域で動作する条件は、N型FETではVds≧Vgs-Vth≧0であり、P型FETではVds≦Vgs+Vth≦0である。そのため、駆動P型FET201、負荷FET202、及び電流源FET203が飽和領域で動作するのは、次の3式(218),(219),(220)が成り立つ場合である。
The conditions under which the FET operates in the saturation region are Vds≧Vgs−Vth≧0 for N-type FETs and Vds≦Vgs+Vth≦0 for P-type FETs. Therefore, the drive P-
Vdslp≦Vgslp+Vth≦0 …(218)
Vdsdp≦Vgsdp+Vth≦0 …(219)
Vdscn≧Vgscn-Vth≧0 …(220)
Vds lp ≤ Vgs lp + Vth ≤ 0 (218)
Vds dp ≤ Vgs dp + Vth ≤ 0 (219)
Vds cn ≥ Vgs cn - Vth ≥ 0 (220)
ここで、Vdslp=Vout-Vdd、Vdsdp=VA-Vout、及びVdscn=VAであり、Vgslp=V1-Vdd、Vgsdp=Vin-Vout、及びVgscn=V2である。これらを式(218),(219),(220)に代入すると次の式(221),(222),(223)が得られる。 where Vds lp =Vout-Vdd, Vds dp =V A -Vout, and Vds cn =V A , Vgs lp =V1-Vdd, Vgs dp =Vin-Vout, and Vgs cn =V2. By substituting these into equations (218), (219) and (220), the following equations (221), (222) and (223) are obtained.
Vout≦V1+Vth≦Vdd …(221)
VA≦Vin+Vth≦Vout …(222)
VA≧V2-Vth≧0 …(223)
Vout≦V1+Vth≦Vdd (221)
VA≤Vin +Vth≤Vout (222)
V A ≧V2−Vth≧0 (223)
式(221),(222),(223)をまとめると次の式(224)となる。
0≦V2-Vth≦Vin+Vth≦V1+Vth≦Vdd …(224)
Formulas (221), (222), and (223) are combined into the following formula (224).
0≤V2-Vth≤Vin+Vth≤V1+Vth≤Vdd (224)
式(224)から、駆動P型FET201、負荷FET202、及び電流源FET203は、V2-2Vth≦Vin≦V1において飽和領域で動作し、この場合にはVinとVoutとの関係の線形性が保たれる。ここで、V2の下限値はVth、V1の上限値はVdd-Vthであるから、Vinの最大範囲は-Vth≦Vin≦Vdd(電圧範囲Vdd)となる。
From equation (224), the drive P-
よって、Vthを低減することで、VinとVoutとの関係が線形となるVin範囲が全体的に上方へシフトする。そのため、P型FETのホットキャリア発生を抑制できる。また、Vinと同様にVout(=Vdd+Vdslp)も全体的に上方へシフトし、チャネル長変調効果λVdslpによってIdslpが低減するため、消費電力が低減する。 Therefore, by reducing Vth, the entire Vin range in which the relationship between Vin and Vout is linear is shifted upward. Therefore, generation of hot carriers in the P-type FET can be suppressed. Also, like Vin, Vout (=Vdd+Vds lp ) also shifts upward overall, and Ids lp is reduced by the channel length modulation effect λVds lp , thereby reducing power consumption.
以上から、本実施の形態における増幅回路200では、駆動P型FET201及び電流源FET203がデプレッション型(Normally On)であるため、エンハンスメント型(Normally Off)と異なり、しきい値電圧Vth=Vthcn=-Vthlp=-Vthdpが0以下となる。そのため、増幅回路200の入力電圧を低減でき、増幅回路200の消費電力及びホットキャリア発生を抑制できる。
As described above, in the
以上のように、本実施の形態における増幅回路200によれば、帰還P型FET104及び帰還N型FET105からなるCMOSインバータ入出力特性が対称となるとともに、増幅回路内の余分な定常電流が低減する。そのため、出力波形の立上及び立下特性が対称であって最短となるとともに、消費電力を低減することができる。また、帰還P型FET104及び帰還N型FET105からなるCMOSインバータに流れる貫通電流が低減するため、消費電力が低減する。さらに、入出力特性が線形となる範囲が全体的にシフトするため、増幅回路の消費電力が低減し、ホットキャリア発生を抑制できる。
As described above, according to the
実施の形態3.
[3-1.構成]
図14は、本発明の実施の形態3に係る増幅回路300の構成を示す図である。増幅回路300は、ソースフォロワ回路の一形態である。増幅回路300は、電流源FET103のゲートの接続以外は図4に示したSSF回路120と同様の構成を有する。すなわち、電流源FET103のゲートは、SSF回路120では固定電位V2に接続されているが、増幅回路300では入力端子に接続されている。これによって、駆動N型FET101と電流源FET103はインバータ回路を構成する。
Embodiment 3.
[3-1. composition]
FIG. 14 is a diagram showing the configuration of
[3-2.動作]
図15は、図14の増幅回路300の小信号等価回路を示す図である。駆動N型FET101のドレイン及び出力端子におけるキルヒホッフの電流則から、次の式(20)及び式(21)が成り立つ。
[3-2. motion]
FIG. 15 is a diagram showing a small signal equivalent circuit of the
ここで、gmcpは電流源FET103の相互コンダクタンスである。
where gm_cp is the transconductance of
Vin=0とすると、式(20)及び式(21)から、出力抵抗を次の式(22)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (22) from equations (20) and (21).
式(22)は、SSF回路120の出力抵抗を示す式(6)と同一である。したがって、SSF回路120と本実施の形態における増幅回路300の出力抵抗は同じであり、出力負荷の駆動力も同じであることがわかる。
Equation (22) is the same as Equation (6) representing the output resistance of
図14に戻り、増幅回路300の動作原理について説明する。
Returning to FIG. 14, the principle of operation of the
入力端子の電圧が上昇すると、駆動N型FET101及び電流源FET103のゲート電圧が上昇するため、駆動N型FET101のソース-ドレイン間電流が増加し、かつ電流源FET103のソース-ドレイン間電流が減少する。その結果、SSF回路120よりも速やかに、駆動N型FET101のソース電圧が上昇し、かつドレイン電圧が下降する。駆動N型FET101のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動N型FET101のドレイン電圧の下降によって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が減少に転じる。これにより、駆動N型FET101のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動N型FET101のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltages of the driving N-
逆に、入力端子の電圧が下降すると、駆動N型FET101及び電流源FET103のゲート電圧が下降するため、駆動N型FET101のソース-ドレイン間電流が減少し、かつ電流源FET103のソース-ドレイン間電流が増加する。その結果、SSF回路120よりも速やかに、駆動N型FET101のソース電圧が下降し、かつドレイン電圧が上昇する。駆動N型FET101のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動N型FET101のドレイン電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が増加に転じる。これにより、駆動N型FET101のソース電圧下降及びドレイン電圧上昇が抑制される。駆動N型FET101のソース電圧下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltages of the drive N-
以上から、増幅回路300では、SSF回路120に比べて、電流源FET103が入力端子に接続されたため入力伝達速度が速くなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立下時よりも立上時において、入力伝達速度が速くなる。そのため、増幅回路300の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路300の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, in the
次に、増幅回路300の駆動方法を説明する。
Next, a method of driving the
負荷FET102のソースに接地電位を印加し、電流源FET103のソース及び帰還P型FET104のソースに電源電位Vddを印加する。負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で、駆動N型FET101のゲート及び電流源FET103のゲートに接続された入力端子に入力信号を入力し、駆動N型FET101のソースに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
実施の形態4.
[4-1.構成]
図16は、本発明の実施の形態4に係る増幅回路400の構成を示す図である。増幅回路400は、ソースフォロワ回路の一形態である。増幅回路400は、電流源FET203のゲートの接続以外は図11に示したSSF回路220と同様の構成を有する。すなわち、電流源FET203のゲートは、SSF回路220では固定電位V2に接続されているが、増幅回路400では入力端子に接続されている。これによって、駆動P型FET201と電流源FET203はインバータ回路を構成する。
Embodiment 4.
[4-1. composition]
FIG. 16 is a diagram showing the configuration of
[4-2.動作]
図17は、図16の増幅回路400の小信号等価回路を示す図である。駆動P型FET201のドレイン及び出力端子におけるキルヒホッフの電流則から、次の式(23)及び式(24)が成り立つ。
[4-2. motion]
FIG. 17 is a diagram showing a small signal equivalent circuit of the
ここで、gmcnは電流源FET203の相互コンダクタンスである。
where gm cn is the transconductance of
Vin=0とすると、式(23)及び式(24)から、出力抵抗を次の式(25)のように算出できる。 Assuming that V in =0, the output resistance can be calculated by the following equation (25) from equations (23) and (24).
式(25)は、SSF回路220の出力抵抗を示す式(15)と同一である。したがって、SSF回路220と本実施の形態における増幅回路400の出力抵抗は同じであり、出力負荷の駆動力も同じであることがわかる。
Equation (25) is the same as Equation (15) representing the output resistance of
図16に戻り、増幅回路400の動作原理について説明する。
Returning to FIG. 16, the operating principle of the
入力端子の電圧が上昇すると、駆動P型FET201及び電流源FET203のゲート電圧が上昇するため、駆動P型FET201のソース-ドレイン間電流が減少し、かつ電流源FET203のソース-ドレイン間電流が増加する。その結果、SSF回路220よりも速やかに、駆動P型FET201のソース電圧が上昇し、かつドレイン電圧が下降する。駆動P型FET201のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動P型FET201のドレイン電圧の下降によって、帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が増加に転じる。これにより、駆動P型FET201のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動P型FET201のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltages of the drive P-
逆に、入力端子の電圧が下降すると、駆動P型FET201及び電流源FET203のゲート電圧が下降するため、駆動P型FET201のソース-ドレイン間電流が増加し、かつ電流源FET203のソース-ドレイン間電流が減少する。その結果、SSF回路220よりも速やかに、駆動P型FET201のソース電圧が下降し、かつドレイン電圧が上昇する。駆動P型FET201のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動P型FET201のドレイン電圧の上昇によって、帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が減少に転じる。これにより、駆動P型FET201のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動P型FET201のソース電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltages of the drive P-
以上から、増幅回路400では、SSF回路220に比べて、電流源FET203が入力端子に接続されたため入力伝達速度が速くなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立下時よりも立上時において、入力伝達速度が速くなる。そのため、増幅回路400の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路400の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, in the
次に、増幅回路400の駆動方法を説明する。
Next, a method of driving the
負荷FET202のソースに電源電位Vddを印加し、電流源FET203のソース及び帰還N型FET105のソースに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で、駆動P型FET201のゲート及び電流源FET203のゲートに接続した入力端子に入力信号を入力し、駆動P型FET201のソースに接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
実施の形態5.
[5-1.構成]
図18は、本発明の実施の形態5に係る増幅回路500の構成を示す図である。増幅回路500は、電流源FET103のゲートの接続以外は図1Aに示した増幅回路100と同様の構成を有する。すなわち、電流源FET103のゲートは、増幅回路100では固定電位V2に接続されているが、増幅回路500では入力端子に接続されている。これによって、駆動N型FET101と電流源FET103はインバータ回路を構成する。
Embodiment 5.
[5-1. composition]
FIG. 18 is a diagram showing the configuration of
[5-2.動作]
図19は、図18の増幅回路500の小信号等価回路を示す図である。駆動N型FET101のドレイン及び出力端子におけるキルヒホッフの電流則から、式(20)及び次の式(26)が成り立つ。
[5-2. motion]
FIG. 19 is a diagram showing a small signal equivalent circuit of the
Vin=0とすると、式(20)及び式(26)から、出力抵抗を次の式(27)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (27) from equations (20) and (26).
式(27)は、実施の形態1の増幅回路100の出力抵抗を示す式(9)と同一である。したがって、増幅回路100と本実施の形態における増幅回路500の出力抵抗は同じであり、出力負荷の駆動力も同じであることがわかる。
Equation (27) is the same as Equation (9) representing the output resistance of
図18に戻り、増幅回路500の動作原理について説明する。
Returning to FIG. 18, the operating principle of the
入力端子の電圧が上昇すると、駆動N型FET101及び電流源FET103のゲート電圧が上昇するため、駆動N型FET101のソース-ドレイン間電流が増加し、かつ電流源FET103のソース-ドレイン間電流が減少する。その結果、SSF回路120よりも速やかに、駆動N型FET101のソース電圧が上昇し、かつドレイン電圧が下降する。駆動N型FET101のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動N型FET101のドレイン電圧が下降することによって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加し、かつ、帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。ここで、負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が減少に転じる。これにより、駆動N型FET101のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動N型FET101のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltages of the driving N-
逆に、入力端子の電圧が下降すると、駆動N型FET101及び電流源FET103のゲート電圧が下降するため、駆動N型FET101のソース-ドレイン間電流が減少し、かつ電流源FET103のソース-ドレイン間電流が増加する。その結果、SSF回路120よりも速やかに、駆動N型FET101のソース電圧が下降し、かつドレイン電圧が上昇する。駆動N型FET101のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動N型FET101のドレイン電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少し、かつ、帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が増加に転じる。これにより、駆動N型FET101のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動N型FET101のソース電圧下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltages of the drive N-
以上から、増幅回路500では、SSF回路120に比べて、帰還N型FET105が追加されたため出力帰還速度が大きくなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立上時よりも立下時において、出力帰還速度が速くなる。そのため、増幅回路500の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路500の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, in the
次に、増幅回路500の駆動方法を説明する。
Next, a method of driving the
負荷FET102のソース及び帰還N型FET105のソースに接地電位を印加し、電流源FET103のソース及び帰還P型FET104のソースに電源電位Vddを印加する。負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で、駆動N型FET101のゲート及び電流源FET103のゲートに接続された入力端子に入力信号を入力し、駆動N型FET101のソースに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
実施の形態6.
[6-1.構成]
図20は、本発明の実施の形態6に係る増幅回路600の構成を示す図である。増幅回路600は、電流源FET203のゲートの接続以外は図8Aに示した増幅回路200と同様の構成を有する。すなわち、電流源FET203のゲートは、増幅回路200では固定電位V2に接続されているが、増幅回路600では入力端子に接続されている。これによって、駆動P型FET201と電流源FET203はインバータ回路を構成する。
Embodiment 6.
[6-1. composition]
FIG. 20 shows a configuration of
[6-2.動作]
図21は、図20の増幅回路600の小信号等価回路を示す図である。駆動P型FET201のドレイン及び出力端子におけるキルヒホッフの電流則から、式(23)及び次の式(28)が成り立つ。
[6-2. motion]
FIG. 21 is a diagram showing a small signal equivalent circuit of the
Vin=0とすると、式(23)及び式(28)から、出力抵抗を次の式(29)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (29) from equations (23) and (28).
式(29)は、実施の形態2の増幅回路200の出力抵抗を示す式(18)と同一である。したがって、増幅回路200と本実施の形態における増幅回路600の出力抵抗は同じであり、出力負荷の駆動力も同じであることがわかる。
Equation (29) is the same as Equation (18) representing the output resistance of
図20に戻り、増幅回路600の動作原理について説明する。
Returning to FIG. 20, the principle of operation of the
入力端子の電圧が上昇すると、駆動P型FET201のゲート電圧が上昇するため、駆動P型FET201のソース-ドレイン間電流が減少し、かつ電流源FET203のソース-ドレイン間電流が増加する。その結果、SSF回路220よりも速やかに、駆動P型FET201のソース電圧が上昇し、かつドレイン電圧が下降する。駆動P型FET201のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動P型FET201のドレイン電圧が下降することによって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加し、かつ、帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。ここで、負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が増加に転じる。これにより、駆動P型FET201のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動P型FET201のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltage of the drive P-
逆に、入力端子の電圧が下降すると、駆動P型FET201のゲート電圧が下降するため、駆動P型FET201のソース-ドレイン間電流が増加し、かつ電流源FET203のソース-ドレイン間電流が減少する。その結果、SSF回路220よりも速やかに、駆動P型FET201のソース電圧が下降し、かつドレイン電圧が上昇する。駆動P型FET201のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動P型FET201のドレイン電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少し、かつ、帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が減少に転じる。これにより、駆動P型FET201のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動P型FET201のソース電圧下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive P-
以上から、増幅回路600では、SSF回路220に比べて、帰還P型FET104が追加されたため出力帰還速度が大きくなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立下時よりも立上時において、出力帰還速度が速くなる。そのため、増幅回路600の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路600の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, since the feedback P-
次に、増幅回路600の駆動方法を説明する。
Next, a method of driving the
負荷FET202のソース及び帰還P型FET104のソースに電源電位Vddを印加し、電流源FET203のソース及び帰還N型FET105のソースに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で駆動P型FET201のゲート及び電流源FET203のゲートに接続された入力端子に入力信号を入力し、駆動P型FET201のソースに接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
実施の形態7.
[7-1.構成]
図22は、本発明の実施の形態7に係る増幅回路700の構成を示す図である。増幅回路700は、ダーリントン回路の一形態である。増幅回路700は、駆動N型FET101、負荷FET102、帰還N型FET105及び帰還PNP型バイポーラトランジスタ(BJT、Bipolar Junction Transistor)504を備える。
Embodiment 7.
[7-1. composition]
FIG. 22 shows a configuration of
負荷FET102のソースはGNDに接続され、ドレインは駆動N型FET101のソースに接続されている。駆動N型FET101のドレインは帰還PNP型BJT504のベースに接続されている。駆動N型FET101のゲートには、増幅回路100の入力端子INが接続されている。負荷FET102のゲートには、固定電位V1が入力される。
The
ここで、BJTの導電型を表す「PNP型」及び「NPN型」は、本発明の「第1導電型」及び「第2導電型」の一例である。第1導電型がPNP型であり、第2導電型がNPN型であってもよいし、その逆であってもよい。 Here, the "PNP type" and "NPN type" representing the conductivity type of the BJT are examples of the "first conductivity type" and "second conductivity type" in the present invention. The first conductivity type may be the PNP type and the second conductivity type may be the NPN type, or vice versa.
また、BJTの「ベース」、「エミッタ」、及び「コレクタ」は、それぞれ本発明の「制御端子」、「第1端子」、及び「第2端子」の一例である。 Also, the "base", "emitter" and "collector" of the BJT are examples of the "control terminal", "first terminal" and "second terminal" of the present invention, respectively.
帰還PNP型BJT504のエミッタは電源に接続され、コレクタは帰還N型FET105のドレインに接続されている。帰還N型FET105のソースは、GNDに接続されている。帰還PNP型BJT504のコレクタと帰還N型FET105のドレインとの接続点は、出力端子OUTに接続されている。
The
図1Aに示した実施の形態1の増幅回路100と比較すると、増幅回路700は、増幅回路100において、帰還P型FET104を帰還PNP型BJT504に変更し、電流源FET103を取り除いた構成を有する。
Compared with
[7-2.動作]
増幅回路700の動作原理を、従来のソースフォロワ回路110(図2)及び従来のFET入力インバ-テッドダーリントン(ID)回路の動作原理と比較しながら説明する。
[7-2. motion]
The principle of operation of the
図23は、従来のFET入力ID回路720の構成を示す図である。FET入力ID回路720は、図2に示したソースフォロワ回路110に加えて、帰還PNP型BJT504を備える。帰還PNP型BJT504のエミッタは電源に接続され、コレクタは出力端子OUTに接続され、ベースは駆動N型FET101のドレインに接続されている。これによって、帰還PNP型BJT504は帰還回路を構成する。図22の増幅回路700と比較すると、FET入力ID回路720は、増幅回路700から帰還N型FET105を省いた構成を有する。
FIG. 23 shows a configuration of a conventional FET
図24は、図23のFET入力ID回路720の小信号等価回路を示す図である。駆動N型FET101のドレイン及び出力端子におけるキルヒホッフの電流則から、次の式(30)及び式(31)が成り立つ。
FIG. 24 is a diagram showing a small signal equivalent circuit of the FET
ここで、rfbp_bは帰還PNP型BJT504のベース抵抗、rfbp_cは帰還PNP型BJT504のコレクタ抵抗である。
where r fbp_b is the base resistance of the
Vin=0とすると、式(30)及び式(31)から、出力抵抗を次の式(32)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (32) from equations (30) and (31).
チャネル長変調が無い理想的なFETでは、rln→∞、rdn>>rfbp_b、gmdnrdn>>1、及びgmfbprfbp_c>>1であるから、式(32)は、次の式(33)のように近似できる。 For an ideal FET without channel length modulation, r ln →∞, r dn >>r fbp_b , gm dn r dn >>1, and gm fbp r fbp_c >>1, so equation (32) becomes can be approximated as in equation (33).
式(33)を式(3)と比較すると、FET入力ID回路720では、出力抵抗がソースフォロワ回路110の1/gmfbprfbp_b倍に低減することがわかる。このため、FET入力ID回路720における出力負荷の駆動力は、ソースフォロワ回路110に比べて高い。
Comparing equation (33) with equation (3), it can be seen that the FET
図23に戻り、FET入力ID回路720の動作原理について説明する。
Returning to FIG. 23, the principle of operation of the FET
入力端子の電圧が上昇すると、駆動N型FET101のゲート電圧が上昇するため、駆動N型FET101のソース-ドレイン間電流が増加する。その結果、駆動N型FET101のソース電圧が上昇し、かつドレイン電圧が下降する。駆動N型FET101のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動N型FET101のドレイン電圧の下降によって、帰還PNP型BJT504のベース電圧が下降してコレクタ電流が増加する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が減少に転じる。これにより、駆動N型FET101のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動N型FET101のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltage of the drive N-
逆に、入力端子の電圧が下降すると、駆動N型FET101のゲート電圧が下降するため、駆動N型FET101のソース-ドレイン間電流が減少する。その結果、駆動N型FET101のソース電圧が下降し、かつドレイン電圧が上昇する。駆動N型FET101のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動N型FET101のドレイン電圧の上昇によって、帰還PNP型BJT504のベース電圧が上昇してコレクタ電流が減少する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が増加に転じ、駆動N型FET101のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動N型FET101のソース電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive N-
以上のことから、FET入力ID回路720では、ソースフォロワ回路110に比べて、出力変動が過渡状態から定常状態へ速やかに移行する。
As described above, in the FET
次に、FET入力ID回路720の駆動方法を説明する。
Next, a method of driving the FET
負荷FET102のソースに接地電位を印加し、帰還PNP型BJT504のエミッタに電源電位Vddを印加し、負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動N型FET101のソースに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
次に、本実施の形態に係る増幅回路700の動作原理について説明する。図25は、図22の増幅回路700の小信号等価回路を示す図である。駆動N型FET101のドレイン及び出力端子におけるキルヒホッフの電流則から、式(30)及び次の式(34)が成り立つ。
Next, the principle of operation of
Vin=0とすると、式(30)及び式(34)から、出力抵抗を次の式(35)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (35) from equations (30) and (34).
チャネル長変調が無い理想的なFETでは、rln→∞、rdn>>rfbp_b、gmdnrdn>>1、gmfbnrfbn、及びgmfbprfbp_c>>1であるから、式(35)は、次の式(36)のように近似できる。 For an ideal FET without channel length modulation, r ln →∞, r dn >>r fbp_b , gm dn r dn >>1, gm fbn r fbn and gm fbp r fbp_c >>1, so the equation ( 35) can be approximated by the following equation (36).
式(36)を式(33)と比較すると、増幅回路700では、出力抵抗がFET入力ID回路720のgmfbp/(gmfbn+gmfbp)倍に低減することがわかる。このため、増幅回路700における出力負荷の駆動力は、FET入力ID回路720に比べて高い。
Comparing equation (36) with equation (33) shows that
図22に戻り、増幅回路700の動作原理について説明する。
Returning to FIG. 22, the principle of operation of the
入力端子の電圧が上昇すると、駆動N型FET101のゲート電圧が上昇するため、ソース-ドレイン間電流が増加する。その結果、駆動N型FET101のソース電圧が上昇し、かつドレイン電圧が下降する。駆動N型FET101のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動N型FET101のドレイン電圧の下降によって、帰還PNP型BJT504のベース電圧が下降してコレクタ電流が増加し、かつ帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が減少に転じる。これにより、駆動N型FET101のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動N型FET101のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltage of the drive N-
逆に、入力端子の電圧が下降すると、駆動N型FET101のゲート電圧が下降するため、ソース-ドレイン間電流が減少する。その結果、駆動N型FET101のソース電圧が下降し、かつドレイン電圧が上昇する。駆動N型FET101のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動N型FET101のドレイン電圧の上昇によって、帰還PNP型BJT504のベース電圧が上昇してコレクタ電流が減少し、かつ帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動N型FET101のソース-ドレイン間電流が増加に転じる。これにより、駆動N型FET101のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動N型FET101のソース電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive N-
以上から、本実施の形態における増幅回路700では、FET入力ID回路720に比べて、帰還N型FET105が追加されたため出力帰還速度が速くなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立上時よりも立下時において、出力帰還速度が速くなる。そのため、増幅回路700の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路700の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, in the
次に、増幅回路700の駆動方法を説明する。
Next, a method of driving the
負荷FET102のソース及び帰還N型FET105のソースに接地電位を印加し、帰還PNP型BJT504のエミッタに電源電位Vddを印加する。負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係を満たすものとする。この状態で入力端子に入力信号を入力し、駆動N型FET101のソースに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
なお、本実施の形態において、帰還N型FET105を帰還NPN型BJTに変更することはできない。なぜなら、その場合は帰還PNP型BJT504のエミッタ-ベース間電流が、帰還NPN型BJTのベース-エミッタ間電流となってしまい、帰還PNP型BJT504及び帰還NPN型BJTの両方に、常時コレクタ電流が流れてしまうからである。
In this embodiment, the feedback N-
実施の形態8.
[8-1.構成]
図26は、本発明の実施の形態6に係る増幅回路800の構成を示す図である。増幅回路800は、ダーリントン回路の一形態である。実施の形態8の増幅回路800では、実施の形態7の増幅回路700と異なり、駆動FETがP型FETである。
Embodiment 8.
[8-1. composition]
FIG. 26 shows a configuration of
増幅回路800は、駆動P型FET201、負荷FET202、帰還P型FET104及び帰還NPN型BJT605を備える。
The
負荷FET202のソースは電源に接続され、ドレインは駆動P型FET201のソースに接続されている。駆動P型FET201のゲートには、増幅回路800の入力端子INが接続されている。負荷FET202のゲートには、固定電位V1が入力される。
The
駆動P型FET201のソースと負荷FET202のドレインとの接続点は、出力端子OUTに接続されている。
A connection point between the source of the drive P-
帰還P型FET104のソースは電源に接続され、ドレインは帰還NPN型BJT605のコレクタに接続されている。帰還NPN型BJT605のエミッタは、GNDに接続されている。帰還P型FET104のゲート及び帰還NPN型BJT605のベースは、共に、駆動P型FET201のドレインに接続されている。
The source of feedback P-
帰還P型FET104のドレインと帰還NPN型BJT605のコレクタとの接続点は、出力端子OUTに接続されている。
A connection point between the drain of the feedback P-
[8-2.動作]
増幅回路800の動作原理を、従来のソースフォロワ回路110(図2)及び従来のFET入力インバ-テッドダーリントン(ID)回路の動作原理と比較しながら説明する。
[8-2. motion]
The principle of operation of the
図27は、従来のFET入力ID回路820の構成を示す図である。FET入力ID回路820は、図2に示したソースフォロワ回路110に加えて、帰還NPN型BJT605を備える。帰還NPN型BJT605のエミッタはGNDに接続され、コレクタは出力端子OUTに接続され、ベースは駆動P型FET201のソースに接続されている。これによって、帰還NPN型BJT605は帰還回路を構成する。図26の増幅回路800と比較すると、FET入力ID回路820は、増幅回路800から帰還P型FET104を省いた構成を有する。
FIG. 27 shows a configuration of a conventional FET
図28は、図27のFET入力ID回路820の小信号等価回路を示す図である。駆動P型FET201のドレイン及び出力端子におけるキルヒホッフの電流則から、次の式(37)及び式(38)が成り立つ。
FIG. 28 is a diagram showing a small signal equivalent circuit of the FET
ここで、rfbn_bは帰還NPN型BJT605のベース抵抗、rfbn_cは帰還NPN型BJT605のコレクタ抵抗である。
where r fbn_b is the base resistance of the
Vin=0とすると、式(37)及び式(38)から、出力抵抗を次の式(39)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (39) from equations (37) and (38).
チャネル長変調が無い理想的なFETでは、rlp→∞、rdn>>rfbn_b、gmdprdp>>1、及びgmfbnrfbn_c>>1であるから、式(39)は、次の式(40)のように近似できる。 For an ideal FET without channel length modulation, r lp →∞, r dn >>r fbn_b , gm dp r dp >>1, and gm fbn r fbn_c >>1, so equation (39) becomes can be approximated as in equation (40).
式(40)を式(3)と比較すると、FET入力ID回路820では、出力抵抗がソースフォロワ回路110の1/gmfbnrfbn_b倍に低減することがわかる。このため、FET入力ID回路820における出力負荷の駆動力は、ソースフォロワ回路110に比べて高い。
Comparing equation (40) with equation (3) shows that the FET
図27に戻り、FET入力ID回路820の動作原理について説明する。
Returning to FIG. 27, the principle of operation of the FET
入力端子の電圧が上昇すると、駆動P型FET201のゲート電圧が上昇するため、駆動P型FET201のソース-ドレイン間電流が減少する。その結果、駆動P型FET201のソース電圧が上昇し、かつドレイン電圧が下降する。駆動P型FET201のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動P型FET201のドレイン電圧の下降によって、帰還NPN型BJT605のベース電圧が下降してコレクタ電流が減少する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が増加に転じる。これにより、駆動P型FET201のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動P型FET201のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltage of the drive P-
逆に、入力端子の電圧が下降すると、駆動P型FET201のゲート電圧が下降するため、駆動P型FET201のソース-ドレイン間電流が増加する。その結果、駆動P型FET201のソース電圧が下降し、かつドレイン電圧が上昇する。駆動P型FET201のソース電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動P型FET201のドレイン電圧の上昇によって、帰還NPN型BJT605のベース電圧が上昇してコレクタ電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が減少に転じる。これにより、駆動P型FET201のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動P型FET201のソース電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive P-
以上のことから、FET入力ID回路820では、ソースフォロワ回路110に比べて、出力変動が過渡状態から定常状態へ速やかに移行する。
As described above, in the FET
次に、FET入力ID回路820の駆動方法を説明する。
Next, a method of driving the FET
負荷FET102のソースに電源電位Vddを印加し、帰還NPN型BJT605のエミッタに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動P型FET201に接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
次に、本実施の形態に係る増幅回路800の動作原理について説明する。図29は、図26の増幅回路800の小信号等価回路を示す図である。駆動P型FET201のドレイン及び出力端子におけるキルヒホッフの電流則から、式(37)及び次の式(41)が成り立つ。
Next, the principle of operation of
Vin=0とすると、式(37)及び式(41)から、出力抵抗を次の式(42)のように算出できる。 Assuming that V in =0, the output resistance can be calculated by the following equation (42) from equations (37) and (41).
チャネル長変調が無い理想的なFETでは、rlp→∞、rdn>>rfbn_b、gmdprdp>>1、gmfbnrfbn_c、及びgmfbprfbp>>1であるから、式(42)は、次の式(43)のように近似できる。 For an ideal FET without channel length modulation, r lp →∞, r dn >>r fbn_b , gm dp r dp >>1, gm fbn r fbn_c , and gm fbp r fbp >>1, so the equation ( 42) can be approximated by the following equation (43).
式(43)を式(30)と比較すると、増幅回路800では、出力抵抗がFET入力ID回路820のgmfbn/(gmfbn+gmfbp)倍に低減することがわかる。このため、増幅回路800における出力負荷の駆動力は、FET入力ID回路820に比べて高い。
Comparing equation (43) with equation (30) shows that
図26に戻り、増幅回路800の動作原理について説明する。
Returning to FIG. 26, the principle of operation of the
入力端子の電圧が上昇すると、駆動P型FET201のゲート電圧が上昇するため、ソース-ドレイン間電流が減少する。その結果、駆動P型FET201のソース電圧が上昇し、かつドレイン電圧が下降する。駆動P型FET201のソース電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動P型FET201のドレイン電圧の下降によって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加、かつ帰還NPN型BJT605のベース電圧が下降してコレクタ電流が減少する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が増加に転じ、駆動P型FET201のソース電圧の上昇及びドレイン電圧の下降が抑制される。駆動P型FET201のソース電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the gate voltage of the driving P-
逆に、入力端子の電圧が下降すると、駆動P型FET201のゲート電圧が下降するため、ソース-ドレイン間電流が増加する。その結果、駆動P型FET201のソース電圧が下降、かつドレイン電圧が上昇する。駆動P型FET201のソース電圧の下降とは、すなわち出力端子の電圧下降である。同時に、駆動P型FET201のドレイン電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少し、かつ帰還NPN型BJT605のベース電圧が上昇してコレクタ電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動P型FET201のソース-ドレイン間電流が減少に転じ、駆動P型FET201のソース電圧の下降及びドレイン電圧の上昇が抑制される。駆動P型FET201のソース電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the gate voltage of the drive P-
以上から、本実施の形態における増幅回路800ではFET入力ID回路820に比べて、帰還P型FET104が追加されたため出力帰還速度が速くなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立下時よりも立上時において、出力帰還速度が速くなる。そのため、増幅回路800の出力波形において、立上及び立下は急峻となる一方で、立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路300の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, in
次に、増幅回路800の駆動方法を説明する。
Next, a method of driving the
負荷FET202のソース及び帰還P型FET104のソースに電源電位Vddを印加し、帰還NPN型BJT605のエミッタに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で、入力端子に入力信号を入力し、駆動P型FET201のソースに接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
なお、本実施の形態において、帰還P型FET104を帰還PNP型BJT504に変更することはできない。なぜなら、その場合は帰還PNP型BJT504のエミッタ-ベース間電流が、帰還NPN型BJT605のベース-エミッタ間電流となってしまい、帰還PNP型BJT504及び帰還NPN型BJT605の両方に、常時コレクタ電流が流れてしまうからである。
It should be noted that the feedback P-
実施の形態9.
[9-1.構成]
図30は、本発明の実施の形態9に係る増幅回路900の構成を示す図である。増幅回路900は、ダーリントン回路の一形態である。
Embodiment 9.
[9-1. composition]
FIG. 30 shows a configuration of
図22に示した実施の形態7の増幅回路700と比較すると、増幅回路900は、増幅回路700において、駆動N型FET101を駆動NPN型BJT701に変更した構成を有する。駆動NPN型BJT701のコレクタは、帰還PNP型BJT504のベースと帰還N型FET105のゲートとに接続されている。駆動NPN型BJT701のエミッタは、負荷FET102のドレインに接続されている。駆動NPN型BJT701のベースは、入力端子INに接続されている。駆動NPN型BJT701のエミッタと、負荷FET102のドレインとの接続点は、出力端子OUTに接続されている。
Compared with
[9-2.動作]
増幅回路900の動作原理を、従来のエミッタフォロワ回路及びID回路の動作原理と比較しながら説明する。
[9-2. motion]
The principle of operation of the
図31は、従来のエミッタフォロワ回路910の構成を示す図である。図31では、負荷FET102のソースはGNDに接続され、ドレインは駆動NPN型BJT701のエミッタに接続されている。駆動NPN型BJT701のコレクタは電源に接続されている。すなわち、駆動NPN型BJT701と、負荷FET102とは、電源-GND間に直列に配置されている。駆動NPN型BJT701のエミッタと負荷FET102のドレインとの接続点は、出力端子OUTに接続されている。負荷FET102のゲートは固定電位V1に接続され、負荷FET102は定電流源として機能する。図30の増幅回路900と比較すると、エミッタフォロワ回路910は、増幅回路900から帰還PNP型BJT504及び帰還N型FET105を省いた構成を有する。
FIG. 31 shows a configuration of a conventional
図32は、図31のエミッタフォロワ回路910の小信号等価回路を示す図である。エミッタフォロワ回路910の出力抵抗は、次の式(44)で表される。
FIG. 32 is a diagram showing a small signal equivalent circuit of
ここで、rsは信号源Vinの出力抵抗、gmdnは駆動NPN型BJT701の相互コンダクタンス、rdn_bは駆動NPN型BJT701のベース抵抗、rdn_cは駆動NPN型BJT701のコレクタ抵抗である。
Here, rs is the output resistance of the signal source Vin , gmdn is the transconductance of the driving
チャネル長変調が無い理想的なFETでは、rln→∞である。また、アーリー効果が無い理想的なBJTでは、rdn_c→∞であり、gmdnrdn_b>>1であるから、式(44)は、次の式(45)のように近似できる。 For an ideal FET with no channel length modulation, r ln →∞. Also, in an ideal BJT without the Early effect, r dn_c →∞ and gm dn r dn_b >>1, so Equation (44) can be approximated by Equation (45) below.
図33は、従来のID回路920の構成を示す図である。図33のID回路920は、図31のエミッタフォロワ回路910に帰還PNP型BJT504を追加した構成を有する。図30の増幅回路900と比較すると、図33のID回路920は、増幅回路900から帰還N型FET105を省いた構成を有する。
FIG. 33 shows a structure of a
図34は、図33のID回路920の小信号等価回路を示す図である。駆動NPN型BJT701のコレクタ及び出力端子におけるキルヒホッフの電流則から、次の式(46)及び式(47)が成り立つ。
FIG. 34 is a diagram showing a small signal equivalent circuit of the
Vin=0とすると、式(46)及び式(47)から、出力抵抗を次の式(48)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (48) from equations (46) and (47).
チャネル長変調が無い理想的なFETでは、rln→∞である。BJTに関しては、rdn_c>>rfbp_bである。また、gmdnrdn_c>>1、gmfbprfbp_c>>1、及びgmdnrdn_b>>1であるから、式(48)は、次の式(49)のように近似できる。 For an ideal FET with no channel length modulation, r ln →∞. For BJTs, r dn_c >>r fbp_b . Also, since gm dn r dn_c >>1, gm fbp r fbp_c >>1, and gm dn r dn_b >>1, Equation (48) can be approximated by Equation (49) below.
式(49)を式(45)と比較すると、ID回路920では、出力抵抗がエミッタフォロワ回路910のA920/910倍に低減することがわかる。ここで、A920/910は次の式(50)の通りである。
Comparing equation (49) with equation (45) shows that
このため、ID回路920における出力負荷の駆動力は、エミッタフォロワ回路910に比べて高い。
Therefore,
図33に戻り、ID回路920の動作原理について説明する。
Returning to FIG. 33, the principle of operation of the
入力端子の電圧が上昇すると、駆動NPN型BJT701のベース電圧が上昇するため、エミッタ電流が増加する。その結果、駆動NPN型BJT701のエミッタ電圧が上昇、かつコレクタ電圧が下降する。駆動NPN型BJT701のエミッタ電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動NPN型BJT701のコレクタ電圧の下降によって、帰還PNP型BJT504のベース電圧が下降してコレクタ電流が増加する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動NPN型BJT701のエミッタ電流が減少に転じる。これにより、駆動NPN型BJT701のエミッタ電圧の上昇及びコレクタ電圧の下降が抑制される。駆動NPN型BJT701のエミッタ電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the base voltage of the driving
逆に、入力端子の電圧が下降すると、駆動NPN型BJT701のベース電圧が下降するため、エミッタ電流が減少する。その結果、駆動NPN型BJT701のエミッタ電圧が下降し、かつコレクタ電圧が上昇する。駆動NPN型BJT701のエミッタ電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動NPN型BJT701のコレクタ電圧上昇によって、帰還PNP型BJT504のベース電圧が上昇してコレクタ電流が減少する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動NPN型BJT701のエミッタ電流が増加に転じる。これにより、駆動NPN型BJT701のエミッタ電圧の下降及びコレクタ電圧の上昇が抑制される。駆動NPN型BJT701のエミッタ電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the base voltage of the driving
以上のことから、ID回路920ではエミッタフォロワ回路910に比べて、出力変動が過渡状態から定常状態へ速やかに移行する。
As described above, in the
次に、ID回路920の駆動方法を説明する。
Next, a method of driving the
負荷FET102のソースに接地電位を印加し、帰還PNP型BJT504のエミッタに電源電位Vddを印加する。負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動NPN型BJT701のエミッタに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
次に、本実施の形態に係る増幅回路900の動作原理について説明する。図35は、図30の増幅回路900の小信号等価回路を示す図である。駆動NPN型BJT701のコレクタ及び出力端子におけるキルヒホッフの電流則から、式(46)及び次の式(51)が成り立つ。
Next, the principle of operation of
Vin=0とすると、式(46)及び式(51)から、出力抵抗を次の式(52)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (52) from equations (46) and (51).
チャネル長変調が無い理想的なFETでは、rln→∞である。BJTに関しては、rdn_c>>rfbp_bである。また、gmdnrdn_c>>1、gmfbnrfbn>>1、gmfbprfbp_c>>1、及びgmdnrdn_b>>1であるから、式(52)は、次の式(53)のように近似できる。 For an ideal FET with no channel length modulation, r ln →∞. For BJTs, r dn_c >>r fbp_b . Also, since gm dn r dn_c >>1, gm fbn r fbn >>1, gm fbp r fbp_c >>1, and gm dn r dn_b >>1, equation (52) is transformed into the following equation (53) can be approximated as
式(53)を式(49)と比較すると、増幅回路900では、出力抵抗がID回路920のA900/920倍に低減することがわかる。ここで、A900/920は次の式(54)の通りである。
Comparing equation (53) with equation (49) shows that
このため、増幅回路900における出力負荷の駆動力は、ID回路920に比べて高い。
Therefore, the drive power of the output load in the
図30に戻り、増幅回路900の動作原理について説明する。
Returning to FIG. 30, the principle of operation of the
入力端子の電圧が上昇すると、駆動NPN型BJT701のベース電圧が上昇するためエミッタ、電流が増加する。その結果、駆動NPN型BJT701のエミッタ電圧が上昇し、かつコレクタ電圧が下降する。駆動NPN型BJT701のエミッタ電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動NPN型BJT701のコレクタ電圧の下降によって、帰還PNP型BJT504のベース電圧が下降してコレクタ電流が増加し、かつ帰還N型FET105のゲート電圧が下降してソース-ドレイン間電流が減少する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動NPN型BJT701のエミッタ電流が減少に転じる。これにより、駆動NPN型BJT701のエミッタ電圧の上昇及びコレクタ電圧の下降が抑制される。駆動NPN型BJT701のエミッタ電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the base voltage of the driving
逆に、入力端子の電圧が下降すると、駆動NPN型BJT701のベース電圧が下降するため、エミッタ電流が減少する。その結果、駆動NPN型BJT701のエミッタ電圧が下降し、かつコレクタ電圧が上昇する。駆動NPN型BJT701のエミッタ電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動NPN型BJT701のコレクタ電圧の上昇によって、帰還PNP型BJT504のベース電圧が上昇してコレクタ電流が減少し、かつ帰還N型FET105のゲート電圧が上昇してソース-ドレイン間電流が増加する。負荷FET102は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動NPN型BJT701のエミッタ電流が増加に転じる。これにより、駆動NPN型BJT701のエミッタ電圧の下降及びコレクタ電圧の上昇が抑制される。駆動NPN型BJT701のエミッタ電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the base voltage of the driving
以上から、増幅回路900では、ID回路920に比べて、帰還N型FET105が追加されたため出力帰還速度が速くなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立上時よりも立下時において、出力帰還速度が速くなる。そのため、増幅回路900の出力波形において、立上及び立下は急峻となり、逆に立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路900の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, since the feedback N-
次に、増幅回路900の駆動方法を説明する。
Next, a method of driving the
負荷FET102のソース及び帰還N型FET105のソースに接地電位を印加し、帰還PNP型BJT504のエミッタに電源電位Vddを印加する。負荷FET102のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動NPN型BJT701のエミッタに接続された出力端子から出力信号を出力する。
A ground potential is applied to the source of the
なお、本実施の形態において、帰還N型FET105を帰還NPN型BJT605に変更することはできない。なぜなら、その場合は帰還PNP型BJT504のエミッタ-ベース間電流が、帰還NPN型BJT605のベース-エミッタ間電流となってしまい、帰還PNP型BJT504及び帰還NPN型BJT605の両方に、常時コレクタ電流が流れてしまうからである。
In addition, in this embodiment, the feedback N-
実施の形態10.
[10-1.構成]
図36は、本発明の実施の形態1010に係る増幅回路1000の構成を示す図である。増幅回路1000は、ダーリントン回路の一形態である。
[10-1. composition]
FIG. 36 shows a configuration of
図26に示した実施の形態8の増幅回路800と比較すると、増幅回路1000は、増幅回路800において、駆動P型FET201を駆動PNP型BJT801に変更した構成を有する。駆動PNP型BJT801のコレクタは、帰還P型FET104のゲートと帰還NPN型BJT605のベースとに接続されている。駆動PNP型BJT801のエミッタは、負荷FET202のドレインに接続されている。駆動PNP型BJT801のベースは、入力端子INに接続されている。駆動PNP型BJT801のエミッタと、負荷FET202のドレインとの接続点は、出力端子OUTに接続されている。
Compared with
[10-2.動作]
増幅回路1000の動作原理を、従来のエミッタフォロワ回路及びID回路の動作原理と比較しながら説明する。
[10-2. motion]
The principle of operation of the
図37は、従来のエミッタフォロワ回路1010の構成を示す図である。図32では、負荷FET202のソースは電源に接続され、ドレインは駆動PNP型BJT801のエミッタに接続されている。駆動PNP型BJT801のコレクタはGNDに接続されている。すなわち、負荷FET202と、駆動PNP型BJT801とは、電源-GND間に直列に配置されている。負荷FET202のドレインと駆動PNP型BJT801のエミッタとの接続点は、出力端子OUTに接続されている。負荷FET202のゲートは固定電位V1に接続され、負荷FET202は定電流源として機能する。図36の増幅回路1000と比較すると、エミッタフォロワ回路1010は、増幅回路1000から帰還P型FET104及び帰還NPN型BJT605を省いた構成を有する。
FIG. 37 shows a configuration of a conventional
図38は、図37のエミッタフォロワ回路1010の小信号等価回路を示す図である。エミッタフォロワ回路1010の出力抵抗は、次の式(55)で表される。
FIG. 38 is a diagram showing a small signal equivalent circuit of
ここで、gmdpは駆動PNP型BJT801の相互コンダクタンス、rdp_bは駆動PNP型BJT801のベース抵抗、rdp_cは駆動PNP型BJT801のコレクタ抵抗である。
Here, gm_dp is the mutual conductance of the driving
チャネル長変調が無い理想的なFETでは、rlp→∞である。また、アーリー効果が無い理想的なBJTでは、rdp_c→∞であり、gmdprdp_b>>1であるから、式(55)は、次の式(56)のように近似できる。 For an ideal FET with no channel length modulation, r lp →∞. Also, in an ideal BJT without the Early effect, r dp_c →∞ and gm dp r dp_b >>1, so Equation (55) can be approximated by Equation (56) below.
図39は、従来のID回路1020の構成を示す図である。図39のID回路1020は、図38のエミッタフォロワ回路1010に帰還NPN型BJT605を追加した構成を有する。図36の増幅回路1000と比較すると、図39のID回路1020は、増幅回路1000から帰還P型FET104を省いた構成を有する。
FIG. 39 shows a structure of
図40は、図39のID回路1020の小信号等価回路を示す図である。駆動PNP型BJT801のコレクタ及び出力端子におけるキルヒホッフの電流則から、次の式(57)及び式(58)が成り立つ。
FIG. 40 is a diagram showing a small signal equivalent circuit of
Vin=0とすると、式(57)及び式(58)から、出力抵抗を次の式(59)のように算出できる。 Assuming that V in =0, the output resistance can be calculated by the following equation (59) from equations (57) and (58).
チャネル長変調が無い理想的なFETでは、rlp→∞である。BJTに関しては、rdp_c>>rfbn_bである。また、gmdprdp_c>>1、gmfbnrfbn_c>>1、及びgmdprdp_b>>1であるから、式(59)は、次の式(60)のように近似できる。 For an ideal FET with no channel length modulation, r lp →∞. For BJTs, r dp_c >> r fbn_b . Also, since gm dp r dp_c >>1, gm fbn r fbn_c >>1, and gm dp r dp_b >>1, Equation (59) can be approximated as Equation (60) below.
式(60)を式(56)と比較すると、ID回路1020では、出力抵抗がエミッタフォロワ回路1010のA1020/1010倍に低減することがわかる。ここで、A1020/1010は次の式(61)の通りである。
Comparing equation (60) with equation (56) shows that
このため、ID回路1020における出力負荷の駆動力は、エミッタフォロワ回路1010に比べて高い。
Therefore,
図39に戻り、ID回路1020の動作原理について説明する。
Returning to FIG. 39, the operating principle of the
入力端子の電圧が上昇すると、駆動PNP型BJT801のベース電圧が上昇するため、エミッタ電流が減少する。その結果、駆動PNP型BJT801のエミッタ電圧が上昇し、かつコレクタ電圧が下降する。駆動PNP型BJT801のエミッタ電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動PNP型BJT801のコレクタ電圧の下降によって、帰還NPN型BJT605のベース電圧が下降してコレクタ電流が減少する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動PNP型BJT801のエミッタ間電流が増加に転じる。これにより、駆動PNP型BJT801のエミッタ電圧の上昇及びコレクタ電圧の下降が抑制される。駆動PNP型BJT801のエミッタ電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the base voltage of the driving PNP type BJT 801 rises, so the emitter current decreases. As a result, the emitter voltage of the driving PNP type BJT 801 rises and the collector voltage falls. An increase in the emitter voltage of the driving
逆に、入力端子の電圧が下降すると、駆動PNP型BJT801のベース電圧が下降するため、エミッタ電流が増加する。その結果、駆動PNP型BJT801のエミッタ電圧が下降し、かつコレクタ電圧が上昇する。駆動PNP型BJT801のエミッタ電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動PNP型BJT801のコレクタ電圧の上昇によって、帰還NPN型BJT605のベース電圧が上昇してコレクタ電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動PNP型BJT801のエミッタ電流が減少に転じる。これにより、駆動PNP型BJT801のエミッタ電圧の下降及びコレクタ電圧の上昇が抑制される。駆動PNP型BJT801のエミッタ電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the base voltage of the drive PNP type BJT 801 drops, so the emitter current increases. As a result, the emitter voltage of the drive PNP type BJT 801 drops and the collector voltage rises. A drop in the emitter voltage of the drive
以上のことから、ID回路1020ではエミッタフォロワ回路1010に比べて、出力変動が過渡状態から定常状態へ速やかに移行する。
As described above, in the
次に、ID回路1020の駆動方法を説明する。
Next, a method of driving the
負荷FET202のソースに電源電位Vddを印加し、帰還NPN型BJT605のエミッタに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動PNP型BJT801のエミッタに接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
次に、本実施の形態に係る増幅回路1000の動作原理について説明する。図41は、図36の増幅回路1000の小信号等価回路を示す図である。駆動PNP型BJT801のコレクタ及び出力端子におけるキルヒホッフの電流則から、式(57)及び次の式(62)が成り立つ。
Next, the principle of operation of the
Vin=0とすると、式(57)及び式(62)から、出力抵抗を次の式(63)のように算出できる。 Assuming that V in =0, the output resistance can be calculated as in the following equation (63) from equations (57) and (62).
チャネル長変調が無い理想的なFETでは、rln→∞である。BJTに関しては、rdp_c>>rfbn_bである。また、gmdprdp_c>>1、gmfbnrfbn_c>>1、gmfbprfbp>>1、及びgmdprdp_b>>1であるから、式(63)は、次の式(64)のように近似できる。 For an ideal FET with no channel length modulation, r ln →∞. For BJTs, r dp_c >> r fbn_b . Also, since gm dp r dp_c >>1, gm fbn r fbn_c >>1, gm fbp r fbp >>1, and gm dp r dp_b >>1, equation (63) is transformed into the following equation (64) can be approximated as
式(64)を式(60)と比較すると、増幅回路1000では、出力抵抗がID回路1020のA1000/1020倍に低減することがわかる。ここで、A1000/1020は次の式(65)の通りである。
Comparing equation (64) with equation (60) shows that
このため、増幅回路1000における出力負荷の駆動力は、ID回路1020に比べて高い。
Therefore, the drive power of the output load in the
図36に戻り、増幅回路1000の動作原理について説明する。
Returning to FIG. 36, the operating principle of the
入力端子の電圧が上昇すると、駆動PNP型BJT801のベース電圧が上昇するため、エミッタ電流が減少する。その結果、駆動PNP型BJT801のエミッタ電圧が上昇し、かつコレクタ電圧が下降する。駆動PNP型BJT801のエミッタ電圧の上昇とは、すなわち出力端子の電圧の上昇である。同時に、駆動PNP型BJT801のコレクタ電圧の下降によって、帰還P型FET104のゲート電圧が下降してソース-ドレイン間電流が増加し、かつ帰還NPN型BJT605のベース電圧が下降してコレクタ電流が減少する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動PNP型BJT801のエミッタ電流が増加に転じる。これにより、駆動PNP型BJT801のエミッタ電圧の上昇及びコレクタ電圧の下降が抑制される。駆動PNP型BJT801のエミッタ電圧の上昇の抑制とは、すなわち出力端子の電圧上昇の抑制である。
When the voltage of the input terminal rises, the base voltage of the driving PNP type BJT 801 rises, so the emitter current decreases. As a result, the emitter voltage of the driving PNP type BJT 801 rises and the collector voltage falls. An increase in the emitter voltage of the driving
逆に、入力端子の電圧が下降すると、駆動PNP型BJT801のベース電圧が下降するため、エミッタ電流が増加する。その結果、駆動PNP型BJT801のエミッタ電圧が下降し、かつコレクタ電圧が上昇する。駆動PNP型BJT801のエミッタ電圧の下降とは、すなわち出力端子の電圧の下降である。同時に、駆動PNP型BJT801のコレクタ電圧の上昇によって、帰還P型FET104のゲート電圧が上昇してソース-ドレイン間電流が減少、かつ帰還NPN型BJT605のベース電圧が上昇してコレクタ電流が増加する。負荷FET202は定電流源であるから、出力端子におけるキルヒホッフの電流則により、駆動PNP型BJT801のエミッタ電流が減少に転じる。これにより、駆動PNP型BJT801のエミッタ電圧の下降及びコレクタ電圧の上昇が抑制される。駆動PNP型BJT801のエミッタ電圧の下降の抑制とは、すなわち出力端子の電圧下降の抑制である。
Conversely, when the voltage of the input terminal drops, the base voltage of the drive PNP type BJT 801 drops, so the emitter current increases. As a result, the emitter voltage of the drive PNP type BJT 801 drops and the collector voltage rises. A drop in the emitter voltage of the drive
以上から、増幅回路1000では、ID回路1020に比べて、帰還P型FET104が追加されたため出力帰還速度が速くなり、出力変動が過渡状態から定常状態へ速やかに移行する。特に、出力波形の立上時よりも立下時において、出力帰還速度が速くなる。そのため、増幅回路1000の出力波形において、立上及び立下は急峻となり、逆に立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。その結果、増幅回路1000の出力波形の立上時間tr及び立下時間tfが短縮し、より高速なクロック信号を伝達可能な増幅回路を得ることができる。また、立上セトリング時間tsr及び立下セトリング時間tsfが短縮し、より大きな出力負荷を駆動できる増幅回路を得ることができる。
As described above, in the
次に、増幅回路1000の駆動方法を説明する。
Next, a method of driving the
負荷FET202のソース及び帰還P型FET104のソースに電源電位Vddを印加し、帰還NPN型BJT605のエミッタに接地電位を印加する。負荷FET202のゲートに固定電位V1を印加することにより飽和領域で動作させて定電流源とする。ただし、Vdd>V1>接地電位(GND)の関係が満たされるものとする。この状態で入力端子に入力信号を入力し、駆動PNP型BJT801のエミッタに接続された出力端子から出力信号を出力する。
A power supply potential Vdd is applied to the source of the
なお、本実施の形態において、帰還P型FET104を帰還PNP型BJT504に変更することはできない。なぜなら、その場合は帰還PNP型BJT504のエミッタ-ベース間電流が、帰還NPN型BJT605のベース-エミッタ間電流となってしまい、帰還PNP型BJT504及び帰還NPN型BJT605の両方に、常時コレクタ電流が流れてしまうからである。
It should be noted that the feedback P-
実施の形態11.
図42~47は、本発明の実施の形態11に係る増幅回路1100~1105の構成をそれぞれ示す図である。
42 to 47 are diagrams showing configurations of
増幅回路1100~1105は、一端Pと他端Qとの間に直列に接続されたコンデンサと抵抗とからなるRC回路11を備える。
The
図42に示した増幅回路1100は、図4に示した従来の増幅回路であるSSF回路120にRC回路11を加えた構成を有する。RC回路11の一端Pは電流源FET103のドレイン及び駆動N型FET101のドレインに接続され、他端Qは出力端子に接続されている。
図43に示した増幅回路1101は、図23に示した従来の増幅回路であるFET入力ID回路720にRC回路11を加えた構成を有する。RC回路11の一端Pは駆動N型FET101のドレインに接続され、他端Qは出力端子に接続されている。
図44に示した増幅回路1102は、図33に示した従来の増幅回路であるID回路920にRC回路11を加えた構成を有する。RC回路11の一端Pは駆動NPN型BJT701のコレクタに接続され、他端Qは出力端子に接続されている。
図45に示した増幅回路1103は、図11に示した従来の増幅回路であるSSF回路220にRC回路11を加えた構成を有する。RC回路11の一端Pは出力端子に接続され、他端Qは駆動P型FET201のドレイン及び電流源FET203のドレインに接続されている。
図46に示した増幅回路1104は、図27に示した従来の増幅回路であるFET入力ID回路820にRC回路11を加えた構成を有する。RC回路11の一端Pは出力端子に接続され、他端Qは駆動P型FET201のドレインに接続されている。
図47に示した増幅回路1105は、図39に示した従来の増幅回路であるID回路1020にRC回路11を加えた構成を有する。RC回路11の一端Pは出力端子に接続され、他端Qは駆動PNP型BJT801のコレクタに接続されている。
本実施の形態に係る各増幅回路1100~1105の動作原理は、それぞれの従来の増幅回路と同様である。ただし、RC回路11が追加されたことによって、各増幅回路1100~1105の出力波形において、立上及び立下は緩慢となる。
The principle of operation of each of the
したがって、本実施の形態に係る各増幅回路1100~1105では、RC回路11が追加されたため、出力波形の立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。本実施の形態は、立上セトリング時間及び立下セトリング時間を短縮することで、より大きな出力負荷を駆動可能な増幅回路を提供できる。
Therefore, in each of the
なお、図42~43では、RC回路11は、一端P、コンデンサ、抵抗、他端Qの順番で直列に接続された構成を有するが、本実施の形態に係るRC回路の構成はこれに限定されない。例えば、RC回路は、一端P、抵抗、コンデンサ、他端Qの順番で直列に接続された構成を有してもよい。他の実施の形態でも同様である。
42 and 43, the
実施の形態12.
図48~53は、本発明の実施の形態12に係る増幅回路1200~1205の構成をそれぞれ示す図である。増幅回路1200~1205は、実施の形態11と同様に、RC回路11を備える。
Embodiment 12.
48 to 53 are diagrams showing configurations of
図48に示した増幅回路1200は、図4に示した従来の増幅回路であるSSF回路120にRC回路11を加えた構成を有する。RC回路11の一端Pは入力端子に接続され、他端Qは電流源FET103のドレイン及び駆動N型FET101のドレインに接続されている。
図49に示した増幅回路1201は、図23に示した従来の増幅回路であるFET入力ID回路720にRC回路11を加えた構成を有する。RC回路11の一端Pは入力端子に接続され、他端Qは駆動N型FET101のドレインに接続されている。
図50に示した増幅回路1202は、図33に示した従来の増幅回路であるID回路920にRC回路11を加えた構成を有する。RC回路11の一端Pは入力端子に接続され、他端Qは駆動NPN型BJT701のコレクタに接続されている。
図51に示した増幅回路1203は、図11に示した従来の増幅回路であるSSF回路220にRC回路11を加えた構成を有する。RC回路11の一端Pは入力端子に接続され、他端Qは駆動P型FET201のドレイン及び電流源FET203のドレインに接続されている。
図52に示した増幅回路1204は、図27に示した従来の増幅回路であるFET入力ID回路820にRC回路11を加えた構成を有する。RC回路11の一端Pは入力端子に接続され、他端Qは駆動P型FET201のドレインに接続されている。
図53に示した増幅回路1205は、図39に示した従来の増幅回路であるID回路1020にRC回路11を加えた構成を有する。RC回路11の一端Pは入力端子に接続され、他端Qは駆動PNP型BJT801のコレクタに接続されている。
本実施の形態に係る各増幅回路1200~1205の動作原理は、それぞれの従来の増幅回路と同様である。ただし、RC回路11が追加されたことによって、各増幅回路1200~1205の出力波形において、立上及び立下は緩慢となる。
The principle of operation of each of the
したがって、本実施の形態に係る各増幅回路1200~1205では、RC回路11が追加されたため、出力波形の立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。本実施の形態は、立上セトリング時間及び立下セトリング時間を短縮することで、より大きな出力負荷を駆動可能な増幅回路を提供できる。
Therefore, in each of the
さらに、本実施の形態に係る各増幅回路1200~1205では、RC回路11は出力端子に接続されていない。したがって、本実施の形態に係る各増幅回路1200~1205は、出力波形が出力負荷の影響を受けない点で有利である。
Furthermore, in each of the
実施の形態13.
図54~59は、本発明の実施の形態13に係る増幅回路1300~1305の構成をそれぞれ示す図である。増幅回路1300~1305は、実施の形態11及び12と同様に、RC回路11を備える。
Embodiment 13.
54 to 59 are diagrams showing configurations of
図54に示した増幅回路1300は、図4に示した従来の増幅回路であるSSF回路120にRC回路11を加えた構成を有する。RC回路11の一端Pは電源に接続され、他端Qは電流源FET103のドレイン及び駆動N型FET101のドレインに接続されている。もっとも、本実施の形態はこれに限定されず、RC回路11の一端Pは固定電位に接続されればよい。例えば、RC回路11の一端Pは、GND又は固定電位V1等に接続されてもよい。
図55に示した増幅回路1301は、図23に示した従来の増幅回路であるFET入力ID回路720にRC回路11を加えた構成を有する。RC回路11の一端Pは電源に接続され、他端Qは駆動N型FET101のドレインに接続されている。もっとも、本実施の形態はこれに限定されず、RC回路11の一端Pは固定電位に接続されればよい。例えば、RC回路11の一端Pは、GND又は固定電位V1等に接続されてもよい。
図56に示した増幅回路1302は、図33に示した従来の増幅回路であるID回路920にRC回路11を加えた構成を有する。RC回路11の一端Pは電源に接続され、他端Qは駆動NPN型BJT701のコレクタに接続されている。もっとも、本実施の形態はこれに限定されず、RC回路11の一端Pは固定電位に接続されればよい。例えば、RC回路11の一端Pは、GND又は固定電位V1等に接続されてもよい。
図57に示した増幅回路1303は、図11に示した従来の増幅回路であるSSF回路220にRC回路11を加えた構成を有する。RC回路11の一端Pは駆動P型FET201のドレイン及び電流源FET203のドレインに接続され、他端QはGNDに接続されている。もっとも、本実施の形態はこれに限定されず、RC回路11の他端Qは固定電位に接続されればよい。例えば、RC回路11の他端Qは、電源又は固定電位V1等に接続されてもよい。
図58に示した増幅回路1304は、図27に示した従来の増幅回路であるFET入力ID回路820にRC回路11を加えた構成を有する。RC回路11の一端Pは駆動P型FET201のドレインに接続され、他端QはGNDに接続されている。もっとも、本実施の形態はこれに限定されず、RC回路11の他端Qは固定電位に接続されればよい。例えば、RC回路11の他端Qは、電源又は固定電位V1等に接続されてもよい。
図59に示した増幅回路1305は、図39に示した従来の増幅回路であるID回路1020にRC回路11を加えた構成を有する。RC回路11の一端Pは駆動PNP型BJT801のコレクタに接続され、他端QはGNDに接続されている。もっとも、本実施の形態はこれに限定されず、RC回路11の他端Qは固定電位に接続されればよい。例えば、RC回路11の他端Qは、電源又は固定電位V1等に接続されてもよい。
本実施の形態に係る各増幅回路1300~1305の動作原理は、それぞれの従来の増幅回路と同様である。ただし、RC回路11が追加されたことによって、各増幅回路1300~1305の出力波形において、立上及び立下は緩慢となる。
The principle of operation of each of the
したがって、本実施の形態に係る各増幅回路1300~1305では、RC回路11が追加されたため、出力波形の立上及び立下のオーバシュート及びアンダシュートは抑制され、出力波形の発振も抑制される。本実施の形態は、立上セトリング時間及び立下セトリング時間を短縮することで、より大きな出力負荷を駆動可能な増幅回路を提供できる。
Therefore, in each of the
さらに、本実施の形態に係る各増幅回路1300~1305では、RC回路11は出力端子に接続されていない。したがって、本実施の形態に係る各増幅回路1300~1305は、出力波形が出力負荷の影響を受けない点で有利である。
Furthermore, in each of the
さらにまた、本実施の形態に係る各増幅回路1300~1305では、RC回路11は入力端子に接続されていない。したがって、本実施の形態に係る各増幅回路1300~1305は、入力端子に接続される前段回路がRC回路11の影響を受けない点で有利である。
Furthermore, in each of the
100 増幅回路、101 駆動N型FET、102 負荷FET、103 電流源FET、104 帰還P型FET、105 帰還N型FET、201 駆動P型FET、202 負荷FET、203 電流源FET、504 帰還PNP型BJT、605 帰還NPN型BJT、701 駆動NPN型BJT、801 駆動PNP型BJT。
100
Claims (8)
制御端子と、第1電位に接続された第1端子と、前記出力端子に接続された第2端子と、を有する第1導電型の第1トランジスタと、
前記入力端子に接続された制御端子と、前記出力端子に接続された第1端子と、前記第1トランジスタの前記制御端子に接続された第2端子と、を有する、前記第1導電型と異なる第2導電型の第2トランジスタと、
第1固定電位に接続されたゲートと、第2電位に接続されたソースと、前記出力端子に接続されたドレインと、を有するN型又はP型の電界効果トランジスタである第3トランジスタと、
前記入力端子と、前記第2トランジスタの前記第2端子と、の間に直列に接続されたRC回路と、
を備える増幅回路。 An amplifier circuit that amplifies a signal input to an input terminal and outputs the signal to an output terminal,
a first transistor of a first conductivity type having a control terminal, a first terminal connected to a first potential, and a second terminal connected to the output terminal;
different from the first conductivity type, having a control terminal connected to the input terminal; a first terminal connected to the output terminal; and a second terminal connected to the control terminal of the first transistor. a second transistor of a second conductivity type;
a third transistor, which is an N-type or P -type field effect transistor having a gate connected to a first fixed potential, a source connected to a second potential, and a drain connected to the output terminal;
an RC circuit connected in series between the input terminal and the second terminal of the second transistor;
amplifier circuit.
前記第2トランジスタは、電界効果トランジスタであり、前記第2トランジスタの前記制御端子はゲートであり、前記第1端子はソースであり、前記第2端子はドレインであり、
前記増幅回路は、前記第2トランジスタのドレインに電流を供給する電流源素子を更に備える、
請求項1に記載の増幅回路。 said first transistor being a field effect transistor, said control terminal of said first transistor being a gate, said first terminal being a source and said second terminal being a drain;
said second transistor being a field effect transistor, said control terminal of said second transistor being a gate, said first terminal being a source and said second terminal being a drain;
The amplifier circuit further comprises a current source element that supplies a current to the drain of the second transistor,
2. The amplifier circuit according to claim 1.
制御端子と、第1電位に接続された第1端子と、前記出力端子に接続された第2端子と、を有する第1導電型の第1トランジスタと、
前記入力端子に接続された制御端子と、前記出力端子に接続された第1端子と、前記第1トランジスタの前記制御端子に接続された第2端子と、を有する、前記第1導電型と異なる第2導電型の第2トランジスタと、
第1固定電位に接続されたゲートと、第2電位に接続されたソースと、前記出力端子に接続されたドレインと、を有するN型又はP型の電界効果トランジスタである第3トランジスタと、
前記第1電位と、前記第2トランジスタの前記第2端子と、の間に直列に接続されたRC回路と、を備え、
前記第1トランジスタは、電界効果トランジスタであり、前記第1トランジスタの前記制御端子はゲートであり、前記第1端子はソースであり、前記第2端子はドレインであり、
前記第2トランジスタは、電界効果トランジスタであり、前記第2トランジスタの前記制御端子はゲートであり、前記第1端子はソースであり、前記第2端子はドレインであり、
前記増幅回路は、前記第2トランジスタのドレインに電流を供給する電流源素子を更に備え、
前記電流源素子の一端は前記第1電位に接続され、
前記電流源素子の他端は、前記第1トランスジスタの制御端子及び前記第2トランジスタの第2端子に接続され、
前記第1電位は、前記第1固定電位よりも高い、
増幅回路。 An amplifier circuit that amplifies a signal input to an input terminal and outputs the signal to an output terminal,
a first transistor of a first conductivity type having a control terminal, a first terminal connected to a first potential, and a second terminal connected to the output terminal;
different from the first conductivity type, having a control terminal connected to the input terminal; a first terminal connected to the output terminal; and a second terminal connected to the control terminal of the first transistor. a second transistor of a second conductivity type;
a third transistor, which is an N-type or P -type field effect transistor having a gate connected to a first fixed potential, a source connected to a second potential, and a drain connected to the output terminal;
an RC circuit connected in series between the first potential and the second terminal of the second transistor;
said first transistor being a field effect transistor, said control terminal of said first transistor being a gate, said first terminal being a source and said second terminal being a drain;
said second transistor being a field effect transistor, said control terminal of said second transistor being a gate, said first terminal being a source and said second terminal being a drain;
The amplifier circuit further comprises a current source element that supplies a current to the drain of the second transistor,
one end of the current source element is connected to the first potential;
the other end of the current source element is connected to the control terminal of the first transistor and the second terminal of the second transistor;
the first potential is higher than the first fixed potential;
amplifier circuit.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/010926 WO2020188649A1 (en) | 2019-03-15 | 2019-03-15 | Amplifier circuit |
JPPCT/JP2019/010926 | 2019-03-15 | ||
JP2020536699A JP6864788B2 (en) | 2019-03-15 | 2019-12-12 | Amplifier circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020536699A Division JP6864788B2 (en) | 2019-03-15 | 2019-12-12 | Amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021122112A JP2021122112A (en) | 2021-08-26 |
JP7224387B2 true JP7224387B2 (en) | 2023-02-17 |
Family
ID=72519047
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020536699A Active JP6864788B2 (en) | 2019-03-15 | 2019-12-12 | Amplifier circuit |
JP2021063636A Active JP7224387B2 (en) | 2019-03-15 | 2021-04-02 | amplifier circuit |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020536699A Active JP6864788B2 (en) | 2019-03-15 | 2019-12-12 | Amplifier circuit |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP6864788B2 (en) |
WO (2) | WO2020188649A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112653405A (en) * | 2020-12-16 | 2021-04-13 | 宁波铼微半导体有限公司 | Wideband power amplifier and method of construction thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070236291A1 (en) | 2006-04-11 | 2007-10-11 | Agere Systems Inc. | Class AB source follower |
JP5221751B2 (en) | 2011-05-23 | 2013-06-26 | 日本電信電話株式会社 | Author behavior estimation device, author behavior estimation model learning device, author behavior estimation method, author behavior estimation model learning method, and program |
JP5416614B2 (en) | 2010-02-18 | 2014-02-12 | Kddi株式会社 | Public information privacy protection device, public information privacy protection method and program |
US20150318829A1 (en) | 2014-05-02 | 2015-11-05 | Cirrus Logic International Semiconductor Ltd. | Low noise amplifier for mems capacitive transducers |
EP3402071A1 (en) | 2017-05-08 | 2018-11-14 | Ams Ag | Circuit arrangement |
WO2019221175A1 (en) | 2018-05-17 | 2019-11-21 | 株式会社村田製作所 | Amplifier circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5416614Y2 (en) * | 1973-05-16 | 1979-06-29 | ||
JPS5221751A (en) * | 1975-08-12 | 1977-02-18 | Toshiba Corp | Voltage follower circuit |
US8022765B1 (en) * | 2008-09-10 | 2011-09-20 | Marvell International Ltd. | Source follower with gain compensation, and circuits and methods for source follower gain error compensation |
US7733182B2 (en) * | 2008-10-31 | 2010-06-08 | Agere Systems Inc. | Hybrid class AB super follower |
CN102035547A (en) * | 2010-12-06 | 2011-04-27 | 上海集成电路研发中心有限公司 | Voltage-to-current converter |
US9893728B2 (en) * | 2015-06-09 | 2018-02-13 | Mediatek Inc. | Wideband highly-linear low output impedance D2S buffer circuit |
-
2019
- 2019-03-15 WO PCT/JP2019/010926 patent/WO2020188649A1/en active Application Filing
- 2019-12-12 JP JP2020536699A patent/JP6864788B2/en active Active
- 2019-12-12 WO PCT/JP2019/048765 patent/WO2020188919A1/en active Application Filing
-
2021
- 2021-04-02 JP JP2021063636A patent/JP7224387B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070236291A1 (en) | 2006-04-11 | 2007-10-11 | Agere Systems Inc. | Class AB source follower |
JP5416614B2 (en) | 2010-02-18 | 2014-02-12 | Kddi株式会社 | Public information privacy protection device, public information privacy protection method and program |
JP5221751B2 (en) | 2011-05-23 | 2013-06-26 | 日本電信電話株式会社 | Author behavior estimation device, author behavior estimation model learning device, author behavior estimation method, author behavior estimation model learning method, and program |
US20150318829A1 (en) | 2014-05-02 | 2015-11-05 | Cirrus Logic International Semiconductor Ltd. | Low noise amplifier for mems capacitive transducers |
EP3402071A1 (en) | 2017-05-08 | 2018-11-14 | Ams Ag | Circuit arrangement |
WO2019221175A1 (en) | 2018-05-17 | 2019-11-21 | 株式会社村田製作所 | Amplifier circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2020188649A1 (en) | 2020-09-24 |
JP6864788B2 (en) | 2021-04-28 |
WO2020188919A1 (en) | 2020-09-24 |
JPWO2020188919A1 (en) | 2021-04-01 |
JP2021122112A (en) | 2021-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10481625B2 (en) | Voltage regulator | |
EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
JP6545692B2 (en) | Buffer circuit and method | |
US20070115741A1 (en) | Current Sensing Circuit and Boost Converter Having the Same | |
JP2002185272A (en) | Differential amplifier | |
US20050218993A1 (en) | Fast-response current limiting | |
US20090184752A1 (en) | Bias circuit | |
JP7224387B2 (en) | amplifier circuit | |
CN104375545A (en) | Band-gap reference voltage circuit and electronic device thereof | |
EP3402071B1 (en) | Circuit arrangement | |
WO2021073305A1 (en) | Low dropout-voltage linear voltage regulator having high power supply rejection ratio | |
US20070146063A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
KR100537053B1 (en) | Push pull amplifier circuit | |
WO2022054192A1 (en) | Amplifier circuit and composite circuit | |
US8441308B2 (en) | Bias current generator | |
JP2639350B2 (en) | Operational amplifier | |
CN111399580A (en) | Linear voltage stabilizing circuit | |
US20110285466A1 (en) | Power amplifier circuit | |
CN212112265U (en) | Linear voltage stabilizing circuit | |
US11025213B2 (en) | Output pole-compensated operational amplifier | |
US20230127206A1 (en) | Regulated supply for improved single-ended chopping performance | |
JP2003273672A (en) | Differential amplifier circuit | |
US7236030B2 (en) | Method to implement hysteresis in a MOSFET differential pair input stage | |
TW202232274A (en) | Current mirror circuit | |
US7285990B1 (en) | High-precision buffer circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7224387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |