RU2760864C1 - Способ изготовления структур на подложках при использовании мокрого осаждения - Google Patents

Способ изготовления структур на подложках при использовании мокрого осаждения Download PDF

Info

Publication number
RU2760864C1
RU2760864C1 RU2020126790A RU2020126790A RU2760864C1 RU 2760864 C1 RU2760864 C1 RU 2760864C1 RU 2020126790 A RU2020126790 A RU 2020126790A RU 2020126790 A RU2020126790 A RU 2020126790A RU 2760864 C1 RU2760864 C1 RU 2760864C1
Authority
RU
Russia
Prior art keywords
deposited
layer
intermediate layer
dielectric
substrate
Prior art date
Application number
RU2020126790A
Other languages
English (en)
Inventor
Штефан РУКМИХ
Карстен НОЙМАНН
Original Assignee
Плэстик Лоджик Хк Лимитед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Плэстик Лоджик Хк Лимитед filed Critical Плэстик Лоджик Хк Лимитед
Application granted granted Critical
Publication of RU2760864C1 publication Critical patent/RU2760864C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • H01L21/208—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Изобретение относится к способу изготовления структурного покрытия на подложке для защиты подложки от короткого замыкания. Первый диэлектрический слой осаждают на подложке путем мокрого осаждения. На первом диэлектрическом слое осаждают первый электропроводящий слой. На нем осаждают второй диэлектрический слой путем мокрого осаждения, а на нем осаждают второй электропроводящий слой. Диэлектрический промежуточный слой осаждают между первым диэлектрическим слоем и вторым электропроводящим слоем при использовании технологического процесса сухого осаждения. Обеспечивается возможность использования мокрого осаждения без возникновения коротких замыканий между электропроводящими слоями для достижения приемлемых выхода и надежности даже при наличии на подложке относительно крупных частиц или неоднородности. 10 з.п. ф-лы, 4 ил., 1 пр.

Description

Изобретение в общем случае относится к производству структур на подложках в результате мокрого осаждения. Оно делает возможным использование мокрого осаждения в том смысле, что оно позволяет избежать возникновения коротких замыканий между электропроводящими слоями для достижения приемлемых выхода и надежности даже при наличии на подложке относительно крупных частиц или неоднородности.
В частности, изобретение относится к изготовлению так называемых объединительных панелей или структур на таких объединительных панелях, в частности, для изготовления плоскопанельных дисплеев (FPD).
Говоря более конкретно, изобретение относится к осаждению на подложке первого диэлектрического слоя путем мокрого осаждения, причем на первом диэлектрическом слое осаждают первый электропроводящий слой, на нем путем мокрого осаждения осаждают второй диэлектрический слой, а на нем осаждают второй электропроводящий слой.
Использование объединительных панелей хорошо известно при производстве FPD. Объединительная панель состоит из массива элементов изображения («пикселей»), формирующих активную матрицу. Каждый элемент изображения образован запоминающим конденсатором и по меньшей мере одним полевым транзистором FET, которые небезусловным образом образованы из органических или неорганических полупроводниковых и диэлектрических материалов. Объединительная панель с активной матрицей на основе FET может быть подвергнута переработке на гибкой подложке.
Использование объединительных панелей хорошо известно при производстве дисплеев на основе электронной бумаги (EPD), дисплеев на органических светодиодах (OLED), жидкокристаллических дисплеев (LCD) или других печатных плат.
Для изготовления таких продуктов на объединительную панель наносят специфические для продукта структуры. В принципе могут быть использованы печать или нанесение структурного покрытия. Это технологические процессы, которые действуют из влажной фазы, то есть, используют жидкий материал для структурирования, например, чернильно-струйная печать или центрифугирование.
Технологические процессы мокрого структурирования могут быть осуществлены при низких издержках и с достаточной точностью.
Преимущества и недостатки использования разъясняются ниже при обращении к фиг. 1.
Преимущество технологических процессов мокрого осаждения заключается в возможности выравнивания данными слоями мелкой топографии. Маленькие частицы 1 могут быть полностью покрыты, как это продемонстрировано на левой стороне фиг. 1. Недостаток заключается в том, что частицы 2, более крупные, чем толщина слоя 3, после последующего высушивания осажденной влажной пленки, выступают наружу из данного слоя, как это продемонстрировано в середине фиг. 1В. Это обуславливается обтеканием материалом жидкого покрытия слоя 3 более крупных частиц 2 до высушивания и/или усадкой материала покрытия во время высушивания, что, тем самым, приводит к утрате толщины и высвобождению частицы 2.
Обычно слой 3 осаждают в качестве первого диэлектрического слоя 3 при использовании такого технологического процесса мокрого осаждения. На первый диэлектрический слой 3 осаждают первый электропроводящий слой 4, обычно при использовании технологических процессов напыления. Такой первый электропроводящий слой 4 конформно покрывает топографию поверхности, то есть, как поверхность первого диэлектрического слоя 3, так и непокрытую обнаженную поверхность 5 более крупной частицы 2, как это продемонстрировано на фиг. 1С.
Осаждают второй диэлектрический слой 6, также осажденный при использовании мокрых технологических процессов. В данном случае существует та же самая проблема, что и описанная выше, которая заключается также в невозможности покрытия вторым диэлектрическим слоем крупной частицы или неоднородности, обусловленной данной частицей, как это продемонстрировано на фиг. 1D. Это обуславливает непокрытость и обнаженность первого электропроводящего слоя 4 поверх крупной частицы 2.
Теперь при осаждении второго электропроводящего слоя 7 для обеспечения конкретной функции опять-таки обычно при использовании технологического процесса напыления данный второй электропроводящий слой 7 вступает в контакт с первым электропроводящим слоем 4, как это продемонстрировано на фиг. 1Е.
При приложении теперь между первым электропроводящим слоем 4 и вторым электропроводящим слоем 7 электрического напряжения 8, как это продемонстрировано на фиг. 1F, в результате происходит короткое замыкание 9. Структура на подложке 10 является непригодной для использования. Если подложка 10 представляет собой основу для объединительной панели, может быть повреждена вся объединительная панель. Если сама подложка является объединительной панелью, последовательность слоев, нанесенная данным образом, может привести к утрате FPD.
Вследствие невозможности исключения присутствия крупных частиц 2 и стимулирования возникновения описанных выше проблем при использовании мокрого осаждения, использование мокрого осаждения не является экономически обоснованным.
По этой причине цель изобретения заключается в обеспечении возможности использования мокрого осаждения в том смысле, что оно позволяет избежать возникновения коротких замыканий между электропроводящими слоями для достижения приемлемых выхода и надежности даже при наличии на подложке относительно крупных частиц или неоднородности.
Достижения цели изобретения добиваются при использовании способа изготовления структур на подложках при использовании мокрого осаждения, в котором первый диэлектрический слой осаждают на подложке путем мокрого осаждения осаждают. На первый диэлектрический слой осаждают первый электропроводящий слой, а на него осаждают второй диэлектрический слой путем мокрого осаждения. На него осаждают второй электропроводящий слой. Изобретательский уровень в данном способе заключается в осаждении диэлектрического промежуточного слоя между первым диэлектрическим слоем и вторым электропроводящим слоем при использовании технологического процесса сухого осаждения.
Промежуточный слой может быть осажден при использовании технологического процесса химического осаждения из паровой фазы (CVD), технологического процесса физического осаждения из паровой фазы (PVD) или технологического процесса осаждения полимеров из паровой фазы (PVPD). Также возможны и другие технологические процессы сухого осаждения, если они удовлетворяют условию, заключающемуся в том, что промежуточный слой должен быть нанесен конформно (то есть, промежуточный слой будет покрывать всю поверхность) и необходимости отсутствия точечных дефектов.
Изобретение может быть использовано по множеству вариантов.
В одном варианте осуществления изобретения предлагается осаждение слоев на подложке для изготовления объединительной панели.
В еще одном варианте осуществления слои могут быть осаждены на объединительной панели для изготовления плоскопанельного дисплея (FDP).
В еще одном варианте осуществления изобретения предлагается возможность осаждения слоев для изготовления дисплеев на основе электронной бумаги (EPD), дисплеев на органических светодиодах (OLED), жидкокристаллических дисплеев (LCD).
В еще одном варианте осуществления промежуточный слой состоит из парилена (поли-пара-ксилилен), например парилена-С. Однако также возможными являются и парилен-N или парилен-F. Поэтому в последующем изложении в общем случае будет упоминаться только парилен. Поэтому промежуточный слой может быть осажден в виде парилена при использовании технологического процесса PVPD. В стандартных условиях изготовления FPD данный технологический процесс PVPD является недоступным. В данном случае париленовый технологический процесс может быть замещен технологическим процессом PVD или CVD, как это упоминалось выше. Поэтому в одном варианте осуществления изобретения предлагается возможность осаждения промежуточного слоя в виде нитрида кремния, а в еще одном варианте осуществления изобретения предлагается возможность осаждения промежуточного слоя в виде диоксида кремния. В любом случае промежуточный слой должен быть нанесен в виде конформного покрытия и должен быть свободным от точечных дефектов.
Изобретение должно быть описано более подробно при использовании одного примера. На прилагающихся чертежах демонстрируются:
фиг. 1 - проблема с возможным использованием мокрого осаждения в соответствии с описанием в начале данного описания изобретения;
фиг. 2 - компоновка в соответствии с изобретением с промежуточным слоем, расположенным выше первого проводящего слоя, в сопоставлении с компоновкой не в соответствии с изобретением (верхняя часть чертежа) для крупной частицы;
фиг. 3 - компоновка в соответствии с изобретением с промежуточным слоем, расположенным ниже второго проводящего слоя, в сопоставлении с компоновкой не в соответствии с изобретением (верхняя часть чертежа) для крупной частицы; и
фиг. 4 - компоновка в соответствии с изобретением с промежуточным слоем, расположенным ниже второго проводящего слоя, в сопоставлении с компоновкой не в соответствии с изобретением (верхняя часть чертежа) для электропроводящей частицы.
Основной признак изобретения заключается во введении диэлектрического промежуточного слоя 11.
Промежуточный слой 11 (конкретно обозначенный на фиг. 2-4 как «SPIL» = промежуточный слой для защиты от короткого замыкания) позволяет избежать возникновения непосредственного контакта между первым электропроводящим слоем 4 и вторым электропроводящим слоем 7 и, тем самым, улучшает выход при производстве и надежность продукта.
В отличие от полученных в результате мокрого осаждения диэлектрических слоев 3 и 6 данный промежуточный слой 11 должен быть осажден конформно. Это подразумевает покрывание промежуточным слоем 11 топографии при однородной толщине. Обычно материалы промежуточного слоя 11 осаждают при использовании технологических процессов PVD или CVD.
В общем случае промежуточный слой 11 формируют между первым диэлектрическим слоем 3 и вторым электропроводящим слоем 7 при использовании технологического процесса сухого осаждения. Как это продемонстрировано на фиг. 2, промежуточный слой 11 может быть расположен непосредственно выше нижнего первого электропроводящего слоя 4. Еще одна возможность демонстрируется на фиг. 3 и фиг. 4, где промежуточный слой 11 расположен непосредственно ниже верхнего проводящего слоя 7.
Если промежуточный слой 11 формируют непосредственно ниже верхнего второго электропроводящего слоя 7, во избежание возникновения короткого замыкания может быть эффективно изолирована и электропроводящая частица 12, также способная стимулировать возникновение короткого замывания 13.
Промежуточный слой для защиты от короткого замыкания (SPIL) 11 может быть использован для улучшения выхода и надежности объединительных панелей на органических тонкопленочных транзисторах (oTFT) и других электронных продуктов, которые в основном изготавливают при использовании технологических процессов мокрого нанесения покрытия. В данном примере промежуточный слой 11 может состоять из парилена, осажденного при использовании технологического процесса PVPD.
Парилен относится к группе инертных, гидрофобных, оптически прозрачных, полимерных материалов для нанесения покрытий, характеризующихся наличием широкого спектра промышленных областей применения. Покрытие наносят на подложку в вакууме в результате повторного сублимирования из газовой фазы в виде свободной от пор и прозрачной полимерной пленки.
Но подходящими для использования являются и другие диэлектрические материалы, осажденные при использовании других технологических процессов, в случае удовлетворения условиям как нанесения конформного покрытия из промежуточного слоя 11, так и отсутствия у него точечных дефектов.
Ссылочные позиции
1 маленькая частица
2 крупная частица
3 слой, первый диэлектрический слой
4 первый электропроводящий слой
5 обнаженная поверхность
6 второй диэлектрический слой
7 второй электропроводящий слой
8 напряжение
9 короткое замыкание
10 подложка
11 промежуточный слой
12 электропроводящая частица
13 короткое замыкание.

Claims (11)

1. Способ изготовления структурного покрытия на подложке для защиты подложки от короткого замыкания, в котором первый диэлектрический слой (3) осаждают на подложке (10) путем мокрого осаждения, на первом диэлектрическом слое (3) осаждают первый электропроводящий слой (4), на нем осаждают второй диэлектрический слой (6) путем мокрого осаждения, а на нем осаждают второй электропроводящий слой (7), отличающийся тем, что диэлектрический промежуточный слой (11) осаждают между первым диэлектрическим слоем (3) и вторым электропроводящим слоем (7) при использовании технологического процесса сухого осаждения.
2. Способ по п. 1, отличающийся тем, что диэлектрический промежуточный слой (11) осаждают при использовании технологического процесса химического осаждения из паровой фазы (CVD).
3. Способ по п. 1, отличающийся тем, что диэлектрический промежуточный слой (11) осаждают при использовании технологического процесса физического осаждения из паровой фазы (PVD).
4. Способ по п. 1, отличающийся тем, что диэлектрический промежуточный слой (11) осаждают при использовании технологического процесса осаждения полимеров из паровой фазы (PVPD).
5. Способ по любому из пп. 1-4, отличающийся тем, что слои (3; 4; 6; 11; 7) осаждают на подложку (10) для изготовления объединительной панели.
6. Способ по любому из пп. 1-4, отличающийся тем, что слои (3; 4; 6; 11; 7) осаждают на подложку (10) в виде объединительной панели.
7. Способ по п. 6, отличающийся тем, что слои (3; 4; 6; 11; 7) осаждают для изготовления плоскопанельного дисплея (FPD).
8. Способ по п. 7, отличающийся тем, что слои (3; 4; 6; 11; 7) осаждают для изготовления дисплеев на основе электронной бумаги (EPD), дисплеев на органических светодиодах (OLED) или жидкокристаллических дисплеев (LCD).
9. Способ по любому из пп. 1-8, отличающийся тем, что диэлектрический промежуточный слой (11) состоит из парилена.
10. Способ по любому из пп. 1-8, отличающийся тем, что диэлектрический промежуточный слой (11) осаждают в виде нитрида кремния.
11. Способ по любому из пп. 1-8, отличающийся тем, что диэлектрический промежуточный слой (11) осаждают в виде диоксида кремния.
RU2020126790A 2019-12-02 2020-08-11 Способ изготовления структур на подложках при использовании мокрого осаждения RU2760864C1 (ru)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP19212932 2019-12-02
EP19212932.8 2019-12-02
EP20187678.6A EP3832744B1 (en) 2019-12-02 2020-07-24 Method of manufacturing structures on substrates using wet deposition
EP20187678.6 2020-07-24

Publications (1)

Publication Number Publication Date
RU2760864C1 true RU2760864C1 (ru) 2021-12-01

Family

ID=71786835

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020126790A RU2760864C1 (ru) 2019-12-02 2020-08-11 Способ изготовления структур на подложках при использовании мокрого осаждения

Country Status (4)

Country Link
EP (1) EP3832744B1 (ru)
CN (1) CN112992778A (ru)
RU (1) RU2760864C1 (ru)
TW (1) TWI770574B (ru)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032312A (ko) * 1997-11-20 2001-04-16 바누치 유진 지. 강유전성 랜덤 억세스 메모리 캐패시터의 화학 및 기계적폴리싱 방법
JP2002348680A (ja) * 2001-05-22 2002-12-04 Sharp Corp 金属膜パターンおよびその製造方法
US6891327B2 (en) * 2001-04-26 2005-05-10 Koninklijke Philips Electronics N.V. Organic electroluminescent device and a method of manufacturing thereof
RU2475893C2 (ru) * 2007-05-11 2013-02-20 Пластик Лоджик Лимитед Электронное переключающее устройство и способ изготовления этого устройства
RU2663085C2 (ru) * 2014-04-24 2018-08-01 Витро, С.А.Б. Де С.В. Органический светоизлучающий диод со слоем модификации поверхности
EA032219B1 (ru) * 2013-08-05 2019-04-30 Сэн-Гобэн Гласс Франс Основа, содержащая функциональное покрытие и временный защитный слой

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
CN100470764C (zh) * 2007-03-20 2009-03-18 友达光电股份有限公司 平面显示器的半导体结构及其制造方法
CN108469697B (zh) * 2018-05-14 2021-06-15 昆山国显光电有限公司 显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032312A (ko) * 1997-11-20 2001-04-16 바누치 유진 지. 강유전성 랜덤 억세스 메모리 캐패시터의 화학 및 기계적폴리싱 방법
US6891327B2 (en) * 2001-04-26 2005-05-10 Koninklijke Philips Electronics N.V. Organic electroluminescent device and a method of manufacturing thereof
JP2002348680A (ja) * 2001-05-22 2002-12-04 Sharp Corp 金属膜パターンおよびその製造方法
RU2475893C2 (ru) * 2007-05-11 2013-02-20 Пластик Лоджик Лимитед Электронное переключающее устройство и способ изготовления этого устройства
EA032219B1 (ru) * 2013-08-05 2019-04-30 Сэн-Гобэн Гласс Франс Основа, содержащая функциональное покрытие и временный защитный слой
RU2663085C2 (ru) * 2014-04-24 2018-08-01 Витро, С.А.Б. Де С.В. Органический светоизлучающий диод со слоем модификации поверхности

Also Published As

Publication number Publication date
CN112992778A (zh) 2021-06-18
TW202122632A (zh) 2021-06-16
TWI770574B (zh) 2022-07-11
EP3832744B1 (en) 2022-09-07
EP3832744A1 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
US11205694B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US6911667B2 (en) Encapsulation for organic electronic devices
US8129616B2 (en) Roll to roll manufacturing of organic solar modules
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
JP4520708B2 (ja) 基板上に作製される複数のデバイスを封入する方法および電子デバイス
EP1284835B1 (en) Laminate comprising barrier layers on a substrate
TWI496123B (zh) 用於可撓性顯示裝置之基板部分、製造該基板部分之方法及製造該顯示裝置之方法
US10325985B2 (en) Protecting transistor elements against degrading species
CN102842582A (zh) 平板显示设备的底板、平板显示设备及制造该底板的方法
EP3584852B1 (en) Oled comprising a composite transparent electrode and manufacturing method thereof
US9472772B2 (en) Display device
KR20160123437A (ko) 플렉서블 디스플레이 장치 및 이의 제조 방법
US20070200489A1 (en) Large area organic electronic devices and methods of fabricating the same
KR20140120510A (ko) 플렉서블 기판, 플렉서블 표시 장치, 및 플렉서블 표시 장치의 제조 방법
KR20150014563A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20110068176A (ko) 플렉서블 디스플레이용 기판, 이를 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법
KR20170125639A (ko) 플렉서블 디스플레이 장치 및 그 제조 방법
US10103206B2 (en) Display device and manufacturing method of the same
KR20180126108A (ko) 플렉서블 표시 장치 및 이의 제조 방법
RU2760864C1 (ru) Способ изготовления структур на подложках при использовании мокрого осаждения
JP6043295B2 (ja) 電子デバイス
US8350259B2 (en) Electronic circuit
US20190267571A1 (en) Package structure
US10290821B2 (en) Display device and manufacturing method of the same
KR20160087971A (ko) 표시 장치의 제조 장치 및 표시 장치의 제조 방법