RU2720557C1 - Multifunctional current mirror on complementary field-effect transistors with control pn-junction for operation at low temperatures - Google Patents

Multifunctional current mirror on complementary field-effect transistors with control pn-junction for operation at low temperatures Download PDF

Info

Publication number
RU2720557C1
RU2720557C1 RU2019137550A RU2019137550A RU2720557C1 RU 2720557 C1 RU2720557 C1 RU 2720557C1 RU 2019137550 A RU2019137550 A RU 2019137550A RU 2019137550 A RU2019137550 A RU 2019137550A RU 2720557 C1 RU2720557 C1 RU 2720557C1
Authority
RU
Russia
Prior art keywords
jfet
field
effect transistors
effect transistor
output
Prior art date
Application number
RU2019137550A
Other languages
Russian (ru)
Inventor
Анна Витальевна Бугакова
Николай Николаевич Прокопенко
Илья Викторович Пахомов
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2019137550A priority Critical patent/RU2720557C1/en
Application granted granted Critical
Publication of RU2720557C1 publication Critical patent/RU2720557C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: radio equipment.
SUBSTANCE: invention relates to radio engineering and can be used as a functional assembly of analogue microcircuits (for example, differential (OA) and multi-differential operational amplifiers (MOA), comparators, etc.) for signal amplification and filtration tasks, including in the range of low temperatures and exposure to penetrating radiation. Multifunctional current mirror has field transistors, auxiliary field-effect transistors, a current-stabilizing two-terminal element, field-effect transistors with a pn-junction control (JFET).
EFFECT: technical result consists in creation of non-inverting current mirror operable in low-temperature range on complementary field-effect transistors with control pn-junction, which provides non-inverting transformations of input current signal with current transfer ratio higher than one.
5 cl, 1 dwg

Description

Изобретение относится к области радиотехники и может быть использовано в качестве функционального узла аналоговых микросхем (например, дифференциальных (ОУ) и мультидифференциальных операционных усилителях (МОУ), компараторах и т.п.) для задач усиления и фильтрации сигналов, в том числе в диапазоне низких температур.The invention relates to the field of radio engineering and can be used as a functional unit of analog microcircuits (for example, differential (op amps) and multidifferential operational amplifiers (MOUs), comparators, etc.) for signal amplification and filtering, including in the low-range temperatures.

Основой современных микроэлектронных операционных усилителей, стабилизаторов напряжения, компараторов и т.п. являются так называемые «токовые зеркала», обеспечивающие инверсию по фазе входного токового сигнала в широком диапазоне его изменения [1-21]. Качественные показатели практически всех современных аналоговых микросхем определяются статическими и динамическими параметрами токовых зеркал (ТЗ). Анализ существующих вариантов построения ТЗ представлен в [21]. Предполагаемое изобретения относится к данному подклассу устройств.The basis of modern microelectronic operational amplifiers, voltage stabilizers, comparators, etc. are the so-called "current mirrors", providing phase inversion of the input current signal in a wide range of its variation [1-21]. Qualitative indicators of almost all modern analog microcircuits are determined by the static and dynamic parameters of current mirrors (TK). An analysis of existing options for constructing TK is presented in [21]. The alleged invention relates to this subclass of devices.

Ближайшим прототипом (фиг. 1) заявляемого устройства является токовое зеркало, описанное в патенте 2002 года US 6.492.796 (fig. 8) фирмы Analog Devices Inc., содержащее вход 1 и инвертирующий выход 2 устройства, первый 3 входной и первый 4 выходной полевые транзисторы, первый 5 и второй 6 вспомогательные полевые транзисторы, истоки которых объединены и подключены к первой 7 шине источника питания через первый 8 токостабилизирующий двухполюсник, причем затвор первого 5 вспомогательного полевого транзистора соединен со стоком первого 3 входного полевого транзистора и входом 1 устройства, затвор второго 6 вспомогательного полевого транзистора соединен с источником опорного напряжения 9, а сток первого 4 выходного полевого транзистора связан с инвертирующим выходом 2 устройства, вторую 10 шину источника питания.The closest prototype (Fig. 1) of the claimed device is a current mirror described in US Pat. No. 6,292,796 (fig. 8) from Analog Devices Inc., 2002, containing input 1 and inverting output 2 of the device, the first 3 input and first 4 output field transistors, the first 5 and second 6 auxiliary field-effect transistors, the sources of which are combined and connected to the first 7 bus of the power source through the first 8 current-stabilizing two-terminal device, and the gate of the first 5 auxiliary field-effect transistor is connected to the drain of the first 3 input field-effect transistor and input 1 of the device, the gate of the second 6 auxiliary field-effect transistor is connected to a reference voltage source 9, and the drain of the first 4 output field-effect transistor is connected to the inverting output 2 of the device, the second 10 bus power source.

Существенный недостаток известного токового зеркала состоит в том, что оно оказывается неработоспособным при реализации на JFet полевых транзисторах, обеспечивающих экстремально малый уровень шумов, высокую радиационную стойкость и стабильную работу аналоговых микросхем в диапазоне криогенных температур. Кроме этого известные ТЗ а также имеет только инвертирующий токовый выход.A significant drawback of the known current mirror is that it turns out to be inoperative when field effect transistors are implemented on JFet, which provide an extremely low noise level, high radiation resistance, and stable operation of analog microcircuits in the cryogenic temperature range. In addition, the well-known TK also has only an inverting current output.

Основная задача предполагаемого изобретения состоит в создании работоспособного в диапазоне низких температур и при воздействии потока нейтронов неинвертирующего токового зеркала на комплементарных полевых транзисторах с управляющим pn-переходом, обеспечивающего неинвертирующие преобразования входного токового сигнала с коэффициентом передачи по току больше единицы.The main objective of the proposed invention is to create a non-inverting current mirror capable of operating in the low-temperature range and under the influence of a neutron flux on complementary field effect transistors with a control pn junction, which provides non-inverting transformations of the input current signal with a current transfer coefficient greater than unity.

Поставленная задача решается тем, что в токовом зеркале фиг. 1, содержащем вход 1 и инвертирующий выход 2 устройства, первый 3 входной и первый 4 выходной полевые транзисторы, первый 5 и второй 6 вспомогательные полевые транзисторы, истоки которых объединены и подключены к первой 7 шине источника питания через первый 8 токостабилизирующий двухполюсник, причем затвор первого 5 вспомогательного полевого транзистора соединен со стоком первого 3 входного полевого транзистора и входом 1 устройства, затвор второго 6 вспомогательного полевого транзистора соединен с источником опорного напряжения 9, а сток первого 4 выходного полевого транзистора связан с инвертирующим выходом 2 устройства, вторую 10 шину источника питания, предусмотрены новые элементы и связи - качестве первого 3 входного и первого 4 выходного полевых транзисторов, а также первого 5 и второго 6 вспомогательных полевых транзисторов используются полевые транзисторы с управляющим pn-переходом JFET, сток первого 5 JFET вспомогательного полевого транзистора соединен со второй 10 шиной источника питания через второй 13 источник опорного тока и связан с объединенными истоками первого 3 JFET входного и первого 4 JFET выходного полевых транзисторов, затворы первого 3 JFET входного и первого 4 JFET выходного полевых транзисторов подключены ко второй 10 шине источника питания, сток второго 6 JFET вспомогательного полевого транзистора соединен с первым 14 дополнительным неинвертирующим выходом устройства.The problem is solved in that in the current mirror of FIG. 1, containing input 1 and inverting output 2 of the device, the first 3 input and first 4 output field-effect transistors, the first 5 and second 6 auxiliary field-effect transistors, the sources of which are combined and connected to the first 7 bus of the power source through the first 8 current-stabilizing two-terminal device, and the gate of the first 5 auxiliary field-effect transistor is connected to the drain of the first 3 input field-effect transistor and input 1 of the device, the gate of the second 6 auxiliary field-effect transistor is connected to the reference voltage source 9, and the drain of the first 4 output field-effect transistor is connected to the inverting output 2 of the device, the second 10 bus of the power source, new elements and connections are provided - as the first 3 input and first 4 output field-effect transistors, as well as the first 5 and second 6 auxiliary field-effect transistors, field-effect transistors with a JFET control pn junction are used, the drain of the first 5 JFET auxiliary field-effect transistor is connected to the second 10 source bus power supply through the second 13 source of reference current and connected to the combined sources of the first 3 JFET input and first 4 JFET output field-effect transistors, the gates of the first 3 JFET input and first 4 JFET output field-effect transistors are connected to the second 10 bus of the power supply, the drain of the second 6 JFET auxiliary a field effect transistor is connected to the first 14 additional non-inverting output of the device.

На чертеже фиг. 1 представлена токовое зеркало прототип US 6.492.796, fig. 8, 2002 г., а на чертеже фиг. 2 приведена схема заявляемого CJFet токового зеркала в соответствии с п. 1 формулы изобретения.In the drawing of FIG. 1 shows a current mirror prototype US 6.492.796, fig. 8, 2002, and in the drawing of FIG. 2 shows a diagram of the inventive CJFet current mirror in accordance with paragraph 1 of the claims.

На чертеже фиг. 3 показана схема заявляемого устройства в соответствии с п. 2 формулы изобретения.In the drawing of FIG. 3 shows a diagram of the inventive device in accordance with paragraph 2 of the claims.

На чертеже фиг. 4 приведена схема заявляемого CJFet токового зеркала в соответствии с п. 3 формулы изобретения.In the drawing of FIG. 4 shows a diagram of the inventive CJFet current mirror in accordance with paragraph 3 of the claims.

На чертеже фиг. 5 представлена заявляемое CJFet токовое зеркало с повышенным выходным сопротивлением в соответствии с п. 4 формулы изобретения.In the drawing of FIG. 5 presents the claimed CJFet current mirror with a high output resistance in accordance with paragraph 4 of the claims.

На чертеже фиг. 6 показана схема CJFet токового зеркала с повышенным выходным сопротивлением в соответствии с п. 5 формулы изобретения.In the drawing of FIG. 6 shows a CJFet diagram of a current mirror with a high output resistance in accordance with paragraph 5 of the claims.

На чертеже фиг. 7 показан статический режим токового зеркала фиг. 3 при температуре -197°С в среде среда LTSpiceXVII на комплементарных полевых транзисторах ОАО «Интеграл» (г. Минск) при токах Iвх=50 мкА, I1=200 мкA, I2=100 мкА.In the drawing of FIG. 7 shows the static mode of the current mirror of FIG. 3 at a temperature of -197 ° C in an environment LTSpiceXVII medium on complementary field-effect transistors of OJSC Integral (Minsk) at currents I in = 50 μA, I 1 = 200 μA, I 2 = 100 μA.

На чертеже фиг. 8 приведены зависимости выходных токов IRн1 (а) и IRн2 (б) токового зеркала фиг. 7 для температуры 27°С при разных входных токах Iвх=0÷200 мкА.In the drawing of FIG. 8 shows the dependences of the output currents I Rn1 (a) and I Rn2 (b) of the current mirror of FIG. 7 for a temperature of 27 ° C at different input currents I in = 0 ÷ 200 μA.

На чертеже фиг. 9 представлены зависимости выходных токов IRн1 (а) и IRн2 (б) токового зеркала фиг. 7 для температуры -197°С при разных входных токах Iвх=0÷200 мкА.In the drawing of FIG. 9 shows the dependences of the output currents I Rn1 (a) and I Rn2 (b) of the current mirror of FIG. 7 for a temperature of -197 ° С at different input currents I in = 0 ÷ 200 μA.

На чертеже фиг. 10 показаны зависимость выходного тока IRн1 ТЗ фиг. 7 в диапазоне температур от - 197°С до 30°С.In the drawing of FIG. 10 shows the dependence of the output current I Rn1 TK of FIG. 7 in the temperature range from - 197 ° C to 30 ° C.

На чертеже фиг. 11 приведены зависимость выходного тока IRн2 ТЗ фиг. 7 в диапазоне потока нейтронов от 1е13 н/см2 до 1е15 н/см2.In the drawing of FIG. 11 shows the dependence of the output current I Rn2 TK of FIG. 7 in the neutron flux range from 1е13 n / cm 2 to 1е15 n / cm 2 .

Многофункциональное токовое зеркало на комплементарных полевых транзисторах с управляющим pn-переходом для работы при низких температурах фиг. 2 содержит вход 1 и инвертирующий выход 2 устройства, первый 3 входной и первый 4 выходной полевые транзисторы, первый 5 и второй 6 вспомогательные полевые транзисторы, истоки которых объединены и подключены к первой 7 шине источника питания через первый 8 токостабилизирующий двухполюсник, причем затвор первого 5 вспомогательного полевого транзистора соединен со стоком первого 3 входного полевого транзистора и входом 1 устройства, затвор второго 6 вспомогательного полевого транзистора соединен с источником опорного напряжения 9, а сток первого 4 выходного полевого транзистора связан с инвертирующим выходом 2 устройства, вторую 10 шину источника питания. В качестве первого 3 входного и первого 4 выходного полевых транзисторов, а также первого 5 и второго 6 вспомогательных полевых транзисторов используются полевые транзисторы с управляющим pn-переходом JFET, сток первого 5 JFET вспомогательного полевого транзистора соединен со второй 10 шиной источника питания через второй 13 источник опорного тока и связан с объединенными истоками первого 3 JFET входного и первого 4 JFET выходного полевых транзисторов, затворы первого 3 JFET входного и первого 4 JFET выходного полевых транзисторов подключены ко второй 10 шине источника питания, сток второго 6 JFET вспомогательного полевого транзистора соединен с первым 14 дополнительным неинвертирующим выходом устройства. В схеме фиг. 2 двухполюсник 12 моделирует входной ток ТЗ, а двухполюсники 11 и 15 свойства нагрузки, подключаемой к инвертирующему выходу 2 устройства и первому 14 дополнительному неинвертирующему выхому устройства.A multifunctional current mirror on complementary field effect transistors with a control pn junction for operation at low temperatures, FIG. 2 contains input 1 and inverting output 2 of the device, the first 3 input and first 4 output field-effect transistors, the first 5 and second 6 auxiliary field-effect transistors, the sources of which are combined and connected to the first 7 bus of the power source through the first 8 current-stabilizing two-terminal device, and the gate of the first 5 the auxiliary field-effect transistor is connected to the drain of the first 3 input field-effect transistor and the input 1 of the device, the gate of the second 6 auxiliary field-effect transistor is connected to the reference voltage source 9, and the drain of the first 4 output field-effect transistor is connected to the inverting output 2 of the device, and the second 10 bus to the power source. As the first 3 input and first 4 output field-effect transistors, as well as the first 5 and second 6 auxiliary field-effect transistors, field effect transistors are used with a JFET pn junction control, the drain of the first 5 JFET auxiliary field-effect transistor is connected to the second 10 power supply bus through a second 13 source reference current and connected to the combined sources of the first 3 JFET input and first 4 JFET output field-effect transistors, the gates of the first 3 JFET input and first 4 JFET output field-effect transistors are connected to the second 10 power supply bus, the drain of the second 6 JFET auxiliary field-effect transistor is connected to the first 14 additional non-inverting device output. In the circuit of FIG. 2, the two-terminal 12 models the input current TK, and the two-terminal 11 and 15 properties of the load connected to the inverting output 2 of the device and the first 14 additional non-inverting output device.

На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, сток первого 5 JFET вспомогательного полевого транзистора связан с объединенными истоками первого 3 JFET входного и первого 4 JFET выходного полевых транзисторов через дополнительный истоковый повторитель напряжения, выполненный на дополнительном JFET полевом транзисторе 16, затвор которого соединен со стоком первого 5 JFET вспомогательного полевого транзистора, исток подключен к объединенным истокам первого 3 JFET входного и второго 6 JFET вспомогательного полевых транзисторов, а сток связан со вторым 17 дополнительным неинвертирующим выходом устройства, согласованным со второй 10 шиной источника питания. Здесь и далее двухполюсник 18 моделирует свойства нагрузки подключаемой ко второму 17 дополнительному неинвертирующему выходу устройства.In the drawing of FIG. 3, in accordance with paragraph 2 of the claims, the drain of the first 5 JFET auxiliary field-effect transistor is connected to the combined sources of the first 3 JFET input and first 4 JFET output field-effect transistors through an additional source voltage follower made on an additional JFET field-effect transistor 16, the gate of which is connected with the drain of the first 5 JFET auxiliary field-effect transistor, the source is connected to the combined sources of the first 3 JFET input and second 6 JFET auxiliary field-effect transistors, and the drain is connected to the second 17 additional non-inverting output of the device, matched with the second 10 bus power source. Hereinafter, the two-terminal network 18 models the properties of the load connected to the second 17 additional non-inverting output of the device.

На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, первый 4 JFET выходной полевой транзистор выполнен по составной каскодной схеме на первом 19 JFET и втором 20 JFET дополнительных полевых транзисторах, причем затвор второго 20 JFET дополнительного полевого транзистора подключен к объединенными истоками первого 5 JFET и второго 6 JFET вспомогательного полевых транзисторов, а сток связан с инвертирующим выходом 2 устройства.In the drawing of FIG. 4, in accordance with paragraph 3 of the claims, the first 4 JFET output field-effect transistor is made in a cascode on the first 19 JFET and second 20 JFET additional field effect transistors, and the gate of the second 20 JFET additional field effect transistor is connected to the combined sources of the first 5 JFET and second 6 JFET auxiliary field-effect transistors, and the drain is connected to the inverting output 2 of the device.

На чертеже фиг. 5, в соответствии с п. 4 формулы изобретения, первый 4 JFET выходной полевой транзистор выполнен по составной каскодной схеме на третьем 21 JFET и четвертом 22 JFET дополнительных полевых транзисторах, причем затвор четвертого 22 JFET дополнительного полевого транзистора соединен с истокам первого 3 JFET входного полевого транзистора, а сток связан с инвертирующим выходом 2 устройства.In the drawing of FIG. 5, in accordance with paragraph 4 of the claims, the first 4 JFET output field-effect transistor is made in a cascode on the third 21 JFET and fourth 22 JFET additional field effect transistors, and the gate of the fourth 22 JFET additional field effect transistor is connected to the sources of the first 3 JFET input field effect transistor transistor, and the drain is connected to the inverting output 2 of the device.

На чертеже фиг. 6, в соответствии с п. 5 формулы изобретения, первый 4 JFET выходной полевой транзистор выполнен по классической составной каскодной схеме на пятом 23 JFET и шестом 24 JFET дополнительных полевых транзисторах, причем затвор шестого 24 JFET дополнительного полевого транзистора соединен с объединенным истокам первого 5 JFET и второго 6 JFET вспомогательных полевых транзисторов, а сток связан с инвертирующим выходом 2 устройства.In the drawing of FIG. 6, in accordance with paragraph 5 of the claims, the first 4 JFET output field effect transistor is made according to the classic composite cascode on the fifth 23 JFET and the sixth 24 JFET additional field effect transistors, and the gate of the sixth 24 JFET additional field effect transistor is connected to the combined sources of the first 5 JFET and the second 6 JFET auxiliary field-effect transistors, and the drain is connected to the inverting output 2 of the device.

Рассмотрим работу заявляемого ТЗ с учетом результатов его моделирования, представленных на чертежах фиг. 7 - фиг. 11.Consider the operation of the claimed TK, taking into account the results of its simulation, presented in the drawings of FIG. 7 - FIG. eleven.

Предлагаемое ТЗ имеет устойчивый статических режим (фиг. 7) при температуре до минус 197°С и воздействия потока нейтронов до 1е15 н/см2.The proposed TK has a stable static mode (Fig. 7) at temperatures up to minus 197 ° C and exposure to a neutron flux up to 1e15 n / cm 2 .

Зависимости выходного тока ТЗ фиг. 7, представленные на чертеже фиг. 8 и фиг. 9 для разных температурных условий (27°С и -197°С) в широком диапазоне изменения входных токов Iвх=0÷200 мкА показывают, что предлагаемое устройство обеспечивает высокую точность передачи тока на инвертирующий и неинвертирующий выходы.Dependences of the output current TK of FIG. 7 shown in the drawing of FIG. 8 and FIG. 9 different temperature conditions (27 ° C and -197 ° C) in a wide range of input currents I in = 0 ÷ 200 uA show that the apparatus ensures a high accuracy of the current transmission to the inverting and non-inverting outputs.

Особенность схемы фиг. 7 состоит в том, что здесь коэффициент передачи по току строго равен единице по инвертирующему (IRн1), и двум единицам по неинвертирующему (IRн2) токовым выходам в широком диапазоне температур (фиг. 9, фиг. 10). Это позволяет создавать нетрадиционные схемотехнические решения на его основе для задач прецизионного усиления и фильтрации сигналов.A feature of the circuit of FIG. 7 consists in the fact that here the current transfer coefficient is strictly equal to unity in inverting (I Rн1 ), and two units in non-inverting (I Rн2 ) current outputs in a wide temperature range (Fig. 9, Fig. 10). This allows you to create non-traditional circuit solutions based on it for the tasks of precision amplification and filtering of signals.

В схемах фиг. 4, фиг. 5 и фиг. 6 реализуются повышенные выходные сопротивления по инвертирующему выходу 2 устройства.In the diagrams of FIG. 4, FIG. 5 and FIG. 6, increased output resistances are realized along the inverting output 2 of the device.

Компьютерное моделирование, представленное на чертеже фиг. 11 показывает, что данные качества сохраняются не только в диапазоне криогенных температур, но и при воздействии проникающей радиации (поток нейтронов Fn=1e13 н/см2 до 1е15 н/см2). Это значительно расширяет функциональные возможности предлагаемого схемотехнического решения при его использовании в экстремальной электронике.The computer simulation shown in FIG. 11 shows that these qualities are stored not only in the cryogenic temperature range, but also when exposed to penetrating radiation (neutron flux Fn = 1e13 n / cm 2 to 1e15 n / cm 2 ). This greatly expands the functionality of the proposed circuitry when it is used in extreme electronics.

Таким образом, заявляемо устройство имеет существенные преимущества в сравнении с аналогами.Thus, the claimed device has significant advantages in comparison with analogues.

Библиографический СПИСОКBibliographic LIST

1. Патент US №6.492.796, fig. 1, fig. 2, fig. 8, 2002 г.1. US patent No. 6.492.796, fig. 1, fig. 2, fig. 8, 2002

2. Патент US №6.630.818, fig. 4, 2003 г.2. US Patent No. 6,630.818, fig. 4, 2003

3. Патент ЕР №2652872, fig. 2, 2015 г.3. EP patent No. 2652872, fig. 2, 2015

4. Патент US №7.869.285, fig. 1, 2011 г.4. US patent No. 7.869.285, fig. 1, 2011

5. Патент US №7.312.651, 2007 г.5. US patent No. 7.312.651, 2007

6. Патент RU №2544780, fig. 2, 2013 г.6. Patent RU No. 2544780, fig. 2, 2013

7. Патент US №8.169.263, 2012 г.7. US patent No. 8.169.263, 2012

8. Патент US №7.915.948, 2011 г.8. US patent No. 7.915.948, 2011

9. Патент US №7.541.871, fig. 1, 2009 г.9. US patent No. 7.541.871, fig. 1, 2009

10. Патент US №5.801.523, fig. 1, 1998 г.10. US patent No. 5.801.523, fig. 1, 1998

11. Патент US №6.617.915, 2003 г.11. US patent No. 6.617.915, 2003

12. Заявка на патент US №2007/0216484, fig. 15, 2007 г.12. Application for US patent No. 2007/0216484, fig. January 15, 2007

13. Патент US №6.639.452, fig. 1, 2003 г.13. US patent No. 6.639.452, fig. 1, 2003

14. Патент US №5.515.010, 1996 г.14. US patent No. 5.515.010, 1996

15. Заявка на патент US №2006/0232340, 2006 г..15. Application for patent US No. 2006/0232340, 2006.

16. Патент ЕР №1313211, fig. 3, 2001 г.16. EP patent No. 1313211, fig. 3, 2001

17. Патент US №6.842.050, fig. 3, 2005 г.17. US patent No. 6.842.050, fig. 3, 2005

18. Патент US №6.980.054, fig. 7, 2005 г.18. US patent No. 6.980.054, fig. 7, 2005

19. Авт. свид. SU 1529410, 1989 г.19. Auth. testimonial. SU 1529410, 1989

20. Полезная модель 139042, 2014 г.20. Utility Model 139042, 2014

21. Токовые зеркала для проектирования КМОП аналоговых микросхем: основные модификации (ТЗ №1-№36) / Прокопенко Н.Н., Титов А.Е., Бутырлагин Н.В. // Библиотека схемотехнических решений. ИППМ РАН, 2019, С. 1-29. URL: http://www.ippm.ru/data/eljrnal/рареr/J4.pdf (режим доступа свободный).21. Current mirrors for the design of CMOS analog circuits: basic modifications (TK No. 1-No. 36) / Prokopenko NN, Titov A.E., Butyrlagin N.V. // Library of circuit solutions. IPPM RAS, 2019, S. 1-29. URL: http://www.ippm.ru/data/eljrnal/raper/J4.pdf (free access mode).

Claims (5)

1. Многофункциональное токовое зеркало на комплементарных полевых транзисторах с управляющим pn-переходом для работы при низких температурах, содержащее вход (1) и инвертирующий выход (2) устройства, первый (3) входной и первый (4) выходной полевые транзисторы, первый (5) и второй (6) вспомогательные полевые транзисторы, истоки которых объединены и подключены к первой (7) шине источника питания через первый (8) токостабилизирующий двухполюcник, причем затвор первого (5) вспомогательного полевого транзистора соединен со стоком первого (3) входного полевого транзистора и входом (1) устройства, затвор второго (6) вспомогательного полевого транзистора соединен с источником опорного напряжения (9), а сток первого (4) выходного полевого транзистора связан с инвертирующим выходом (2) устройства, вторую (10) шину источника питания, отличающееся тем, что в качестве первого (3) входного и первого (4) выходного полевых транзисторов, а также первого (5) и второго (6) вспомогательных полевых транзисторов используются полевые транзисторы с управляющим pn-переходом (JFET), сток первого (5) JFET вспомогательного полевого транзистора соединен со второй (10) шиной источника питания через второй (13) источник опорного тока и связан с объединенными истоками первого (3) JFET входного и первого (4) JFET выходного полевых транзисторов, затворы первого (3) JFET входного и первого (4) JFET выходного полевых транзисторов подключены ко второй (10) шине источника питания, сток второго (6) JFET вспомогательного полевого транзистора соединен с первым (14) дополнительным неинвертирующим выходом устройства.1. A multifunctional current mirror on complementary field effect transistors with a control pn junction for operation at low temperatures, containing the input (1) and inverting output (2) of the device, the first (3) input and the first (4) output field effect transistors, the first (5 ) and the second (6) auxiliary field-effect transistors, the sources of which are combined and connected to the first (7) bus of the power source through the first (8) current-stabilizing two-terminal device, and the gate of the first (5) auxiliary field-effect transistor is connected to the drain of the first (3) input field-effect transistor and the input (1) of the device, the gate of the second (6) auxiliary field-effect transistor is connected to a reference voltage source (9), and the drain of the first (4) output field-effect transistor is connected to the inverting output (2) of the device, the second (10) power supply bus, characterized in that as the first (3) input and first (4) output field-effect transistors, as well as the first (5) and second (6) auxiliary field-effect transistors Stores use field effect transistors with a pn junction control (JFET), the drain of the first (5) JFET auxiliary field-effect transistor is connected to the second (10) bus of the power supply via the second (13) reference current source and is connected to the combined sources of the first (3) JFET input and the first (4) JFET output field-effect transistors, the gates of the first (3) JFET input and first (4) JFET output field-effect transistors are connected to the second (10) power supply bus, the drain of the second (6) JFET auxiliary field-effect transistor is connected to the first (14 ) additional non-inverting output of the device. 2. Многофункциональное токовое зеркало по п.1, отличающееся тем, что сток первого (5) JFET вспомогательного полевого транзистора связан с объединенными истоками первого (3) JFET входного и первого (4) JFET выходного полевых транзисторов через дополнительный истоковый повторитель напряжения, выполненный на дополнительном JFET полевом транзисторе (16), затвор которого соединен со стоком первого (5) JFET вспомогательного полевого транзистора, исток подключен к объединенным истокам первого (3) JFET входного и второго (6) JFET вспомогательного полевых транзисторов, а сток связан со вторым (17) дополнительным неинвертирующим выходом устройства, согласованным со второй (10) шиной источника питания.2. The multifunctional current mirror according to claim 1, characterized in that the drain of the first (5) JFET auxiliary field-effect transistor is connected to the combined sources of the first (3) JFET input and first (4) JFET output field-effect transistors through an additional source voltage follower made on additional JFET field-effect transistor (16), the gate of which is connected to the drain of the first (5) JFET auxiliary field-effect transistor, the source is connected to the combined sources of the first (3) JFET input and second (6) JFET auxiliary field-effect transistors, and the drain is connected to the second (17) ) an additional non-inverting output of the device, consistent with the second (10) power supply bus. 3. Многофункциональное токовое зеркало по п.2, отличающееся тем, что первый (4) JFET выходной полевой транзистор выполнен по составной каскодной схеме на первом (19) JFET и втором (20) JFET дополнительных полевых транзисторах, причем затвор второго (20) JFET дополнительного полевого транзистора подключен к объединенным истокам первого (5) JFET и второго (6) JFET вспомогательного полевых транзисторов, а сток связан с инвертирующим выходом (2) устройства. 3. The multifunctional current mirror according to claim 2, characterized in that the first (4) JFET output field effect transistor is made according to a composite cascode circuit on the first (19) JFET and the second (20) JFET additional field effect transistors, and the gate of the second (20) JFET an additional field effect transistor is connected to the combined sources of the first (5) JFET and the second (6) JFET auxiliary field effect transistors, and the drain is connected to the inverting output (2) of the device. 4. Многофункциональное токовое зеркало по п.3, отличающееся тем, что первый (4) JFET выходной полевой транзистор выполнен по составной каскодной схеме на третьем (21) JFET и четвертом (22) JFET дополнительных полевых транзисторах, причем затвор четвертого (22) JFET дополнительного полевого транзистора соединен с истоком первого (3) JFET входного полевого транзистора, а сток связан с инвертирующим выходом (2) устройства.4. The multifunctional current mirror according to claim 3, characterized in that the first (4) JFET output field effect transistor is made according to a composite cascode circuit on the third (21) JFET and fourth (22) JFET additional field effect transistors, and the gate of the fourth (22) JFET an additional field effect transistor is connected to the source of the first (3) JFET input field effect transistor, and the drain is connected to the inverting output (2) of the device. 5. Многофункциональное токовое зеркало по п.1, отличающееся тем, что первый (4) JFET выходной полевой транзистор выполнен по классической составной каскодной схеме на пятом (23) JFET и шестом (24) JFET дополнительных полевых транзисторах, причем затвор шестого (24) JFET дополнительного полевого транзистора соединен с объединенными истоками первого (5) JFET и второго (6) JFET вспомогательных полевых транзисторов, а сток связан с инвертирующим выходом (2) устройства. 5. The multifunctional current mirror according to claim 1, characterized in that the first (4) JFET output field effect transistor is made according to the classical composite cascode circuit on the fifth (23) JFET and the sixth (24) JFET additional field effect transistors, and the gate of the sixth (24) The JFET of the auxiliary field effect transistor is connected to the combined sources of the first (5) JFET and the second (6) JFET of auxiliary field effect transistors, and the drain is connected to the inverting output (2) of the device.
RU2019137550A 2019-11-22 2019-11-22 Multifunctional current mirror on complementary field-effect transistors with control pn-junction for operation at low temperatures RU2720557C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019137550A RU2720557C1 (en) 2019-11-22 2019-11-22 Multifunctional current mirror on complementary field-effect transistors with control pn-junction for operation at low temperatures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019137550A RU2720557C1 (en) 2019-11-22 2019-11-22 Multifunctional current mirror on complementary field-effect transistors with control pn-junction for operation at low temperatures

Publications (1)

Publication Number Publication Date
RU2720557C1 true RU2720557C1 (en) 2020-05-12

Family

ID=70735088

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019137550A RU2720557C1 (en) 2019-11-22 2019-11-22 Multifunctional current mirror on complementary field-effect transistors with control pn-junction for operation at low temperatures

Country Status (1)

Country Link
RU (1) RU2720557C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1529410A1 (en) * 1987-10-26 1989-12-15 Предприятие П/Я В-8624 Current follower
US6492796B1 (en) * 2001-06-22 2002-12-10 Analog Devices, Inc. Current mirror having improved power supply rejection
US7463013B2 (en) * 2004-11-22 2008-12-09 Ami Semiconductor Belgium Bvba Regulated current mirror
RU2365969C1 (en) * 2008-01-09 2009-08-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Current mirror

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1529410A1 (en) * 1987-10-26 1989-12-15 Предприятие П/Я В-8624 Current follower
US6492796B1 (en) * 2001-06-22 2002-12-10 Analog Devices, Inc. Current mirror having improved power supply rejection
US7463013B2 (en) * 2004-11-22 2008-12-09 Ami Semiconductor Belgium Bvba Regulated current mirror
RU2365969C1 (en) * 2008-01-09 2009-08-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Current mirror

Similar Documents

Publication Publication Date Title
RU2624565C1 (en) Instrument amplifier for work at low temperatures
RU2710296C1 (en) Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal
JP2008058298A (en) Temperature detection circuit, and semiconductor device
US6844772B2 (en) Threshold voltage extraction circuit
US10234889B2 (en) Low voltage current mode bandgap circuit and method
Chi-Wa et al. A 0.5-V supply, 36 nW bandgap reference with 42 ppm/° C average temperature coefficient within− 40° C to 120° C
Ni et al. A low-power temperature-compensated CMOS relaxation oscillator
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2720557C1 (en) Multifunctional current mirror on complementary field-effect transistors with control pn-junction for operation at low temperatures
Nagar et al. Single OTRA based two quadrant analog voltage divider
Gu et al. Design of a programmable gain, temperature compensated current-input current-output CMOS logarithmic amplifier
Chouhan et al. Ultra low power beta multiplier-based current reference circuit
RU2720554C1 (en) Non-inverting current mirror on complementary field-effect transistors with pn-junction control for operation at low temperatures
Du et al. A high voltage LDO with dynamic compensation network
RU2720365C1 (en) Current mirror for operation at low temperatures
RU2741055C1 (en) Operational amplifier with "floating" input differential cascade on complementary field-effect transistors with control p-n junction
RU2721943C1 (en) Low-temperature input stage of operational amplifier with high attenuation of input common-mode signal on complementary field-effect transistors with control p-n junction
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
KR20190029244A (en) Bandgap reference voltage generation circuit and bandgap reference voltage generation system
RU2684473C1 (en) Differential cascade on complementary field-effect transistors
RU2621286C1 (en) Differential operational amplifier for operating at low temperatures
RU2616573C1 (en) Differential operation amplifier
Bezuidenhout et al. A low-power CMOS operational amplifier IC for a heterogeneous paper-based potentiostat
RU2621289C1 (en) Two-stage differential operational amplifier with higher gain