RU2702051C1 - Trigger synchronous r-s trigger on field-effect transistors - Google Patents
Trigger synchronous r-s trigger on field-effect transistors Download PDFInfo
- Publication number
- RU2702051C1 RU2702051C1 RU2018136373A RU2018136373A RU2702051C1 RU 2702051 C1 RU2702051 C1 RU 2702051C1 RU 2018136373 A RU2018136373 A RU 2018136373A RU 2018136373 A RU2018136373 A RU 2018136373A RU 2702051 C1 RU2702051 C1 RU 2702051C1
- Authority
- RU
- Russia
- Prior art keywords
- transistor
- resistor
- trigger
- output
- field
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием R-S триггеров.The invention relates to digital circuitry, automation and industrial electronics. It, in particular, can be applied in blocks of computer technology made using R-S triggers.
Известен синхронный R-S триггер [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. – М.: Высшая школа, 2004, с. 621, рис. 8.20, а], содержащий четыре логических элемента.Known synchronous R-S trigger [Gusev V.G., Gusev Yu.M. Electronics and microprocessor technology. - M.: Higher School, 2004, p. 621, fig. 8.20, a] containing four logical elements.
Недостатком его является большое число используемых транзисторов, что усложняет и удорожает устройство. В частности, в каждом транзисторно-транзисторном логическом элементе [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. – М.: Высшая школа, 2004, с. 593, рис. 8.5, а] имеется четыре транзистора и один диод, тогда в обсуждаемом синхронном R-S-триггере содержится большое число транзисторов (шестнадцать), что приводит к его усложнению и удорожанию.Its disadvantage is the large number of transistors used, which complicates and increases the cost of the device. In particular, in each transistor-transistor logic element [Gusev V.G., Gusev Yu.M. Electronics and microprocessor technology. - M.: Higher School, 2004, p. 593, fig. 8.5, a] there are four transistors and one diode, then the synchronous R-S trigger under discussion contains a large number of transistors (sixteen), which leads to its complexity and cost.
Наиболее и близким по технической сущности и достигаемому результату является выбранный в качестве прототипа R-S триггер на МДП транзисторах с индуцированными каналами [Гольденберг Л.М. Импульсные устройства. – М.: Радио и связь, 1981, с. 103, рис. 4.15, а], содержащий шесть полевых транзисторов и источник питающего постоянного напряжения.The closest in technical essence and the achieved result is the trigger selected on the R-S prototype for MIS transistors with induced channels [Goldenberg L. M. Impulse devices. - M .: Radio and communications, 1981, p. 103, fig. 4.15, a] containing six field-effect transistors and a source of supply DC voltage.
Недостаток его заключается в том, что у него малая нагрузочная способность, так как только один из имеющихся полевых транзисторов формирует электрический ток внешней нагрузки R-S триггера. Если бы удалось повысить число полевых транзисторов, формирующих ток внешней нагрузки, то это повысило бы нагрузочную способность R-S триггера. Its disadvantage is that it has a small load capacity, since only one of the available field-effect transistors generates an external load current R-S of the trigger. If it were possible to increase the number of field-effect transistors that form the external load current, then this would increase the load capacity of the R-S trigger.
Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного синхронного R-S триггера на полевых транзисторах.The problem to which the invention is directed, is to increase the load capacity of the trigger synchronous R-S trigger on field-effect transistors.
Это достигается тем, что в триггерный синхронный R-S триггер на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина которого заземлена, первый и второй полевые транзисторы с индуцированными каналами n-типа, подложка первого транзистора подключена к его истоку и их общий вывод соединен с общим выводом истока и подложки второго транзистора, затвор первого транзистора образует вход R относительно «земли» синхронного триггера, а затвор второго транзистора – его вход S относительно «земли», у третьего полевого транзистора с индуцированным n-каналом подложка соединена с его истоком и их общий вывод заземлен и, наконец, у четвертого полевого транзистора с индуцированным каналом n-типа подложка тоже подключена к его истоку, введены четыре резистора, дополнительный полевой транзистор с индуцированным каналом p-типа и изменено соединение элементов, последовательно между собой включены первый резистор, четвертый транзистор и второй резистор, свободный вывод первого резистора подсоединен к выходу источника питающего постоянного напряжения, общий вывод этого первого резистора и стока четвертого транзистора соединен со стоком второго транзистора, также между собой последовательно включены третий резистор, дополнительный транзистор и четвертый резистор, свободный вывод третьего резистора подсоединен к общему выводу первого резистора и выхода источника питающего постоянного напряжения, подложка дополнительного транзистора соединена с его истоком и их общий вывод с третьим резистором подключен к стоку первого транзистора, общий вывод стока дополнительного транзистора и четвертого резистора подключен к затвору четвертого транзистора, свободный вывод четвертого резистора соединен со свободным выводом второго резистора и их общий вывод образует выход относительно «земли» синхронного триггера, общий вывод истока, подложки первого транзистора, истока, подложки второго транзистора соединен со стоком третьего транзистора, а затвор этого последнего транзистора образует вход синхронизации С относительно «земли» синхронного триггера.This is achieved by the fact that in a synchronous trigger RS a field-effect transistor trigger containing a DC voltage source, the common bus of which is grounded, the first and second field-effect transistors with induced n-type channels, the substrate of the first transistor is connected to its source and their common output is connected to by the common conclusion of the source and substrate of the second transistor, the gate of the first transistor forms the input R relative to the ground of the synchronous trigger, and the gate of the second transistor forms its input S relative to the ground, the third field of the transistor with an induced n-channel, the substrate is connected to its source and their common output is grounded, and finally, at the fourth field-effect transistor with an induced channel of n-type, the substrate is also connected to its source, four resistors are introduced, an additional field-effect transistor with an induced channel p- type and the connection of elements is changed, the first resistor, the fourth transistor and the second resistor are connected in series with each other, the free output of the first resistor is connected to the output of the supply DC voltage, in general the output of this first resistor and the drain of the fourth transistor is connected to the drain of the second transistor, the third resistor, an additional transistor and the fourth resistor are also connected in series, the free output of the third resistor is connected to the common terminal of the first resistor and the output of the DC supply, the substrate of the additional transistor is connected to its source and their common output with a third resistor is connected to the drain of the first transistor, the common drain output of an additional transistor and of that resistor is connected to the gate of the fourth transistor, the free output of the fourth resistor is connected to the free output of the second resistor and their common output forms an output relative to the ground of the synchronous trigger, the common output of the source, the substrate of the first transistor, the source, substrate of the second transistor is connected to the drain of the third transistor, and the gate of this last transistor forms the synchronization input C relative to the ground of the synchronous trigger.
Сущность изобретения поясняется чертежом (фиг. 1). The invention is illustrated in the drawing (Fig. 1).
В триггерном синхронном R-S триггере на полевых транзисторах общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. Общий вывод подложки полевого транзистора 2 и его истока соединены с общим выводом подложки и истока полевого транзистора 3. Оба транзистора с индуцированными каналами n-типа. Затвор транзистора 2 образует вход R относительно «земли» синхронного триггера, а затвор транзистора 3 – его вход S. Общий вывод подложек и истоков транзисторов 2 и 3 подключен к стоку полевого транзистора 4 с индуцированным каналом n-типа. Его подложка подсоединена к истоку и их общий вывод заземлен, а затвор образует вход С синхронизации синхронного триггера. Последовательно между собой включены резистор 5, полевой транзистор 6 с индуцированным каналом n-типа и резистор 7. Свободный вывод резистора 5 подсоединен к выходу источника 1 питающего постоянного напряжения. Общий вывод резистора 5 и стока транзистора 6 соединен со стоком транзистора 3. Подложка транзистора 6 подключена к его истоку. Также последовательно включены резистор 8, полевой транзистор 9 с индуцированным каналом р-типа и резистор 10. Свободный вывод резистора 8 подсоединен к общему выводу резистора 5и источника 1 питающего постоянного напряжения. Подложка транзистора 9 подключена к его истоку и их общий вывод с резистором 8 соединен со стоком транзистора 2. Затвор транзистора 9 подсоединен к общему выводу резистора 5, стока транзистора 3 и стока транзистора 6. Общий вывод стока транзистора 9 и резистора 10 подключен к затвору транзистора 6. Свободный вывод резистора 10 соединен со свободным выводом резистора 7 и их общий вывод образует выход (Q) относительно «земли» синхронного R-S триггера. Для наглядности на фиг. 1 пунктирными линиями показано подключение внешней нагрузки RH к выходу триггерного синхронного R-S триггера на полевых транзисторах. Часть схемы на полевых транзисторах 6, 9 и резисторах 5, 7, 8 и 10 является триггером на транзисторах противоположного типа проводимости.In a synchronous trigger RS trigger on field-effect transistors, the common bus (minus terminal) of source 1 of the supply DC voltage is grounded. The common terminal output of the
Триггерный синхронный R-S триггер на полевых транзисторах работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень – уровень логического нуля соответствует значениям напряжения в районе нуля или ближе к нулю, высокий уровень – уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).Trigger synchronous R-S trigger on field-effect transistors works as follows. In digital electronics, input and output electrical signals of low and high levels are used. Low level - a logical zero level corresponds to voltage values in the region of zero or closer to zero, a high level - a logical unit level corresponds to voltage values in the region of units of volts (often in the region of four volts).
Работа синхронного R-S триггера отображается известной табл. 1, где N - номер строки по порядку, Rt и St – условное отображение сигналов на входах R-S триггера в данный момент времени t, Qt+1 – условное отображение состояния триггера в последующее время (состояние на выходе). Приведенная табл. 1 справедлива при наличии сигнала синхронизации С-1 (импульса синхронизации). The operation of the synchronous RS trigger is displayed in the well-known table. 1, where N is the line number in order, R t and S t are the conditional display of signals at the RS inputs of the trigger at a given time t, Q t + 1 is the conditional display of the trigger state at a later time (output state). The given tab. 1 is valid when there is a synchronization signal C-1 (synchronization pulse).
Табл. 1 Tab. one
2
3
4one
2
3
four
1
0
10
one
0
one
0
0
1one
0
0
one
Установка 0
Хранение
ЗапретInstallation 1
Setting 0
Storage
Ban
При отсутствии такого сигнала состояние R-S триггера не изменяется, оно остается неизменным при любой комбинации входных сигналов R и S , кратко говоря, триггер в этом случае не работает, а по сути, в нем хранится имеющаяся информация (0 или 1 на выходе Q). In the absence of such a signal, the state of the R-S trigger does not change, it remains unchanged for any combination of the input signals R and S, in short, the trigger does not work in this case, but in fact, it stores the available information (0 or 1 at the output Q).
Триггер на транзисторах 6, 9 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 5, 10 нулевые значения напряжения. Они прикладываются к затворам транзисторов 6, 9, меньше их пороговых напряжений по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 6, 9 открыты, их электрические токи создают напряжения, в том числе на резисторах 5, 10, большие по значениям пороговых напряжений транзисторов по абсолютной величине и поддерживают транзисторы 6, 9 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространенные триггеры, переходит из первого состояния во второе и наоборот, когда управляющие напряжения по своим значениям превышают соответствующие пороги напряжений срабатывания триггера.The trigger on
При наличии сигнала синхронизации С-1 полевой транзистор 4 открыт и проводит электрический ток. Тогда при комбинации входных сигналов, соответствующих первой строке табл. 1, низкий уровень напряжения на входе R определяет низкое (малое) значение силы электрического тока через транзисторы 2, 4 и, соответственно, через резистор 8. В итоге на резисторе 8 низкое значение напряжения меньше значения напряжения порога срабатывания триггера на транзисторах 6, 9 и не влияет на его состояние. Высокий уровень напряжения на входе S (табл. 1) определяет повышенное значение силы электрического тока через транзисторы 3, 4, повышенное значение напряжения на резисторе 5, превышающее значение напряжения порога срабатывания триггера на транзисторах 6, 9. Это обеспечивает второе состояние триггера на транзисторах противоположного типа проводимости и электрические токи его двух транзисторов 6, 9 создают на внешней нагрузке RH и на выходе Q повышенное значение напряжения – уровень логической единицы. In the presence of a synchronization signal C-1, the field-
При комбинации входных сигналов, соответствующих второй строке табл. 1, низкий уровень напряжения на входе S предопределяет низкое значение силы электрического тока через транзисторы 3, 4 и в итоге напряжения на резисторе 5. Последнее меньше значения напряжения порога срабатывания триггера на транзисторах 6, 9 и не влияет на состояние этого триггера. Высокий уровень напряжения на входе R вызывает повышенные значения силы электрического тока через транзисторы 2, 4 и в итоге значение напряжения на резисторе 8. Последнее выше значения напряжения порога срабатывания триггера на транзисторах 6, 9 и в результате этот триггер теперь в первом состоянии. Нулевые значения силы электрического тока двух его транзисторов создают на внешней нагрузке RH и на выходе Q напряжение уровня логического нуля.With a combination of input signals corresponding to the second row of the table. 1, a low voltage level at input S determines a low value of electric current through
При комбинации входных сигналов, соответствующих строке 3 табл. 1, низкие уровни значений напряжений на входах R и S предопределяют пониженные значения силы электрических токов транзисторов 2, 3 и низкие уровни управляющих напряжений для триггера на транзисторах 6, 9. Эти напряжения по значениям меньше пороговых напряжений, и триггер на транзисторах 6, 9 не изменяет свое имеющееся состояние. Тогда не изменяется напряжение на выходе Q R-S триггера, и оно соответствует предыдущей комбинации входных сигналов. То есть это хранение информации.With a combination of input signals corresponding to
Комбинация сигналов в четвертой строке табл. 1, как и в существующих схемах R-S триггеров, так и в рассматриваемой схеме, является запрещенной комбинацией входных сигналов.The combination of signals in the fourth row of the table. 1, as in existing R-S flip-flop circuits, and in the circuit under consideration, it is a forbidden combination of input signals.
При отсутствии сигнала синхронизации С-0 транзистор 4 закрыт и тем самым разорвана цепь прохождения электрического тока и транзистора 2, и транзистора 3 при любых комбинациях на входах R и S. Тогда на резисторах и 5, и 8 не могут появиться напряжения, превышающие по значению пороговые напряжения срабатывания триггера на транзисторах 6 и 9. В итоге состояние этого триггера не изменяется и соответственно не изменяется напряжение на выходе Q синхронного R-S триггера.In the absence of a synchronization signal C-0,
Таким образом, электрический ток внешней нагрузки триггерного синхронного R-S триггера на полевых транзисторах формируют два транзистора 6 и 9, что повышает его нагрузочную способность. В прототипе электрический ток внешней нагрузки формирует только один из имеющихся транзисторов.Thus, the electric current of the external load of the synchronous trigger trigger R-S on the field effect transistors is formed by two
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018136373A RU2702051C1 (en) | 2018-10-16 | 2018-10-16 | Trigger synchronous r-s trigger on field-effect transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018136373A RU2702051C1 (en) | 2018-10-16 | 2018-10-16 | Trigger synchronous r-s trigger on field-effect transistors |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2702051C1 true RU2702051C1 (en) | 2019-10-03 |
Family
ID=68170851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018136373A RU2702051C1 (en) | 2018-10-16 | 2018-10-16 | Trigger synchronous r-s trigger on field-effect transistors |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2702051C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2725781C1 (en) * | 2019-12-20 | 2020-07-06 | Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) | Fault-tolerant self-synchronous single-cycle rs-trigger with a single spacer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1626341A1 (en) * | 1989-02-27 | 1991-02-07 | Кустовой Вычислительный Центр Белорусского Республиканского Банка Госбанка Ссср | Rs flip-flop |
US8232825B2 (en) * | 2009-07-01 | 2012-07-31 | Institute Of Informatics Problems Of The Russian Academy Of Sciences (Ipi Ran) | Self-timed RS-trigger with the enhanced noise immunity |
RU2615069C1 (en) * | 2015-12-22 | 2017-04-03 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Rs-trigger |
-
2018
- 2018-10-16 RU RU2018136373A patent/RU2702051C1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1626341A1 (en) * | 1989-02-27 | 1991-02-07 | Кустовой Вычислительный Центр Белорусского Республиканского Банка Госбанка Ссср | Rs flip-flop |
US8232825B2 (en) * | 2009-07-01 | 2012-07-31 | Institute Of Informatics Problems Of The Russian Academy Of Sciences (Ipi Ran) | Self-timed RS-trigger with the enhanced noise immunity |
RU2615069C1 (en) * | 2015-12-22 | 2017-04-03 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Rs-trigger |
Non-Patent Citations (1)
Title |
---|
ГОЛЬДЕНБЕРГ Л.М. Импульсные устройства, Москва, Радио и связь, 1981, стр. 103, рис. 4.15 (а). * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2725781C1 (en) * | 2019-12-20 | 2020-07-06 | Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) | Fault-tolerant self-synchronous single-cycle rs-trigger with a single spacer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2693306C1 (en) | Trigger logic element nand on field transistors | |
US4317055A (en) | High-voltage circuit for insulated gate field-effect transistor | |
US5144167A (en) | Zero power, high impedance TTL-to-CMOS converter | |
RU2710950C1 (en) | Trigger logic element or on field-effect transistors | |
US4069430A (en) | MIS switching circuit capable of enduring high voltage | |
US7397297B2 (en) | Level shifter circuit | |
US9484922B2 (en) | Voltage level shifter module | |
US4581545A (en) | Schmitt trigger circuit | |
RU2715178C1 (en) | Trigger logic element on field-effect transistors | |
US4032795A (en) | Input buffer | |
RU2704748C1 (en) | Flip-flop logic element not on field-effect transistors | |
RU2702051C1 (en) | Trigger synchronous r-s trigger on field-effect transistors | |
RU2693301C9 (en) | Trigger synchronous d trigger on field-effect transistors | |
RU2693299C1 (en) | Trigger-type asynchronous rs flip-flop on field transistors | |
RU2689197C1 (en) | Triggering asynchronous d trigger on field-effect transistors | |
US4963765A (en) | High speed CMOS transition detector circuit | |
US5847576A (en) | Low power, variable logic threshold voltage, logic gates | |
RU2817236C1 (en) | Trigger logic element and-not on field-effect transistors | |
RU2756096C1 (en) | Trigger logic element and-not/or-not on field-effect transistors | |
RU2734428C1 (en) | Trigger two-stage d trigger on field-effect transistors | |
RU2813862C1 (en) | Trigger logic element and-or on field-effect transistors | |
RU2807036C1 (en) | Trigger logic element and with field-effect transistors | |
RU2759863C1 (en) | Trigger logic element and/or on field transistors | |
GB2082863A (en) | Clocked logic circuit | |
RU2813863C1 (en) | Trigger logic element nand/nor on field-effect transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20201017 |