RU2676020C1 - Матричная подложка и способ ее возбуждения, панель отображения и устройство отображения - Google Patents

Матричная подложка и способ ее возбуждения, панель отображения и устройство отображения Download PDF

Info

Publication number
RU2676020C1
RU2676020C1 RU2015156322A RU2015156322A RU2676020C1 RU 2676020 C1 RU2676020 C1 RU 2676020C1 RU 2015156322 A RU2015156322 A RU 2015156322A RU 2015156322 A RU2015156322 A RU 2015156322A RU 2676020 C1 RU2676020 C1 RU 2676020C1
Authority
RU
Russia
Prior art keywords
subpixel
pixel circuit
pixel
sub
circuit
Prior art date
Application number
RU2015156322A
Other languages
English (en)
Inventor
Чунчунь ЛИ
Лие ДУАНЬ
Яньчжао ЛИ
Чуньвэй У
Хандзун ПАРК
Original Assignee
Боэ Текнолоджи Груп Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Боэ Текнолоджи Груп Ко., Лтд. filed Critical Боэ Текнолоджи Груп Ко., Лтд.
Application granted granted Critical
Publication of RU2676020C1 publication Critical patent/RU2676020C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Изобретение относится к области отображения данных. Технический результат – обеспечение возбуждения матричной подложки высокого разрешения посредством одной пиксельной схемы. Матричная подложка содержит множество циркуляционных блоков и множество пиксельных блоков, причем: каждый циркуляционный блок состоит из четырех субпиксельных блоков, расположенных в четырех столбцах и двух строках, субпиксельные блоки в любых двух смежных столбцах расположены в различных строках и имеют различные цвета, и субпиксельные блоки по меньшей мере в одной строке имеют различные цвета; каждый субпиксельный блок соединен с одной пиксельной схемой, и каждый субпиксельный блок содержит первый субпиксель и второй субпиксель, расположенный в том же столбце и имеющий такой же цвет; при этом пиксельная схема выполнена с возможностью возбуждения первого субпикселя, когда отображается картинка первого кадра, и возбуждения второго субпикселя, когда отображается картинка второго кадра. 4 н. и 5 з.п. ф-лы, 4 ил.

Description

ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ
Изобретение относится к области технологии отображения, и, в частности, к матричной подложке и способу ее возбуждения, панели отображения и устройству отображения.
УРОВЕНЬ ТЕХНИКИ
С развитием технологии разрешение панели отображения становится выше и выше. То есть, количество пикселей на единице площади растет, что требует, чтобы размер каждого субпикселя становился меньше и меньше. Однако, вследствие ограничений процесса, размер каждого субпикселя не может быть уменьшен неограниченно.
Чтобы улучшить эффект отображения при заданном размере субпикселя, предложено устройство отображения в режиме Pentile. В устройстве отображения в режиме Pentile субпиксели некоторых цветов (такие как красные субпиксели и синие субпиксели) уменьшены в количестве, тогда как субпиксели других цветов в устройстве отображения фактически считаются находящимися в различных "слоях", и каждый слой разделен на множество областей выборки, области выборки в различных слоях разделены так, что они не перекрываются друг с другом, и затем контент, который должен быть отображен каждым субпикселем, вычисляется посредством соотношения площадей областей выборки. Часть субпикселей в устройстве отображения в режиме Pentile используются совместно, так что визуальное разрешение выше, чем фактическое физическое разрешение. То есть, по сравнению с традиционной панелью отображения панель отображения в режиме Pentile может иметь больше пиксельных блоков, сформированных на ней. Однако, как поймет специалист в данной области техники, каждый пиксельный блок требует возбуждения одной пиксельной схемой, и вследствие ограничения размера панели отображения, хотя больше пиксельных блоков может быть изготовлено, нет способа изготовить соответственно больше пиксельных схем, то есть все еще очень трудно изготовить панель отображения высокого разрешения.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
Чтобы решить вышеупомянутые проблемы, существующие в современных панелях отображения, варианты осуществления изобретения предоставляют матричную подложку высокого разрешения и способ ее возбуждения, панель отображения и устройство отображения.
В соответствии с вариантом осуществления изобретения, матричная подложка выполнена с возможностью содержания множества циркуляционных блоков и множества пиксельных схем. Каждый циркуляционный блок состоит из четырех субпиксельных блоков, расположенных в четырех столбцах и двух строках, субпиксельные блоки в любых двух смежных столбцах расположены в различных строках и имеют различные цвета, и субпиксельные блоки по меньшей мере в одной строке имеют различные цвета. Каждый субпиксельный блок соединен с одной пиксельной схемой, каждый субпиксельный блок содержит первый субпиксель и второй субпиксель, расположенный в том же столбце и имеющий такой же цвет. Пиксельная схема выполнена с возможностью возбуждения первого субпикселя, когда отображается картинка первого кадра, и возбуждения второго субпикселя, когда отображается картинка второго кадра.
Циркуляционный блок содержит один красный субпиксельный блок, один синий субпиксельный блок и два зеленых субпиксельных блока.
Циркуляционный блок может содержать один красный субпиксельный блок, один зеленый субпиксельный блок, один синий субпиксельный блок и один белый субпиксельный блок.
Пиксельная схема может содержать первую субпиксельную схему, вторую субпиксельную схему и блок управления. Первая субпиксельная схема соединена с первым субпикселем, а вторая субпиксельная схема соединена со вторым субпикселем. Блок управления выполнен с возможностью управления первой субпиксельной схемой, чтобы возбуждать первый субпиксел, когда отображается картинка первого кадра, и управления второй субпиксельной схемой, чтобы возбуждать второй субпиксель, когда отображается картинка второго кадра.
Матричная подложка может дополнительно содержать множество линий передачи данных, и первая субпиксельная схема и второй субпиксель в каждой из пиксельных схем соединены с одной и той же линией передачи данных.
Пиксельная схема может дополнительно содержать компенсационную схему, первая субпиксельная схема может, по меньшей мере, содержать первый управляющий транзистор, а вторая субпиксельная схема может, по меньшей мере, содержать второй управляющий транзистор. Компенсационная схема выполнена с возможностью компенсации порогового напряжения первого возбуждающего транзистора в первой субпиксельной схеме, и с возможностью компенсации порогового напряжения второго возбуждающего транзистора во второй субпиксельной схеме.
В соответствии с вариантами осуществления изобретения, предоставлен способ возбуждения вышеупомянутой матричной подложки. Способ возбуждения состоит в том, что: возбуждают, посредством пиксельной схемы, первый субпиксель в субпиксельном блоке, соединенном с пиксельной схемой, когда отображается картинка первого кадра; и возбуждают, посредством пиксельной схемы, второй субпиксель в субпиксельном блоке, соединенном с пиксельной схемой, когда отображается картинка второго кадра.
В соответствии с вариантами осуществления изобретения, предоставлена панель отображения, чтобы содержать вышеупомянутую матричную подложку.
В соответствии с вариантами осуществления изобретения, предоставлено устройство отображения, чтобы содержать вышеупомянутую панель отображения.
В матричной подложке вариантов осуществления изобретения первый субпиксель и второй субпиксель в каждом субпиксельном блоке возбуждаются одной и той же пиксельной схемой, и по сравнению с предшествующим уровнем техники, в котором требуется возбуждать первый субпиксель и второй субпиксель в каждом субпиксельном блоке с использованием двух пиксельных схем, соответственно, количество пиксельных схем, требуемых во всей матричной подложке, уменьшено, тем самым уменьшая стоимость производства и рабочее давление. В то же время, поскольку количество пиксельных схем уменьшено, больше субпиксельных блоков может быть сформировано на единице площади на матричной подложке, таким образом эффективно увеличивая разрешения матричной подложки.
ОПИСАНИЕ ЧЕРТЕЖЕЙ
Фиг. 1 представляет собой схематическое изображение матричной подложки в соответствии с вариантом осуществления изобретения;
Фиг. 2 представляет собой схематическое изображение другой матричной подложки в соответствии с вариантом осуществления изобретения;
Фиг. 3 представляет собой принципиальную схему пиксельной схемы в соответствии с вариантом осуществления изобретения; и
Фиг. 4 представляет собой временную диаграмму работы пиксельной схемы на Фиг. 3.
Подробное описание вариантов осуществления
Для того, чтобы специалистам в данной области техники лучше понять технические решения изобретения, изобретение далее будет подробно описано в связи с чертежами и реализациями.
В связи с Фиг. 1 и 2, вариант осуществления изобретения предоставляет матричную подложку, которая содержит множество циркуляционных блоков 100, при этом каждый циркуляционный блок 100 состоит из четырех субпиксельных блоков 10, расположенных в четырех столбцах и двух строках, субпиксельные блоки 10 в каждых двух смежных столбцах расположены в различных строках и имеют различные цвета, и субпиксельные блоки 10 по меньшей мере в одной строке имеют различные цвета. Матричная подложка дополнительно содержит множество пиксельных схем, при этом каждый субпиксельный блок 10 соединен с одной пиксельной схемой, каждый субпиксельный блок 10 содержит первый субпиксель 11 и второй субпиксель 12, расположенный в том же столбце и имеющий такой же цвет. Каждая пиксельная схема выполнена с возможностью возбуждения первого субпикселя 11, когда отображается картинка первого кадра, и возбуждения второго субпикселя 12, когда отображается картинка второго кадра.
Кроме того, пиксельный блок 1 может содержать два субпикселя, которые происходят из двух субпиксельных блоков 10, расположенных в двух смежных столбцах, и два субпикселя расположены в двух смежных строках.
Следует отметить, что чтобы достичь отображения с высоким разрешением в предшествующем уровне техники, требуется делать размер каждого субпикселя меньше и меньше; однако, вследствие ограничений процесса, очевидно, размер субпикселя не может быть уменьшен неограниченно. Таким образом технология 2-в-1, то есть, два смежных субпикселя одного и того же цвета в панели отображения совместно используют отверстие в FMM (Теневая Маска Чистого Металла), представлена в изобретении, то есть, в варианте осуществления возбуждение первого субпикселя 11 и второго субпикселя 12 каждого субпиксельного блока 10, когда отображаются различные картинки кадров, достигается одним отверстием в FMM. В то же время, поскольку соответствующие пиксельные блоки 1 в матричной подложке варианта осуществления расположены вышеупомянутым способом, отображение с высоким разрешением достигается с меньшим количеством субпикселей в определенном порядке совместного использования пикселей. Например, один пиксельный блок 1 в варианте осуществления может быть снабжен только двумя субпикселами, красным субпикселом R и зеленым субпикселом G, а синий субпиксель B в смежном пиксельном блоке 1 может быть использован для выполнения нормального отображения, так что больше пиксельных блоков 1 может быть изготовлено на единице площади на матричной подложке, таким образом увеличивая разрешения матричной подложки.
В варианте осуществления, первый субпиксель 11 и второй субпиксель 12 каждого субпиксельного блока 10 возбуждаются одной и той же пиксельной схемой, и по сравнению с предшествующим уровнем техники, в котором требуется возбуждать первый субпиксел 11 и второй субпиксел 12 в каждом субпиксельном блоке 10 с использованием двух пиксельных схем, соответственно, количество пиксельных схем, требуемых во всей матричной подложке, уменьшено, тем самым уменьшая стоимость производства и рабочее давление. В то же время, поскольку количество пиксельных схем уменьшено, больше субпиксельных блоков 10 может быть сформировано на единице площади на матричной подложке, таким образом эффективно увеличивая разрешения матричной подложки.
Как показано на Фиг. 1, в качестве предпочтительной реализации варианта осуществления, один циркуляционный блок 100 матричной подложки содержит четыре субпиксельных блока 10, то есть, один красный субпиксельный блок, один синий субпиксельный блок и два зеленых субпиксельных блока.
В частности, красные субпиксельные блоки 10 и синие субпиксельные блоки 10 в нечетных строках расположены поочередно, и все субпиксельные блоки, расположенные в четных строках, являются зелеными. Альтернативно, все субпиксельные блоки 10, расположенные в нечетных строках, являются зелеными, а красные субпиксельные блоки 10 и синие субпиксельные блоки 10 расположены поочередно в четных строках. Красный субпиксельный блок 10 содержит первый красный субпиксель R и второй красный субпиксель R, синий субпиксельный блок 10 содержит первый синий субпиксель B и второй синий субпиксель B, а зеленый субпиксельный блок 10 содержит первый зеленый субпиксель G и второй зеленый субпиксель G. Когда отображается картинка первого кадра, каждая пиксельная схема возбуждает первый субпиксел 11 субпиксельного блока 10, соединенного с пиксельной схемой, когда отображается картинка второго кадра, пиксельная схема возбуждает второй субпиксел 12 субпиксельного блока 10, соединенного с пиксельной схемой, и этот способ возбуждения с разделением по времени может улучшить разрешение матричной подложки.
Как показано на Фиг. 2, в качестве другой предпочтительной реализации варианта осуществления, циркуляционный блок 100 содержит один красный субпиксельный блок 10, один зеленый субпиксельный блок 10, один синий субпиксельный блок 10 и один белый субпиксельный блок 10. В этой реализации только цвета субпикселей отличаются от цветов вышеупомянутой реализации, а способ возбуждения и принцип отображения являются такими же, как и в вышеупомянутой реализации, которая не будет подробно описана здесь.
Пиксельная схема в варианте осуществления может содержать первую субпиксельную схему, вторую субпиксельную схему и блок управления. Первая субпиксельная схема соединена с первым субпикселом 11, вторая субпиксельная схема соединена со вторым субпикселом, а блок управления выполнен с возможностью управления первой субпиксельной схемой, чтобы возбуждать первый субпиксель 11, когда отображается картинка первого кадра, и управления второй субпиксельной схемой, чтобы возбуждать второй субпиксель 12, когда отображается картинка второго кадра.
Кроме того, матричная подложка дополнительно содержит множество линий Data передачи данных, и первая субпиксельная схема и вторая субпиксельная схема каждой из пиксельных схем соединены с одной и той же линией Data передачи данных. Таким образом, структура матричной подложки может быть простой.
Кроме того, пиксельная схема варианта осуществления может дополнительно содержать компенсационную схему. Первая субпиксельная схема, по меньшей мере, содержит первый возбуждающий транзистор, а вторая субпиксельная схема, по меньшей мере, содержит второй возбуждающий транзистор. Компенсационная схема выполнена с возможностью компенсации порогового напряжения первого возбуждающего транзистора в первой субпиксельной схеме, и с возможностью компенсации порогового напряжения второго возбуждающего транзистора во второй субпиксельной схеме. Две субпиксельные схемы совместно используют один компенсационный блок, так что пороговые напряжения возбуждающих транзисторов компенсируются, чтобы улучшить эффект отображения, уменьшить площадь размещения пиксельных схем матричной подложки и уменьшить стоимость.
Соответственно, вариант осуществления дополнительно предоставляет способ возбуждения любой из вышеупомянутых матричных подложек, который состоит в том, что: возбуждают, посредством пиксельной схемы, первый субпиксель 11 в субпиксельном блоке 10, соединенном с пиксельной схемой, когда отображается картинка первого кадра; и возбуждают, посредством пиксельной схемы, второй субпиксель 12 в субпиксельном блоке 10, соединенном с пиксельной схемой, когда отображается картинка второго кадра.
В качестве структуры пиксельной схемы в варианте осуществления, как показано на Фиг. 3, каждая пиксельная схема содержит первую субпиксельную схему и вторую субпиксельную схему, при этом первая субпиксельная схема содержит первый возбуждающий транзистор DTFT1, а вторая субпиксельная схема содержит второй возбуждающий транзистор DTFT2. На Фиг. 3 первое устройство OLED1 отображения эквивалентно первому субпикселю, а второе устройство OLED2 отображения эквивалентно второму субпикселю. Первая субпиксельная схема и вторая субпиксельная схема используют совместно компенсационный блок, и управляются одной и той же линией Data передачи данных, которая соединена с блоком управления. Компенсационный блок выполнен с возможностью регулировки напряжения затвора первого возбуждающего транзистора DTFT1 в первой субпиксельной схеме, чтобы устранить влияние порогового напряжения первого возбуждающего транзистора DTFT1 на возбуждающий ток первого устройства OLED1 отображения, и регулировки напряжения затвора второго возбуждающего транзистора DTFT2 во второй субпиксельной схеме, чтобы устранить влияние порогового напряжения второго возбуждающего транзистора DTFT2 на возбуждающий ток второго устройства OLED2 отображения. Компенсационный блок может, в частности, содержать первый переключающий транзистор T1, второй переключающий транзистор T2, третий переключающий транзистор T3, четвертый переключающий транзистор T4, пятый переключающий транзистор T5, шестой переключающий транзистор T6, седьмой переключающий транзистор T7, восьмой переключающий транзистор T8, девятый переключающий транзистор T9, десятый переключающий транзистор T10, первый запоминающий конденсатор C1 и второй запоминающий конденсатор C2. Затвор первого переключающего транзистора T1 и затвор седьмого переключающего транзистора T7 соединены с первой линией Em1 управления светоизлучением, исток первого переключающего транзистора T1 соединен с истоком второго переключающего транзистора T2 и первым источником VDD опорного напряжения, а сток первого переключающего транзистора T1 соединен с истоком четвертого переключающего транзистора T4 и истоком первого возбуждающего транзистора DTFT1. Затвор второго переключающего транзистора T2 соединен с затвором восьмого переключающего транзистора T8 и второй линией Em2 управления светоизлучением, а сток второго переключающего транзистора T2 соединен с истоком пятого переключающего транзистора T5 и истоком второго возбуждающего транзистора DTFT2. Затвор третьего переключающего транзистора T3 соединен с затвором четвертого переключающего транзистора T4 и первой сканирующей линией Scan1, исток третьего переключающего транзистора T3 соединен с линией Data передачи данных, сток третьего переключающего транзистора T3 соединен со вторым выводом b1 первого запоминающего конденсатора C1 и истоком седьмого переключающего транзистора T7. Сток четвертого переключающего транзистора T4 соединен с первым терминалом a1 первого запоминающего конденсатора C1 и стоком первого возбуждающего транзистора DTFT1. Затвор пятого переключающего транзистора T5 соединен с затвором шестого переключающего транзистора T6 и второй сканирующей линией Scan2, а сток пятого переключающего транзистора T5 соединен с первым выводом a2 второго запоминающего конденсатора C2 и затвором второго возбуждающего транзистора DTFT2. Исток шестого переключающего транзистора T6 соединен с линией Data передачи данных, сток шестого переключающего транзистора T6 соединен со вторым выводом b2 второго запоминающего конденсатора C2 и истоком восьмого переключающего транзистора T8. Сток седьмого переключающего транзистора T7 соединен с истоком девятого переключающего транзистора T9, стоком первого возбуждающего транзистора DTFT1 и первым выводом первого устройства отображения, а второй вывод первого устройства отображения заземлен. Сток восьмого переключающего транзистора T8 соединен с истоком десятого переключающего транзистора T10, стоком второго возбуждающего транзистора DTFT2 и первым выводом второго устройства отображения, а второй вывод второго устройства отображения заземлен. Затвор девятого переключающего транзистора T9 соединен с затвором десятого переключающего транзистора T10 и второй сканирующей линией Scan2, а сток девятого переключающего транзистора T9 заземлен. Сток десятого переключающего транзистора T10 заземлен.
Чтобы сделать так, чтобы пиксельная схема имела более высокую производительность, так что каждый пиксельный блок мог хорошо управляться, первый переключающий транзистор T1, второй переключающий транзистор T2, третий переключающий транзистор T3, четвертый переключающий транзистор T4, пятый переключающий транзистор T5, шестой переключающий транзистор T6, седьмой переключающий транзистор T7, восьмой переключающий транзистор T8, девятый переключающий транзистор T9, десятый переключающий транзистор T10, первый возбуждающий транзистор DTFT1 и второй возбуждающий транзистор DTFT2 являются тонкопленочными транзисторами N-типа.
В связи с Фиг. 3 и 4, в настоящем варианте осуществления дополнительно предоставлен способ возбуждения пиксельной схемы, причем способ возбуждения, в частности, содержит следующие шесть временных периодов от первого временного периода до шестого временного периода.
Стадия установки в исходное состояние (первый временной период): высокоуровневый сигнал вводится в первую линию Scan1 сканирования, вторую линию Scan2 сканирования, первую линию Em1 управления светоизлучением и вторую линию Em2 управления светоизлучением. Первый переключающий транзистор T1, второй переключающий транзистор T2, третий переключающий транзистор T3, четвертый переключающий транзистор T4, пятый переключающий транзистор T5, шестой переключающий транзистор T6, седьмой переключающий транзистор T7, восьмой переключающий транзистор T8, девятый переключающий транзистор T9 и десятый переключающий транзистор T10 все включены, и первый источник опорного напряжения устанавливает потенциал на первом выводе a1 первого запоминающего конденсатора C1 и потенциал на первом выводе a2 второго запоминающего конденсатора C2 в напряжение Vdd первого источника опорного напряжения и подает первое напряжение V1 на линию Data передачи данных. В это время, поскольку третий переключающий транзистор T3, четвертый переключающий транзистор T4, пятый переключающий транзистор T5 и шестой переключающий транзистор T6 все включены, как потенциал на втором выводе b1 первого запоминающего конденсатора C1, так и потенциал на втором выводе b2 второго запоминающего конденсатора C2 установлены в первое напряжение V1, то есть a1=Vdd, b1=V1, a2=Vdd, и b2=V1.
Стадия разряда (второй временной период): высокоуровневый сигнал вводится в первую линию Scan1 сканирования, вторую линию Scan2 сканирования, и низкоуровневый сигнал вводится в первую линию Em1 управления светоизлучением и вторую линию Em2 управления светоизлучением. Третий переключающий транзистор T3, четвертый переключающий транзистор T4, пятый переключающий транзистор T5, шестой переключающий транзистор T6, девятый переключающий транзистор T9 и десятый переключающий транзистор T10 все включены, как первый запоминающий конденсатор C1, так и второй запоминающий конденсатор C2 разряжаются, и потенциал на первом выводе a1 первого запоминающего конденсатора C1 и потенциал на первом выводе a2 второго запоминающего конденсатора C2 разряжаются, чтобы стать пороговым напряжением Vth1 первого возбуждающего транзистора DTFT1 и пороговым напряжением Vth2 второго возбуждающего транзистора DTFT2. Кроме того, поскольку девятый переключающий транзистор T9 и десятый переключающий транзистор T10 включены, ток в схеме не будет течь через первое устройство OLED1 отображения и второе устройство OLED2 отображения, неявно уменьшая энергопотребление первого устройства OLED1 отображения и второго устройства OLED2 отображения.
Стадия непрерывного разряда (третий временной период): низкоуровневый сигнал вводится в первую линию Scan1 сканирования, первую линию Em1 управления светоизлучением и вторую линию Em2 управления светоизлучением, высокоуровневый сигнал вводится во вторую линию Scan2 сканирования, и второе напряжение V2 подается на линию Data передачи данных. В это время потенциал на втором выводе b2 второго запоминающего конденсатора C2 соответственно становится V2, и потенциал на первом выводе a2 второго запоминающего конденсатора C2 поддерживается на Vth2, так что разность напряжений между двумя выводами первого запоминающего конденсатора C1 составляет Vth1-V1, а разность напряжений между двумя терминалами второго запоминающего конденсатора C2 составляет Vth2-V2, где V1>V2.
Стадия стабилизации напряжения (четвертый временной период): низкоуровневый сигнал вводится в первую линию Scan1 сканирования, вторую линию Scan2 сканирования, первую линию Em1 управления светоизлучением и вторую линию Em2 управления светоизлучением. Первый переключающий транзистор T1, второй переключающий транзистор T2, третий переключающий транзистор T3, четвертый переключающий транзистор T4, пятый переключающий транзистор T5, шестой переключающий транзистор T6, седьмой переключающий транзистор T7, восьмой переключающий транзистор T8, девятый переключающий транзистор T9 и десятый переключающий транзистор T10 все включены, и разности напряжений между двумя выводами первого запоминающего конденсатора C1 и второго запоминающего конденсатора C2 стабилизированы, оба из которых готовятся к стадии светоизлучения.
Первая стадия светоизлучения (пятый временной период): низкоуровневый сигнал вводится в первую линию Scan1 сканирования и вторую линию Scan2 сканирования, и высокоуровневый сигнал вводится в первую линию Em1 управления светоизлучением, и низкоуровневый сигнал вводится во вторую линию Em2 управления светоизлучением. Первый переключающий транзистор T1 и седьмой переключающий транзистор T7 включены, потенциал V1 на втором выводе b1 первого запоминающего конденсатора C1 становится анодным потенциалом Voled1 первого устройства OLED1 отображения, потенциал на первом выводе a1 первого запоминающего конденсатора C1 составляет Vth1-V1+Voled1, и первый возбуждающий транзистор DTFT1 возбуждает первое устройство OLED1 отображения, чтобы испускать свет. В это время ток, текущий через первое устройство OLED1 отображения, может быть получен на основе тока насыщения тонкопленочного транзистора:
Ioled1 = K(VGS-Vth1)2
= K[(Vth1-V1+Voled1) - Voled1 – Vth1]2
= K·(V1)2
Вторая стадия светоизлучения (шестой временной период): низкоуровневый сигнал вводится в первую линию Scan1 сканирования и вторую линию Scan2 сканирования, низкоуровневый сигнал вводится в первую линию Em1 управления светоизлучением, и высокоуровневый сигнал вводится во вторую линию Em2 управления светоизлучением. В это время второй переключающий транзистор T2 и восьмой переключающий транзистор T8 включены, потенциал V2 на втором выводе b2 второго запоминающего конденсатора C2 становится анодным потенциалом Voled2 второго устройства OLED2 отображения, потенциал на первом выводе a2 второго запоминающего конденсатора C2 составляет Vth2-V2+Voled2, и второй возбуждающий транзистор DTFT2 возбуждает второе устройство OLED2 отображения, чтобы испускать свет. С помощью того же принципа, ток, протекающий через второе устройство OLED2 отображения, составляет Ioled2=K·(V2)2.
На основе полученных выше токов первого устройства OLED1 отображения и второго устройства OLED2 отображения, пиксельная схема не только достигает отображения с высоким разрешением, но также избегает влияния порогового напряжения возбуждающего транзистора на пиксельную схему, так что матричная подложка варианта осуществления получает более однородное отображение.
Следует отметить, что способ для возбуждения соответствующих субпикселей на матричной подложке в варианте осуществления описан, принимая вышеупомянутую пиксельную схему лишь в качестве примера. Однако, пиксельная схема в варианте осуществления не ограничена вышеупомянутой пиксельной схемой. Любая пиксельная схема, которая достигает способа управления с временным разделением, может быть применена к матричной подложке варианта осуществления, и подпадает под объем защиты варианта осуществления.
Соответственно, вариант осуществления дополнительно предоставляет панель отображения, которая содержит вышеупомянутую матричную подложку, и, таким образом, может достигать отображения с высоким разрешением.
Соответственно, вариант осуществления дополнительно предоставляет устройство отображения, которое содержит вышеупомянутую панель отображения, и может быть любым продуктом или компонентом, имеющим функцию отображения, таким как жидкокристаллическая панель, OLED панель, мобильный телефон, планшетный компьютер, телевизор, дисплей, ноутбук, цифровая фоторамка и навигатор.
Из-за того, что устройство отображения в варианте осуществления содержит вышеупомянутую панель отображения, его разрешение выше, и производительность лучше.
Конечно, устройство отображения в варианте осуществления также может содержать другие традиционные структуры, такие как блок возбуждения отображения, и т.д.
Должно быть понятно, что приведенные выше варианты осуществления представляют собой лишь примерные варианты осуществления, используемые для иллюстрирования принципа изобретения, и изобретение ими не ограничено. Для обычных специалистов в данной области техники различные варианты и улучшения могут быть сделаны, не выходя за пределы духа и сущности изобретения, и эти варианты и улучшения также расцениваются как объем защиты изобретения.

Claims (17)

1. Матричная подложка, содержащая множество циркуляционных блоков и множество пиксельных блоков, в которой:
каждый циркуляционный блок состоит из четырех субпиксельных блоков, расположенных в четырех столбцах и двух строках, субпиксельные блоки в любых двух смежных столбцах расположены в различных строках и имеют различные цвета, и субпиксельные блоки по меньшей мере в одной строке имеют различные цвета;
каждый субпиксельный блок соединен с одной пиксельной схемой, и каждый субпиксельный блок содержит первый субпиксель и второй субпиксель, расположенный в том же столбце и имеющий такой же цвет; и
пиксельная схема выполнена с возможностью возбуждения первого субпикселя, когда отображается картинка первого кадра, и возбуждения второго субпикселя, когда отображается картинка второго кадра.
2. Матричная подложка по п. 1, в которой циркуляционный блок содержит один красный субпиксельный блок, один синий субпиксельный блок и два зеленых субпиксельных блока.
3. Матричная подложка по п. 1, в которой циркуляционный блок содержит один красный субпиксельный блок, один зеленый субпиксельный блок, один синий субпиксельный блок и один белый субпиксельный блок.
4. Матричная подложка по любому из пп. 1-3, в которой пиксельная схема содержит первую субпиксельную схему, вторую субпиксельную схему и блок управления;
первая субпиксельная схема соединена с первым субпикселем, а вторая субпиксельная схема соединена со вторым субпикселем; и
блок управления выполнен с возможностью управления первой субпиксельной схемой, чтобы возбуждать первый субпиксель, когда отображается картинка первого кадра, и управления второй субпиксельной схемой, чтобы возбуждать второй субпиксель, когда отображается картинка второго кадра.
5. Матричная подложка по п. 4, дополнительно содержащая множество линий передачи данных, причем первая субпиксельная схема и вторая субпиксельная схема в каждой пиксельной схеме соединены с одной и той же линией передачи данных.
6. Матричная подложка по п. 4, в которой пиксельная схема дополнительно содержит компенсационную схему, причем первая субпиксельная схема по меньшей мере содержит первый возбуждающий транзистор и вторая субпиксельная схема по меньшей мере содержит второй возбуждающий транзистор; и
компенсационная схема выполнена с возможностью компенсации порогового напряжения первого возбуждающего транзистора в первой субпиксельной схеме и с возможностью компенсации порогового напряжения второго возбуждающего транзистора во второй субпиксельной схеме.
7. Способ возбуждения матричной подложки по любому из пп. 1-6, содержащий этапы, на которых:
возбуждают посредством пиксельной схемы первый субпиксель в субпиксельном блоке, соединенном с пиксельной схемой, когда отображается картинка первого кадра; и
возбуждают посредством пиксельной схемы второй субпиксель в субпиксельном блоке, соединенном с пиксельной схемой, когда отображается картинка второго кадра.
8. Панель отображения, содержащая матричную подложку по любому из пп. 1-6.
9. Устройство отображения, содержащее панель отображения по п. 8.
RU2015156322A 2014-11-28 2015-04-20 Матричная подложка и способ ее возбуждения, панель отображения и устройство отображения RU2676020C1 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410710892.4A CN104361862A (zh) 2014-11-28 2014-11-28 阵列基板及其驱动方法、显示面板、显示装置
CN201410710892.4 2014-11-28
PCT/CN2015/076950 WO2016082438A1 (zh) 2014-11-28 2015-04-20 阵列基板及其驱动方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
RU2676020C1 true RU2676020C1 (ru) 2018-12-25

Family

ID=52529119

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015156322A RU2676020C1 (ru) 2014-11-28 2015-04-20 Матричная подложка и способ ее возбуждения, панель отображения и устройство отображения

Country Status (7)

Country Link
US (1) US10140903B2 (ru)
EP (1) EP3226232B1 (ru)
CN (1) CN104361862A (ru)
BR (1) BR112015032772B1 (ru)
MX (1) MX360361B (ru)
RU (1) RU2676020C1 (ru)
WO (1) WO2016082438A1 (ru)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104252845B (zh) 2014-09-25 2017-02-15 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN104318898B (zh) * 2014-11-11 2017-12-08 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN104361862A (zh) * 2014-11-28 2015-02-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板、显示装置
KR20160087022A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 표시패널
CN105185304B (zh) 2015-09-09 2017-09-22 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
JP2017116576A (ja) * 2015-12-21 2017-06-29 株式会社ジャパンディスプレイ 表示装置
TWI560495B (en) * 2016-01-28 2016-12-01 Au Optronics Corp Display apparatus and display control method thereof
KR102533412B1 (ko) * 2016-03-21 2023-05-17 엘지전자 주식회사 유기 발광 다이오드 표시 장치 및 그의 동작 방법
CN107731156B (zh) * 2016-08-12 2020-02-21 京东方科技集团股份有限公司 补偿像素电路、显示面板、显示设备、补偿及驱动方法
CN106157911B (zh) * 2016-08-25 2019-01-15 昆山国显光电有限公司 像素显示方法、装置及显示面板
KR102570986B1 (ko) * 2016-11-15 2023-08-28 삼성디스플레이 주식회사 표시 패널 및 표시 장치
CN107248522A (zh) * 2017-07-12 2017-10-13 武汉华星光电半导体显示技术有限公司 一种oled显示面板及显示装置
CN108198840B (zh) * 2017-12-29 2020-12-29 武汉华星光电半导体显示技术有限公司 有机发光二极管像素排列结构及显示面板
US10607534B2 (en) * 2017-12-29 2020-03-31 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED pixel arrangement structure having sub-pixels of different colors alternately arranged in adjacent rows and display panel including same
TWI647525B (zh) * 2018-03-05 2019-01-11 友達光電股份有限公司 畫素結構
CN108717841B (zh) * 2018-05-29 2020-07-28 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、oled显示面板及其驱动电路和驱动方法
CN109036281A (zh) * 2018-08-17 2018-12-18 京东方科技集团股份有限公司 一种驱动电路、显示面板及其控制方法
KR20220127431A (ko) * 2021-03-10 2022-09-20 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
WO2023000215A1 (zh) * 2021-07-21 2023-01-26 京东方科技集团股份有限公司 显示基板及显示装置
KR20230094693A (ko) * 2021-12-21 2023-06-28 주식회사 엘엑스세미콘 화소회로 및 화소구동장치
CN115440162B (zh) 2022-11-09 2023-03-24 惠科股份有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160740A1 (en) * 2007-12-21 2009-06-25 Leon Felipe A Electroluminescent display compensated analog transistor drive signal
US20120147065A1 (en) * 2010-12-13 2012-06-14 Seung Chan Byun Apparatus and method for driving organic light emitting display device
RU2512680C1 (ru) * 2010-02-26 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
CN103745684A (zh) * 2013-11-13 2014-04-23 上海和辉光电有限公司 像素阵列、呈现图像于显示器上的方法及显示器
WO2014104193A1 (ja) * 2012-12-26 2014-07-03 シャープ株式会社 液晶表示装置
US20140198479A1 (en) * 2013-01-15 2014-07-17 Au Optronics Corp. Pixel structure of electroluminescent display panel

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002358031A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US7492379B2 (en) 2002-01-07 2009-02-17 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with increased modulation transfer function response
US7567617B2 (en) 2003-09-07 2009-07-28 Microsoft Corporation Predicting motion vectors for fields of forward-predicted interlaced video frames
US20050062692A1 (en) * 2003-09-22 2005-03-24 Shin-Tai Lo Current driving apparatus and method for active matrix OLED
US20060103940A1 (en) * 2004-11-12 2006-05-18 Wintek Corportation Method for configuring luminous zones and circuit zones of pixels of the display
TWI355548B (en) 2006-11-22 2012-01-01 Au Optronics Corp Pixel array and display panel and display thereof
JP5589452B2 (ja) * 2010-03-11 2014-09-17 セイコーエプソン株式会社 発光装置および電子機器、発光装置の駆動方法
CN101923826B (zh) * 2010-05-20 2012-07-18 昆山工研院新型平板显示技术中心有限公司 一种具有交替工作子像素的主动矩阵有机发光显示器
CN102354701A (zh) * 2011-10-24 2012-02-15 友达光电股份有限公司 一种有机发光显示器的像素结构
KR101928506B1 (ko) * 2012-07-06 2018-12-13 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
CN103280162B (zh) * 2013-05-10 2015-02-18 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
KR102067719B1 (ko) * 2013-07-08 2020-01-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102072678B1 (ko) * 2013-07-09 2020-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103474025B (zh) * 2013-09-06 2015-07-01 京东方科技集团股份有限公司 一种像素电路及显示器
KR102123395B1 (ko) * 2013-10-29 2020-06-17 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN103777393B (zh) 2013-12-16 2016-03-02 北京京东方光电科技有限公司 显示面板及其显示方法、显示装置
CN103715227A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 一种显示面板及其驱动方法和显示装置
JP6330215B2 (ja) * 2013-12-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、駆動方法および電子機器
CN103855192B (zh) * 2014-02-20 2016-04-13 深圳市华星光电技术有限公司 一种amoled显示装置及其像素驱动方法
CN103904105A (zh) * 2014-03-13 2014-07-02 昆山允升吉光电科技有限公司 一种oled显示屏的像素结构
CN103872091A (zh) * 2014-03-18 2014-06-18 四川虹视显示技术有限公司 一种高解析度oled器件及制造用掩膜板
CN103903524B (zh) 2014-03-25 2016-06-15 京东方科技集团股份有限公司 显示方法
KR102148487B1 (ko) * 2014-05-08 2020-08-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 리페어 방법
CN104036731B (zh) * 2014-06-13 2016-03-23 京东方科技集团股份有限公司 像素电路和显示装置
CN104091559B (zh) * 2014-06-19 2016-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN104134426B (zh) * 2014-07-07 2017-02-15 京东方科技集团股份有限公司 像素结构及其驱动方法、显示装置
CN104091820B (zh) * 2014-07-10 2017-01-18 京东方科技集团股份有限公司 像素电路和显示装置
CN104112427B (zh) * 2014-07-21 2017-10-13 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN104252845B (zh) * 2014-09-25 2017-02-15 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN104319283B (zh) * 2014-10-27 2016-03-02 京东方科技集团股份有限公司 一种有机电致发光显示器件、其驱动方法及显示装置
CN104318898B (zh) * 2014-11-11 2017-12-08 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN104361862A (zh) * 2014-11-28 2015-02-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160740A1 (en) * 2007-12-21 2009-06-25 Leon Felipe A Electroluminescent display compensated analog transistor drive signal
RU2512680C1 (ru) * 2010-02-26 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
US20120147065A1 (en) * 2010-12-13 2012-06-14 Seung Chan Byun Apparatus and method for driving organic light emitting display device
WO2014104193A1 (ja) * 2012-12-26 2014-07-03 シャープ株式会社 液晶表示装置
US20140198479A1 (en) * 2013-01-15 2014-07-17 Au Optronics Corp. Pixel structure of electroluminescent display panel
CN103745684A (zh) * 2013-11-13 2014-04-23 上海和辉光电有限公司 像素阵列、呈现图像于显示器上的方法及显示器

Also Published As

Publication number Publication date
US20160335937A1 (en) 2016-11-17
MX360361B (es) 2018-10-30
US10140903B2 (en) 2018-11-27
WO2016082438A1 (zh) 2016-06-02
EP3226232A1 (en) 2017-10-04
CN104361862A (zh) 2015-02-18
EP3226232A4 (en) 2018-07-11
BR112015032772A2 (pt) 2017-07-25
BR112015032772B1 (pt) 2022-07-26
EP3226232B1 (en) 2021-11-24
MX2015017977A (es) 2017-06-26

Similar Documents

Publication Publication Date Title
RU2676020C1 (ru) Матричная подложка и способ ее возбуждения, панель отображения и устройство отображения
US11508298B2 (en) Display panel and driving method thereof and display device
US10643516B2 (en) Data line demultiplexer, display substrate, display panel and display device
EP3869491A1 (en) Array substrate, driving method, organic light emitting display panel and display device
US9892673B2 (en) Display substrate, display apparatus and driving method thereof
CN106782301B (zh) 一种阵列基板、显示面板及显示面板的驱动方法
US8411016B2 (en) Scanning drive circuit and display device including the same
CN105185244B (zh) 一种像素结构、显示面板及显示装置
US11468819B2 (en) Shift register circuit and display device
US11069298B2 (en) Driving circuit, display panel, driving method and display device
US11475831B2 (en) Display panel, method of driving display panel, and display device
RU2681670C1 (ru) Подложка матрицы и жидкокристаллическое дисплейное устройство
US9755003B2 (en) Substrate and display device
US11056057B2 (en) Array substrate, display apparatus, and method of driving array substrate
WO2016050015A1 (zh) 有机电致发光显示器件、其驱动方法及显示装置
US20150379950A1 (en) Array substrate, display device and method for drive the same
US11450270B2 (en) Pixel circuit and method of driving the same, display device
US10276098B2 (en) Pixel driving circuit, array substrate and display apparatus
US11580909B2 (en) Organic light emitting diode display device and method of driving the same
US8922472B2 (en) Level shifter circuit, scanning circuit, display device and electronic equipment
WO2021023201A1 (zh) 像素阵列、阵列基板及显示装置
US8896635B2 (en) Display device
US20200365101A1 (en) Display substrate, display panel and driving method thereof
CN110703514B (zh) 画素结构及显示面板
US20240274099A1 (en) Array Substrate, Display Device and Driving Method