KR20220127431A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220127431A
KR20220127431A KR1020210031689A KR20210031689A KR20220127431A KR 20220127431 A KR20220127431 A KR 20220127431A KR 1020210031689 A KR1020210031689 A KR 1020210031689A KR 20210031689 A KR20210031689 A KR 20210031689A KR 20220127431 A KR20220127431 A KR 20220127431A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting unit
transistor
driving current
Prior art date
Application number
KR1020210031689A
Other languages
English (en)
Inventor
이화랑
김귀현
노상용
최지연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210031689A priority Critical patent/KR20220127431A/ko
Priority to US17/519,908 priority patent/US11823622B2/en
Priority to PCT/KR2022/000556 priority patent/WO2022191406A1/ko
Priority to CN202280009568.2A priority patent/CN116830186A/zh
Publication of KR20220127431A publication Critical patent/KR20220127431A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3244—
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

일 실시예에 따른 화소는 제1 노드에 접속된 게이트 전극, 제1 전원선에 접속된 제1 전극, 및 제2 노드에 접속된 제2 전극을 포함하는 구동 트랜지스터; 상기 제1 노드에 접속된 게이트 전극, 상기 제2 노드에 접속된 제1 전극, 및 상기 제1 전극과 상이한 제2 전극을 포함하는 제어 트랜지스터; 상기 제어 트랜지스터의 제2 전극과 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제1 발광 유닛; 및 상기 제2 노드와 상기 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제2 발광 유닛을 포함하고, 상기 제어 트랜지스터의 제2 전극은 상기 제1 발광 유닛의 제1 전극에 접속된다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE PIXEL}
본 발명은 화소 및 이를 포함하는 표시 장치에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은 저계조에서, 표시 장치의 색 변이 불량을 개선할 수 있는 화소 및 이를 포함하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 화소는 제1 노드에 접속된 게이트 전극, 제1 전원선에 접속된 제1 전극, 및 제2 노드에 접속된 제2 전극을 포함하는 구동 트랜지스터; 상기 제1 노드에 접속된 게이트 전극, 상기 제2 노드에 접속된 제1 전극, 및 상기 제1 전극과 상이한 제2 전극을 포함하는 제어 트랜지스터; 상기 제어 트랜지스터의 제2 전극과 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제1 발광 유닛; 및 상기 제2 노드와 상기 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제2 발광 유닛을 포함하고, 상기 제어 트랜지스터의 제2 전극은 상기 제1 발광 유닛의 제1 전극에 접속된다.
상기 구동 트랜지스터는 상기 제1 노드의 전압에 대응하여 상기 제어 트랜지스터 및 상기 제2 발광 유닛으로 흐르는 구동 전류를 제어할 수 있다.
상기 구동 전류는 제1 구동 전류 및 제2 구동 전류를 포함하고, 상기 제1 구동 전류는 상기 제어 트랜지스터 및 상기 제1 발광 유닛을 통하도록 흐르며, 상기 제2 구동 전류는 상기 제2 발광 유닛을 통하도록 흐를 수 있다.
상기 제1 구동 전류의 크기 및 상기 제2 구동 전류의 크기는 서로 상이할 수 있다.
저계조 구동시, 상기 제1 구동 전류의 크기는 상기 제2 구동 전류의 크기보다 작을 수 있다.
제1 주사 신호가 공급되는 제1 주사선; 제2 주사 신호가 공급되는 제2 주사선; 데이터 전압이 공급되는 데이터선; 센싱 기간에 센싱 전압이 공급되는 센싱선; 상기 제1 주사선에 접속된 게이트 전극, 상기 데이터선에 접속된 제1 전극, 및 상기 제1 노드에 접속된 제2 전극을 포함하는 스위칭 트랜지스터; 및 상기 제2 주사선에 접속된 게이트 전극, 상기 센싱선에 접속된 제1 전극, 및 상기 제2 노드에 접속된 제2 전극을 포함하는 센싱 트랜지스터를 더 포함할 수 있다.
상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 스토리지 커패시터; 및 상기 제1 노드와 상기 제1 발광 유닛의 제1 전극 사이에 접속된 제2 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 따른 표시 장치는 베이스층; 상기 베이스층 위에 위치하고, 제1 반도체 및 제2 반도체를 포함하는 반도체층; 상기 반도체층을 덮는 게이트 절연층; 상기 게이트 절연층 위에 위치하고, 상기 제1 반도체와 일부분 중첩하는 제1 게이트 전극 및 상기 제2 반도체와 일부분 중첩하는 제2 게이트 전극을 포함하는 게이트 전극층; 상기 게이트 전극층을 덮는 층간 절연층; 및 상기 층간 절연층 위에 위치하고, 상기 제1 반도체의 소스 영역과 연결되는 제1 소스 전극, 상기 제1 반도체의 드레인 영역과 연결되는 제1 드레인 전극, 및 상기 제2 반도체의 소스 영역과 연결되는 제2 소스 전극을 포함하는 상부 전극층을 포함하고, 상기 제1 반도체, 상기 제1 게이트 전극, 상기 제1 소스 전극, 및 상기 제1 드레인 전극은 구동 트랜지스터를 구성하고, 상기 제2 반도체, 상기 제2 게이트 전극, 상기 제2 소스 전극, 및 상기 제1 소스 전극은 제어 트랜지스터를 구성한다.
상기 제1 소스 전극은 상기 제어 트랜지스터의 드레인 전극으로부터 연장될 수 있다.
상기 제2 게이트 전극은 상기 제1 게이트 전극으로부터 연장될 수 있다.
상기 제2 소스 전극은 상기 게이트 절연층 및 상기 층간 절연층의 컨택홀을 통해 상기 제2 반도체의 소스 영역과 전기적으로 연결되고, 상기 제1 소스 전극은 상기 게이트 절연층 및 상기 층간 절연층의 컨택홀을 통해 상기 제2 반도체의 드레인 영역과 전기적으로 연결될 수 있다.
상기 베이스층 위에 위치하는 중첩 금속층; 및 상기 중첩 금속층을 덮는 버퍼층을 더 포함하고, 상기 중첩 금속층은 상기 제1 반도체, 상기 제1 게이트 전극, 및 상기 제1 소스 전극과 적어도 일부분 중첩할 수 있다.
상기 중첩 금속층은 상기 버퍼층, 상기 게이트 절연층, 및 상기 층간 절연층의 컨택홀을 통해 상기 제1 소스 전극과 전기적으로 연결될 수 있다.
상기 제1 소스 전극은 제1 스토리지 전극으로 구현되고,
상기 제1 스토리지 전극 및 상기 제1 게이트 전극이 중첩하여 제1 스토리지 커패시터를 구성할 수 있다.
상기 상부 전극층을 덮는 패시베이션층; 및 상기 패시베이션층 위에 위치하는 제1 발광 유닛 및 제2 발광 유닛을 더 포함하고, 상기 제2 소스 전극은 상기 패시베이션층의 컨택홀을 통해 상기 제1 발광 유닛의 제1 전극과 전기적으로 연결될 수 있다.
상기 제1 소스 전극은 상기 패시베이션층의 컨택홀을 통해 상기 제2 발광 유닛의 제1 전극과 전기적으로 연결될 수 있다.
일 실시예에 따른 화소는 제1 노드에 접속된 게이트 전극, 제1 전원선에 접속된 제1 전극, 및 제2 노드에 접속된 제2 전극을 포함하는 구동 트랜지스터; 상기 제2 노드에 접속된 게이트 전극, 상기 제2 노드에 접속된 제1 전극, 및 상기 제1 전극과 상이한 제2 전극을 포함하는 제어 트랜지스터; 상기 제어 트랜지스터의 제2 전극과 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제1 발광 유닛; 및 상기 제2 노드와 상기 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제2 발광 유닛을 포함하고, 상기 제어 트랜지스터의 제2 전극은 상기 제1 발광 유닛의 제1 전극에 접속된다.
상기 구동 트랜지스터는 상기 제1 노드의 전압에 대응하여 상기 제어 트랜지스터 및 상기 제2 발광 유닛으로 흐르는 구동 전류를 제어할 수 있다.
상기 구동 전류는 제1 구동 전류 및 제2 구동 전류를 포함하고, 상기 제1 구동 전류는 상기 제어 트랜지스터 및 상기 제1 발광 유닛을 통하도록 흐르며, 상기 제2 구동 전류는 상기 제2 발광 유닛을 통하도록 흐를 수 있다.
저계조 구동시, 상기 제1 구동 전류의 크기는 상기 제2 구동 전류의 크기보다 작을 수 있다.
일 실시예에 따르면, 화소 및 이를 포함하는 표시 장치는 제어 트랜지스터를 추가하여 제1 발광 유닛 및 제2 발광 유닛에 인가되는 구동 전류를 다르게 제어함으로써, 표시 장치를 저계조로 표현하고자 하는 경우, 제2 발광 유닛에 제1 발광 유닛보다 더 많은 구동 전류를 인가하여, 표시 장치의 색 변이 불량을 개선할 수 있다.
일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 한 화소의 회로도이다.
도 3은 도 2에 도시된 화소를 구동하기 위한 타이밍도이다.
도 4는 일 실시예에 따른 표시 장치의 한 화소의 개략적인 평면도이다.
도 5는 도 4의 V-V'선을 따라 자른 단면도이다.
도 6은 도 4의 VI-VI'선을 따라 자른 단면도이다.
도 7은 비교예에 따른 표시 장치 및 일 실시예에 따른 표시 장치의 발광 유닛에 인가되는 구동 전류의 일 예를 도시한 표이다.
도 8은 도 1의 표시 장치에 포함되는 한 화소의 회로도이다.
도 9는 비교예에 따른 표시 장치 및 일 실시예에 따른 표시 장치의 발광 유닛에 인가되는 구동 전류의 일 예를 도시한 표이다.
도 10은 일 실시예에 따른 표시 장치를 간략히 도시한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, "연결되어 있다"는 것은 물리적으로 연결되어 있는 경우 및/또는 전기적으로 연결되어 있는 경우를 포함한다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 화소 및 이를 포함하는 표시 장치에 대해 설명하도록 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 블록도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치는 표시부(100), 주사 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(400)를 포함할 수 있다.
표시 장치는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치, 스트레쳐블(stretchable) 표시 장치일 수 있다. 또한, 표시 장치는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다. 또한, 표시 장치는 스마트폰, 태블릿, 스마트 패드, TV, 모니터 등의 다양한 전자 기기에 적용될 수 있다.
표시 장치는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 무기 발광 소자들을 포함하는 표시 장치, 또는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.
표시부(100)는 데이터선(DL), 제1 주사선(SCL), 제2 주사선(SSL), 및 센싱선(SL)에 접속되는 화소(PXL)를 포함한다. 표시부(100)는 복수의 데이터선(DL), 복수의 제1 주사선(SCL), 복수의 제2 주사선(SSL), 및 복수의 센싱선(SL)에 각각 접속되는 화소(PXL)들을 포함할 수 있다.
화소(PXL)는 외부로부터 제1 구동 전압(VDD), 제2 구동 전압(VSS), 및 초기화 전압(Vint)을 공급받을 수 있다. 화소(PXL)의 구체적인 구성은 이하 도 2 및 도 8에서 살펴본다.
한편, 도 1에서는 제1 주사선(SCL) 및 제2 주사선(SSL)이 화소(PXL)에 접속되는 것으로 도시되었으나, 본 발명은 이에 한정되는 것이 아니다. 실시예에 따라, 화소(PXL)의 회로 구조에 대응하여 표시부(100)에는 하나 이상의 발광 제어선 등이 추가로 형성되어, 화소(PXL)에 추가로 접속될 수 있다.
주사 구동부(200)는 타이밍 제어부(400)로부터 주사 제어 신호(SCS)를 수신한다. 주사 구동부(200)는 주사 제어 신호(SCS)에 응답하여 제1 주사선(SCL)들로 각각 제1 주사 신호를 공급하고, 제2 주사선(SSL)들로 각각 제2 주사 신호를 공급할 수 있다.
주사 구동부(200)는 제1 주사선(SCL)들로 제1 주사 신호를 순차적으로 공급할 수 있다. 예를 들면, 제1 주사 신호는 화소(PXL)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트-온 전압으로 설정될 수 있다. 또한, 제1 주사 신호는 화소(PXL)에 데이터 전압을 인가하는데 이용될 수 있다.
또한, 주사 구동부(200)는 제2 주사선(SSL)들로 제2 주사 신호를 공급할 수 있다. 예를 들면, 제2 주사 신호는 화소(PXL)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트-온 전압으로 설정될 수 있다. 제2 주사 신호는 화소(PXL)에 흐르는 구동 전류를 센싱(또는, 추출)하거나 화소(PXL)에 초기화 전압(Vint)을 인가하는데 이용될 수 있다.
한편, 도 1에는 하나의 주사 구동부(200)가 제1 주사 신호와 제2 주사 신호를 모두 출력하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 실시예에 따라, 주사 구동부(200)는 제1 주사 신호를 표시부(100)에 공급하는 제1 주사 구동부 및 제2 주사 신호를 표시부(100)에 공급하는 제2 주사 구동부를 포함할 수 있다. 즉, 실시예에 따라, 제1 주사 구동부 및 제2 주사 구동부는 별개의 구성으로 구현될 수 있다.
데이터 구동부(300)는 타이밍 제어부(400)로부터 데이터 제어 신호(DCS)를 수신한다. 데이터 구동부(300)는 데이터 제어 신호(DCS)에 응답하여 데이터 신호(또는, 데이터 전압)들을 생성하고, 생성된 데이터 전압들을 데이터선(DL)들에 각각 공급할 수 있다. 즉, 데이터 구동부(300)는 한 프레임 기간 중 화소(PXL)들 각각의 표시 기간 중에 데이터 전압을 표시부(100)에 공급할 수 있다.
데이터 구동부(300)는 표시 기간 중에 초기화 전압(Vint)을 센싱선(SL)들로 공급할 수 있다. 또한, 데이터 구동부(300)는 센싱 모드(또는, 센싱 기간)에서 센싱선(SL)들에 초기화 전압(Vint)을 인가한 후, 센싱선(SL)들을 통해 각 화소(PXL)의 발광 특성을 센싱할 수도 있다.
일 실시예에서, 센싱선(SL)들은 데이터 구동부(300)에 연결되는 것으로 도시되었으나, 실시예에 따라 표시 장치에는 별도의 센싱부가 구비되어, 데이터 구동부(300)와 센싱부는 별개의 구성으로 구현될 수 있다.
화소(PXL)의 발광 특성은 화소(PXL) 내 적어도 하나의 트랜지스터(예를 들어, 구동 트랜지스터)의 문턱 전압, 이동도, 및 발광 소자의 특성 정보(예를 들어, 전류-전압 특성)를 포함할 수 있다.
타이밍 제어부(400)는 외부의 그래픽 기기와 같은 화상 소스로부터 제어 신호(CTL) 및 영상 신호(RGB)를 수신할 수 있다. 타이밍 제어부(400)는 외부로부터 공급되는 제어 신호(CTL)에 대응하여 데이터 제어 신호(DCS) 및 주사 제어 신호(SCS)를 생성할 수 있다. 타이밍 제어부(400)에서 생성된 데이터 제어 신호(DCS)는 데이터 구동부(300)로 공급되고, 주사 제어 신호(SCS)는 주사 구동부(200)로 공급될 수 있다. 또한, 타이밍 제어부(400)는 외부로부터 공급된 영상 신호(RGB)가 재정렬된 영상 데이터(DAT)를 데이터 구동부(300)에 공급할 수 있다.
한편, 도 1에서 주사 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(400)는 상호 독립적으로 구성된 것으로 도시되어 있으나, 이는 예시적인 것으로, 이에 한정되는 것은 아니다. 예를 들어, 주사 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(400) 중 적어도 하나는 표시부(100)에 구비되거나, 집적 회로(Intergrated circuit)로 구현되고 연성 인쇄 회로 기판(Flexible Printed Circuit Board)에 실장되어 표시부(100)에 연결될 수 있다. 예를 들어, 주사 구동부(200)는 표시부(100)에 구비될 수 있다. 또한, 주사 구동부(200), 데이터 구동부(300), 중 타이밍 제어부(400) 중 적어도 2개는 하나의 집적 회로로 구현될 수 있다.
이하에는 도 2 및 도 3을 참조하여, 일 실시예에 따른 표시 장치에 포함되는 화소를 살펴본다.
도 2는 도 1의 표시 장치에 포함되는 한 화소의 회로도이고, 도 3은 도 2에 도시된 화소를 구동하기 위한 타이밍도이다.
먼저, 도 2를 참조하면, 화소(PXL)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제1 스토리지 커패시터(Cst1), 제2 스토리지 커패시터(Cst2), 제1 발광 유닛(EMU1), 및 제2 발광 유닛(EMU2)을 포함할 수 있다. 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)은 발광 유닛(EMU)으로 지칭할 수 있다.
제1 트랜지스터(T1)(또는, 구동 트랜지스터)의 제1 전극은 제1 전원선(PL1)에 접속되고, 제2 전극은 제2 발광 유닛(EMU2)의 제1 전극(EL1)(또는, 제2 노드(N2))에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 일 실시예에서, 제1 전극은 드레인 전극일 수 있고, 제2 전극은 소스 전극일 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여, 발광 유닛(EMU)(예를 들면, 제2 발광 유닛(EMU2)) 및 제4 트랜지스터(T4)로 흐르는 구동 전류(Id)의 전류량을 제어할 수 있다.
구동 전류(Id)는 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)를 포함할 수 있다. 구동 전류(Id)는 제2 노드(N2)를 기점으로 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)로 나뉘어 흐를 수 있다. 제4 트랜지스터(T4) 및 제1 발광 유닛(EMU1)을 통하도록 흐르는 전류는 제1 구동 전류(Id1)고, 제2 발광 유닛(EMU2)을 통하도록 흐르는 전류는 제2 구동 전류(Id2)다.
제1 트랜지스터(T1)는 중첩 금속층(OML)을 포함할 수 있다. 제1 트랜지스터(T1)의 게이트 전극과 중첩 금속층(OML)은 절연층을 사이에 두고 서로 중첩될 수 있다. 일 실시예에서는, 중첩 금속층(OML)을 제1 트랜지스터(T1)의 제2 전극에 연결하여 소스-싱크(Source-Sync) 기술을 적용함으로써, 제1 트랜지스터(T1)의 문턱 전압을 음의 방향 또는 양의 방향으로 이동시킬 수 있다. 제1 트랜지스터(T1)는 중첩 금속층(OML)을 선택적으로 포함할 수 있으므로, 실시예에 따라, 제1 트랜지스터(T1)는 중첩 금속층(OML)을 포함하지 않을 수도 있다.
제2 트랜지스터(T2)(또는, 스위칭 트랜지스터)의 제1 전극은 데이터선(DL)에 접속되고, 제2 전극은 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제1 주사선(SCL)에 접속될 수 있다. 제2 트랜지스터(T2)는 제1 주사선(SCL)으로 제1 주사 신호(예를 들면, 하이 레벨 전압)가 공급될 때 턴-온되어, 데이터선(DL)으로부터 데이터 전압(DATA)을 제1 노드(N1)로 전달할 수 있다.
제3 트랜지스터(T3)(또는, 센싱 트랜지스터)의 제1 전극은 센싱선(SL)에 접속되고, 제2 전극은 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 제2 전극)에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제2 주사선(SSL)에 접속될 수 있다. 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 제2 주사선(SSL)으로 제2 주사 신호(예를 들면, 하이 레벨 전압)가 공급될 때 턴-온되어, 센싱선(SL)과 제2 노드(N2)를 전기적으로 접속시킬 수 있다.
제1 스토리지 커패시터(Cst1)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 이러한 제1 스토리지 커패시터(Cst1)는 한 프레임 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 데이터 전압(DATA)을 충전할 수 있다. 이에 따라, 제1 스토리지 커패시터(Cst1)는 제1 노드(N1)와 제2 노드(N2) 사이의 전압 차에 대응하는 전압을 저장할 수 있다. 일 예로, 제1 스토리지 커패시터(Cst1)는 제1 트랜지스터(T1)의 게이트 전극으로 공급되는 데이터 전압(DATA)과 제1 트랜지스터(T1)의 제2 전극으로 공급되는 초기화 전압(Vint)의 차에 대응하는 전압을 저장할 수 있다.
제4 트랜지스터(T4)(또는, 제어 트랜지스터)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 전극은 제1 발광 유닛(EMU1)의 제1 전극(EL1)에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이에 따라, 제4 트랜지스터(T4)로 인해, 제1 발광 유닛(EMU1)으로 흐르는 제1 구동 전류(Id1)의 전류의 크기는 제2 발광 유닛(EMU2)으로 흐르는 제2 구동 전류(Id2)의 전류보다 상대적으로 작을 수 있다.
제2 스토리지 커패시터(Cst2)는 제4 트랜지스터(T4)의 게이트 전극(또는, 제1 노드(N1))과 제4 트랜지스터(T4)의 제2 전극(또는, 제1 발광 유닛(EMU1)의 제1 전극(EL1)) 사이에 접속된다. 제2 스토리지 커패시터(Cst2)의 제1 전극은 제1 노드(N1)에 연결되고, 제2 스토리지 커패시터(Cst2)의 제2 전극은 제1 발광 유닛(EMU1)의 제1 전극(EL1)에 연결되어, 제1 노드(N1)의 전압과 제1 발광 유닛(EMU1)의 제1 전극(EL1)의 전압 차이를 저장할 수 있다. 본 발명은 이제 한정되지 않고, 실시예에 따라, 화소(PXL)는 제2 스토리지 커패시터(Cst2)를 포함하지 않을 수도 있다.
발광 유닛(EMU)은 제1 구동 전압(VDD)이 인가되는 제1 전원선(PL1)과 제2 구동 전압(VSS)이 인가되는 제2 전원선(PL2) 사이에 병렬로 연결된 복수의 발광 소자(LD)를 포함할 수 있다.
적어도 하나의 발광 소자(LD)는 제1 발광 유닛(EMU1)을 구성할 수 있고, 적어도 하나의 발광 소자(LD)는 제2 발광 유닛(EMU2)을 구성할 수 있다. 제1 발광 유닛(EMU1)을 구성하는 발광 소자(LD)들은 직렬로 연결될 수 있고, 제2 발광 유닛(EMU2)을 구성하는 발광 소자(LD)들은 직렬로 연결될 수 있다.
제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)은 병렬로 연결되어 하나의 발광 유닛(EMU)을 구성할 수 있다.
발광 유닛(EMU)은 제2 노드(N2)(또는, 제4 트랜지스터(T4)의 제2 전극)에 연결된 제1 전극(EL1)과 제2 전원선(PL2)에 연결된 제2 전극(EL2) 사이에 연결된 발광 소자(LD)들을 포함할 수 있다. 여기서, 제1 전극(EL1)은 애노드(anode) 전극일 수 있고, 제2 전극(EL2)은 캐소드(cathode) 전극일 수 있다.
제1 구동 전압(VDD)과 제2 구동 전압(VSS)은 발광 소자(LD)들이 발광할 수 있도록 서로 다른 전압일 수 있다. 일 예로, 제1 구동 전압(VDD)은 고전위 전압으로 설정되고, 제2 구동 전압(VSS)은 저전위 전압으로 설정될 수 있다. 이때, 제1, 제2 구동 전압(VDD, VSS)의 전압 차는 화소(PXL)의 발광 기간 동안 발광 소자(LD)들의 문턱 전압 이상으로 설정될 수 있다. 이에 따라, 발광 유닛(EMU)은 제1 트랜지스터(T1)로부터 공급되는 구동 전류(Id)에 대응하여 소정 휘도의 빛을 생성할 수 있다. 예를 들면, 한 프레임 기간 동안, 제1 트랜지스터(T1)는 해당 프레임 데이터의 계조값에 대응하는 구동 전류(Id)를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류(Id)는 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)로 나뉘어 흐를 수 있다. 이에 따라, 제1, 제2 발광 유닛(EMU1, EMU2)에 포함된 발광 소자(LD)가 제1, 제2 구동 전류(Id1, Id2)에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)은 구동 전류(Id)에 대응하는 휘도의 광을 방출할 수 있다.
표시 장치를 저계조로 표현하고자 하는 경우(즉, 저계조로 구동시), 데이터선(DL)에는 평균보다 낮은 데이터 전압(DATA)이 인가되고, 낮은 데이터 전압(DATA)에 대응하는 구동 전류(Id)가 발광 유닛(EMU)으로 공급될 수 있다. 이때, 펄스 진폭 변조 방식을 사용하여 표시 장치를 구동하면, 색 변이(color shift) 불량이 발생할 수 있다. 일 실시예에 따른 표시 장치에서는 제1 발광 유닛(EMU1)과 제2 발광 유닛(EMU2)에 각각 흐르는 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)를 다르게 제어함으로써, 표시 장치를 저계조로 표현하더라도 색 변이 불량을 방지할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 방향으로 정렬된 적어도 하나의 발광 소자(LD) 및 제1 방향과 반대의 제2 방향으로 정렬된 적어도 하나의 발광 소자(미도시)를 포함할 수 있다.
한편, 본 발명에서 화소(PXL)의 회로 구조는 도 2에 의해 한정되지 않는다. 일 예로, 발광 유닛(EMU)은 제1 전원선(PL1)과 제1 트랜지스터(T1)의 제1 전극 사이에 위치할 수도 있다.
도 2에서는 트랜지스터를 NMOS로 도시하였지만, 본 발명은 이에 한정되지 않는다. 일 예로, 제1 내지 제4 트랜지스터(T1, T2, T3, T4) 중 적어도 하나는 PMOS로 구현될 수 있다. 또한, 도 2에 도시된 제1 내지 제4 트랜지스터(T1, T2, T3, T4)는 산화물 반도체, 비정질 실리콘 반도체, 다결정 실리콘 반도체 중 적어도 하나를 포함하는 박막 트랜지스터일 수 있다.
도 2 및 도 3을 참조하면, 제1 주사선(SCL)을 통해 제1 주사 신호(SC)가 제2 트랜지스터(T2)의 게이트 전극에 인가되면, 제2 트랜지스터(T2)는 턴-온되어, 데이터 전압(DATA)이 제1 노드(N1)로 전달될 수 있다.
또한, 제2 주사선(SSL)을 통해 제2 주사 신호(SS)가 제3 트랜지스터(T3)의 게이트 전극에 인가되면 제3 트랜지스터(T3)는 턴-온되어, 초기화 전압(Vint)이 제2 노드(N2)로 전달될 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)와 제2 노드(N2)에 전달된 전압의 차이가 문턱 전압보다 클 때 턴-온되어, 제1 구동 전압(VDD)에 따른 구동 전류(Id)를 제2 노드(N2)로 인가할 수 있다.
제2 노드(N2)는 제4 트랜지스터(T4)의 제1 전극 및 제2 발광 유닛(EMU2)의 제1 전극(EL1)과 접속되어 있으므로, 구동 전류(Id)는 제4 트랜지스터(T4)와 제2 발광 유닛(EMU2)으로 나뉘어 흐를 수 있다. 제4 트랜지스터(T4)의 제1 전극으로 흐르는 제1 구동 전류(Id1)와 제2 발광 유닛(EMU2)의 제1 전극(EL1)으로 흐르는 제2 구동 전류(Id2)의 합은 구동 전류(Id)의 전류량과 동일할 수 있다.
예를 들면, 표시 장치를 저계조로 표시하고자 하는 경우, 각 노드의 전압 변화를 살펴보면, 약 2.02V 정도의 데이터 전압(DATA)이 제1 노드(N1)로 전달될 수 있다. 이때, 제1 트랜지스터(T1)의 게이트-소스 전압은 약 0.36V일 수 있고, 제4 트랜지스터(T4)의 게이트-소스 전압은 약 0.29V일 수 있다. 제1 트랜지스터(T1)는 턴-온되어 있으므로, 제1 트랜지스터(T1)를 통해 제2 노드(N2)로 공급되는 구동 전류(Id)는 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)로 나뉘어 흐를 수 있다. 그리고, 제4 트랜지스터(T4)는 턴-온되어 있으므로, 제1 구동 전류(Id1)는 제4 트랜지스터(T4)를 통해 제1 발광 유닛(EMU1)으로 흐를 수 있다. 제4 트랜지스터(T4)의 게이트 전압이 감소함에 따라, 제1 구동 전류(Id1)의 전류량은 감소할 수 있고, 반면, 제2 구동 전류(Id2)의 전류량은 증가할 수 있다. 즉, 제1 구동 전류(Id1)보다 제2 구동 전류(Id2)가 큰 값일 수 있다.
이에 따라, 표시 장치에 저계조가 표시되더라도, 각 발광 유닛의 계조를 다르게 제어할 수 있으므로, 전체적으로 표시 장치의 색 변이 불량 발생을 개선할 수 있다.
이하에서는, 도 4 내지 도 6을 참조하여, 일 실시예에 따른 표시 장치 및 이를 포함하는 표시 장치에 관한 구조를 살펴본다.
도 4는 일 실시예에 따른 표시 장치의 한 화소의 개략적인 평면도이고, 도 5는 도 4의 V-V'선을 따라 자른 단면도이며, 도 6은 도 4의 VI-VI'선을 따라 자른 단면도이다.
도 4를 참조하면, 일 실시예에 따른 표시 장치는 베이스층(BSL) 위에 위치하는 하부 전극층(PL1, DL, SL, OML), 반도체층(ACT1, ACT2, ACT3, ACT4), 게이트 전극층(GAT1, GAT2, GAT3, GAT4), 상부 전극층(SCL, SSL, CSE1, S4, D1, PL2), 및 발광 유닛(EMU)을 포함할 수 있다. 각 층은 컨택홀에 의해 연결되지 않는 한, 각 층 사이에 절연막을 두어 서로 절연되어 있을 수 있다.
하부 전극층(PL1, DL, SL, OML), 반도체층(ACT1, ACT2, ACT3, ACT4), 게이트 전극층(GAT1, GAT2, GAT3, GAT4), 및 상부 전극층(SCL, SSL, CSE1, S4, D1, PL2)은 화소 회로층(PCL)을 구성할 수 있고, 발광 유닛(EMU)은 화소 회로층(PCL) 위에 위치하는 표시 소자층의 일부일 수 있다.
베이스층(BSL)은 경성(Rigid) 또는 가요성(Flexible)의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
또한, 베이스층(BSL)은 투명할 수 있으나, 본 발명이 이에 한정되지는 않는다. 일 예로, 베이스층(BSL)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재일 수 있다.
베이스층(BSL) 위에는 하부 전극층(PL1, DL, SL, OML)이 위치한다. 하부 전극층(PL1, DL, SL, OML)은 제1 전원선(PL1), 데이터선(DL), 센싱선(SL), 및 중첩 금속층(OML)을 포함한다.
제1 전원선(PL1)은 제1 방향(DR1)으로 뻗어 있으며, 제1 전원선(PL1)을 통해 화소(PXL)에 제1 구동 전압(VDD)이 공급될 수 있다.
데이터선(DL)은 제1 전원선(PL1)과 서로 이격하여 제1 방향(DR1)으로 뻗어 있으며, 데이터선(DL)을 통해 화소(PXL)에 데이터 전압(DATA)이 공급될 수 있다.
센싱선(SL)은 제1 전원선(PL1) 및 데이터선(DL)과 서로 이격하여 제1 방향(DR1)으로 뻗어 있으며, 센싱선(SL)을 통해 화소(PXL)에 초기화 전압(Vint)이 공급될 수 있다. 또한, 센싱선(SL)을 통해 소정의 센싱 기간 동안 구동 트랜지스터의 특성을 센싱할 수도 있다.
중첩 금속층(OML)은 섬형 구조일 수 있다. 중첩 금속층(OML)은 제2 방향(DR2)으로 이격하여 위치하는 제1 전원선(PL1)과 센싱선(SL) 사이에서, 제1 전원선(PL1) 및 센싱선(SL)과 이격하도록 섬형 구조로 구현될 수 있다.
중첩 금속층(OML)은 후술하는 제1 트랜지스터(T1)의 제1 반도체(ACT1) 및 제1 게이트 전극(GAT1)과 적어도 일부분 중첩하도록 위치한다. 중첩 금속층(OML)은 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD)의 컨택홀(CH22)을 통해 제1 트랜지스터(T1)의 제1 소스 전극(S1)(또는, 제1 스토리지 전극(CSE1), 제4 트랜지스터(T4)의 제4 드레인 전극(D4))과 연결될 수 있다. 여기서, 제1 소스 전극(S1)은 전술한 도 2의 제1 트랜지스터(T1)의 제2 전극과 동일한 구성일 수 있고, 제4 드레인 전극(D4)은 전술한 도 2의 제4 트랜지스터(T4)의 제1 전극과 동일한 구성일 수 있다.
베이스층(BSL) 및 하부 전극층(PL1, DL, SL, OML) 위에는 버퍼층(BFL)이 위치한다. 버퍼층(BFL)은 하부 전극층(PL1, DL, SL, OML) 및 베이스층(BSL)을 덮을 수 있다. 버퍼층(BFL)은 불순물이 외부로부터 화소 회로층(PCL)으로 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 버퍼층(BFL)은 생략될 수도 있다.
버퍼층(BFL) 위에는 반도체층(ACT1, ACT2, ACT3, ACT4)이 위치한다. 반도체층(ACT1, ACT2, ACT3, ACT4)은 제1, 제2, 제3, 제4 트랜지스터(T1, T2, T3, T4)의 반도체를 포함하고, 각 트랜지스터의 반도체는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 제4 트랜지스터(T4)의 채널을 포함한다.
구체적으로, 제1 반도체(ACT1)는 제1 트랜지스터(T1)의 반도체로써, 채널 영역과 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함한다. 제2 반도체(ACT2)는 제2 트랜지스터(T2)의 반도체로써, 채널 영역과 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함한다. 제3 반도체(ACT3)는 제3 트랜지스터(T3)의 반도체로써, 채널 영역과 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함한다. 제4 반도체(ACT4)는 제4 트랜지스터(T4)의 반도체로써, 채널 영역과 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함한다.
반도체층(ACT1, ACT2, ACT3, ACT4)의 소스 영역 및 드레인 영역은 각각 소스 전극 및 드레인 전극에 전기적으로 연결되어 있다. 즉, 소스 영역 및 드레인 영역은 확장되어 각각 컨택홀을 통해 다른 층과 전기적으로 연결될 수 있다.
반도체층(ACT1, ACT2, ACT3, ACT4)은 다결정 실리콘(polysilicon), 비정질 실리콘(amorphous silicon), 및 산화물(oxide) 반도체 중 적어도 하나를 포함할 수 있다.
반도체층(ACT1, ACT2, ACT3, ACT4) 및 버퍼층(BFL) 위에는 게이트 절연층(GI)이 위치한다. 게이트 절연층(GI)은 반도체층(ACT1, ACT2, ACT3, ACT4) 및 버퍼층(BFL)을 덮는다. 게이트 절연층(GI)은 무기 물질을 포함할 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 절연층(GI)은 유기 물질을 포함할 수도 있다.
게이트 절연층(GI) 위에는 게이트 전극층(GAT1, GAT2, GAT3, GAT4)이 위치한다. 게이트 전극층(GAT1, GAT2, GAT3, GAT4)은 제1 게이트 전극(GAT1), 제2 게이트 전극(GAT2), 제3 게이트 전극(GAT3), 및 제4 게이트 전극(GAT4)을 포함한다. 각 게이트 전극은 각 트랜지스터의 게이트 전극을 구성한다.
제1 게이트 전극(GAT1)은 제1 방향(DR1)으로 일부 연장되고, 제2 방향(DR2)으로 일부 연장되며, 굴곡진 형상으로 배치되도록 위치할 수 있다. 제1 게이트 전극(GAT1)은 제1 반도체(ACT1)와 중첩하도록 위치하고, 제1 게이트 전극(GAT1)과 제1 반도체(ACT1)는 서로 교차하도록 위치할 수 있다. 즉, 서로 교차하여 중첩하는 부분은 제1 게이트 전극(GAT1)의 제1 방향(DR1)으로 연장된 부분이고, 제1 반도체(ACT1)의 제2 방향(DR2)으로 연장된 부분이다.
제1 게이트 전극(GAT1)은 제1 스토리지 전극(CSE1)(또는, 제1 트랜지스터(T1)의 제1 소스 전극(S1), 제4 트랜지스터(T4)의 제4 드레인 전극(D4))과 중첩하여, 제1 스토리지 커패시터(Cst1, 도 2 참조)를 구성할 수 있다.
제2 게이트 전극(GAT2)은 제1 방향(DR1)으로 일부 연장되어 있다. 제2 게이트 전극(GAT2)은 제2 반도체(ACT2)와 중첩하도록 위치하고, 제2 게이트 전극(GAT2)과 제2 반도체(ACT2)는 서로 교차하도록 위치할 수 있다. 즉, 서로 교차하여 중첩하는 부분은 제2 게이트 전극(GAT2)의 제1 방향(DR1)으로 연장된 부분이고, 제2 반도체(ACT2)의 제2 방향(DR2)으로 연장된 부분이다.
제2 게이트 전극(GAT2)은 후술하는 제1 주사선(SCL)과 중첩하도록 위치한다. 제2 게이트 전극(GAT2)은 제1 주사선(SCL)과 중첩하는 부분에서 컨택홀(CH16)을 통해 제1 주사선(SCL)으로부터 제1 주사 신호(SC)를 인가받을 수 있다.
제3 게이트 전극(GAT3)은 제1 방향(DR1)으로 일부 연장되어 있다. 제3 게이트 전극(GAT3)은 제3 반도체(ACT3)와 중첩하도록 위치하고, 제3 게이트 전극(GAT3)과 제3 반도체(ACT3)는 서로 교차하도록 위치할 수 있다.
제3 게이트 전극(GAT3)은 후술하는 제2 주사선(SSL)과 중첩하도록 위치한다. 제3 게이트 전극(GAT3)은 제2 주사선(SSL)과 중첩하는 부분에서 컨택홀(CH19)을 통해 제2 주사선(SSL)으로부터 제2 주사 신호(SS)를 인가받을 수 있다.
제4 게이트 전극(GAT4)은 제1 게이트 전극(GAT1)으로부터 연장되어 있고, 제4 게이트 전극(GAT4)은 제4 반도체(ACT4)와 중첩하도록 위치한다. 하나의 게이트 전극은 배치에 따라, 제1 게이트 전극(GAT1) 및 제4 게이트 전극(GAT4)으로 지칭될 수 있다. 즉, 제1 반도체(ACT1)와 중첩하는 게이트 전극의 일 부분은 제1 게이트 전극(GAT1)이라 지칭할 수 있고, 제4 반도체(ACT4)와 중첩하는 게이트 전극의 일 부분은 제4 게이트 전극(GAT4)이라 지칭할 수 있다.
게이트 전극층(GAT1, GAT2, GAT3, GAT4) 및 게이트 절연층(GI) 위에는 층간 절연층(ILD)이 위치한다. 층간 절연층(ILD)은 게이트 전극층(GAT1, GAT2, GAT3, GAT4) 및 게이트 절연층(GI)을 덮는다.
층간 절연층(ILD)은 게이트 절연층(GI)과 동일한 물질을 포함할 수 있고, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
층간 절연층(ILD) 위에는 상부 전극층(SCL, SSL, CSE1, S4, D1, PL2)이 위치한다. 상부 전극층(SCL, SSL, CSE1, S4, D1, PL2)은 제1 주사선(SCL), 제2 주사선(SSL), 제1 스토리지 전극(CSE1), 제4 소스 전극(S4), 제1 드레인 전극(D1), 및 제2 전원선(PL2)을 포함한다.
제1 주사선(SCL)은 제2 방향(DR2)으로 뻗어 있으며, 제1 주사선(SCL)을 통해 화소(PXL)에 제1 주사 신호(SC)가 인가될 수 있다. 구체적으로, 컨택홀(CH16)을 통해 제1 주사선(SCL)으로부터 제2 게이트 전극(GAT2)으로 제1 주사 신호(SC)가 인가될 수 있다.
제2 주사선(SSL)은 제2 방향(DR2)으로 뻗어 있으며, 제2 주사선(SSL)을 통해 화소(PXL)에 제2 주사 신호(SS)가 인가될 수 있다. 구체적으로, 컨택홀(CH19)을 통해 제2 주사선(SSL)으로부터 제3 게이트 전극(GAT3)으로 제2 주사 신호(SS)가 인가될 수 있다.
제1 스토리지 전극(CSE1)은 섬형 구조일 수 있다. 제1 스토리지 전극(CSE1)은 중첩 금속층(OML)과 중첩하도록 위치한다. 또한, 제1 스토리지 전극(CSE1)은 제1 게이트 전극(GAT1)과 중첩하도록 위치한다. 이에 따라, 제1 스토리지 전극(CSE1)은 제1 게이트 전극(GAT1)과 중첩하는 부분에서 제1 스토리지 커패시터(Cst1, 도 2 참조)를 구성할 수 있다. 이때, 제1 게이트 전극(GAT1)은 제2 스토리지 전극이라 지칭할 수도 있다.
제1 스토리지 전극(CSE1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)일 수 있다. 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 컨택홀(CH22)을 통해 중첩 금속층(OML)과 연결될 수 있다. 그러므로, 제1 소스 전극(S1)은 제1 트랜지스터(T1)의 제1 게이트 전극(GAT1)과 중첩하는 부분에서, 제1 스토리지 커패시터(Cst1)를 구성할 수도 있다.
제1 스토리지 전극(CSE1)은 제4 트랜지스터(T4)의 제4 드레인 전극(D4)일 수 있다. 즉, 제1 소스 전극(S1)은 제4 트랜지스터(T4)의 제4 드레인 전극(D4)으로 구현될 수 있다.
제4 소스 전극(S4)은 제4 트랜지스터(T4)의 소스 전극이다. 제4 소스 전극(S4)은 컨택홀(CH21)을 통해 제4 반도체(ACT4)의 소스 영역과 연결될 수 있다.
또한, 제4 소스 전극(S4)은 컨택홀(CH23)을 통해 제1 발광 유닛(EMU1)의 제1 전극(또는, 애노드 전극(Anode))에 연결될 수 있다. 이에 따라, 제1 발광 유닛(EMU1)의 제1 전극(EL1, 도 2 참조)은 제4 트랜지스터(T4)로부터 제1 구동 전류(Id1, 도 2 참조)를 인가 받을 수 있다.
제1 드레인 전극(D1)은 제1 트랜지스터(T1)의 드레인 전극이다. 제1 드레인 전극(D1)은 제1 전원선(PL1) 및 제1 반도체(ACT1)와 적어도 일부분 중첩하도록 위치한다. 제1 드레인 전극(D1)은 컨택홀(CH12)을 통해 제1 반도체(ACT1)의 드레인 영역과 연결될 수 있고, 제1 드레인 전극(D1)은 컨택홀(CH11)을 통해 제1 전원선(PL1)과 연결될 수 있다. 이에 따라, 제1 전원선(PL1)을 통해 인가되는 제1 구동 전압(VDD)은 제1 드레인 전극(D1) 및 제1 반도체(ACT1)의 드레인 영역으로 전달될 수 있다.
제2 전원선(PL2)은 제2 방향(DR2)으로 뻗어 있으며, 제2 전원선(PL2)을 통해 화소(PXL)에 제2 구동 전압(VSS)이 인가될 수 있다. 구체적으로, 컨택홀(CH24)을 통해 제1 발광 유닛(EMU1)에 제2 구동 전압(VSS)이 인가될 수 있고, 컨택홀(CH26)을 통해 제2 발광 유닛(EMU2)에 제2 구동 전압(VSS)이 인가될 수 있다.
상부 전극층(SCL, SSL, CSE1, S4, D1, PL2) 및 층간 절연층(ILD) 위에는 패시베이션층(PSV)이 위치한다. 패시베이션층(PSV)은 상부 전극층(SCL, SSL, CSE1, S4, D1, PL2) 및 층간 절연층(ILD)을 덮는다. 패시베이션층(PSV)은 단일막 또는 다중막으로 구성될 수 있으며, 무기 절연 물질, 유기 절연 물질을 포함할 수 있다. 예를 들면, 패시베이션층(PSV)은 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein) 중 적어도 하나를 포함할 수 있다.
패시베이션층(PSV)의 컨택홀(CH23)을 통해 제1 발광 유닛(EMU1)의 제1 전극(EL1, 도 2 참조)은 제4 트랜지스터(T4)의 제4 소스 전극(S4)에 연결될 수 있다. 패시베이션층(PSV)의 컨택홀(CH24)을 통해 제1 발광 유닛(EMU1)의 제2 전극(EL2, 도 2 참조)은 제2 전원선(PL2)에 연결될 수 있다. 이에 따라, 제1 발광 유닛(EMU1)에는 제1 구동 전압(VDD) 및 제2 구동 전압(VSS)에 따른 전류가 인가될 수 있고, 제1 발광 유닛(EMU1)의 발광 소자(LD)는 제1 구동 전류(Id1, 도 2 참조)에 대응하는 휘도로 발광할 수 있다.
또한, 패시베이션층(PSV)의 컨택홀(CH25)을 통해 제2 발광 유닛(EMU2)의 제1 전극(EL1, 도 2 참조)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)(또는, 제1 스토리지 전극(CSE1))에 연결될 수 있다. 패시베이션층(PSV)의 컨택홀(CH26)을 통해 제2 발광 유닛(EMU2)의 제2 전극(EL2, 도 2 참조)은 제2 전원선(PL2)에 연결될 수 있다. 이에 따라, 제2 발광 유닛(EMU2)에는 제1 구동 전압(VDD) 및 제2 구동 전압(VSS)에 따른 전류가 인가될 수 있고, 제2 발광 유닛(EMU2)의 발광 소자(LD)는 제2 구동 전류(Id2, 도 2 참조)에 대응하는 휘도로 발광할 수 있다.
일 실시예에 따른 표시 장치는 제4 트랜지스터(T4)를 포함하고, 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)에 인가되는 구동 전류를 각각 다르게 제어할 수 있다. 이에 따라, 표시 장치를 저계조로 표현하고자 할 때(즉, 저계조로 구동시), 제1 발광 유닛(EMU1)에는 제2 발광 유닛(EMU2)에 인가되는 전류보다 작은 전류가 인가되고, 상대적으로 큰 전류가 제2 발광 유닛(EMU2)에 인가됨에 따라, 전체적으로 표시 장치의 색 변이 불량을 개선할 수 있다.
이하에서는, 도 7을 참조하여 표시 장치에 인가되는 제1 구동 전류 및 제2 구동 전류의 구체적인 값을 살펴본다.
도 7은 비교예에 따른 표시 장치 및 일 실시예에 따른 표시 장치의 발광 유닛에 인가되는 구동 전류의 일 예를 도시한 표이다.
도 7을 참조하면, 비교예에 따른 표시 장치는 한 화소(PXL)에 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터를 포함할 수 있다. 여기서, 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터는 전술한 도 2의 제1 내지 제3 트랜지스터(T1, T2, T3)에 해당할 수 있다. 또한, 복수의 발광 소자는 제1 트랜지스터(T1)의 제2 전극에 접속될 수 있다. 그러므로, 제1 트랜지스터(T1)를 통해 복수의 발광 소자(LD)로 흐르는 구동 전류(Id)의 전류량을 제어할 수 있다.
비교예에서, 복수의 발광 소자는 병렬로 연결될 수 있다. 병렬로 연결된 복수의 발광 소자(LD)는 도 2에 도시된 바와 같이, 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)을 구성할 수 있다. 단, 비교예에 따른 표시 장치에서 제1 발광 유닛(EMU1)의 제1 전극(EL1) 및 제2 발광 유닛(EMU2)의 제1 전극(EL1)은 모두 제1 트랜지스터(T1)의 제2 전극에 접속될 수 있다. 그러므로, 비교예에서, 제1 발광 유닛(EMU1)에 인가되는 제1 구동 전류(Id1)는 제2 발광 유닛(EMU2)에 인가되는 제2 구동 전류(Id2)와 동일할 수 있다. 예를 들면, 표시 장치를 저계조로 표현하고자 하는 경우, 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)의 값은 각각 20㎁ 일 수 있다. 또한, 표시 장치를 고계조로 표현하고자 하는 경우, 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)의 값은 각각 1uA 일 수 있다.
반면, 일 실시예에 따른 표시 장치는 한 화소(PXL)에 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터를 포함할 수 있다. 여기서, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터는 전술한 도 2의 제1 내지 제4 트랜지스터(T1, T2, T3, T4)에 해당할 수 있다.
전술한 도 2를 참조할 때, 일 실시예에서, 병렬로 연결된 복수의 발광 소자(LD)는 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)을 구성할 수 있다. 제1 발광 유닛(EMU1)은 제4 트랜지스터(T4)와 제2 전원선(PL2) 사이에 연결되고, 제2 발광 유닛(EMU2)은 제1 트랜지스터(T1)와 제2 전원선(PL2) 사이에 연결될 수 있다. 이에 따라, 제1 발광 유닛(EMU1)에 인가되는 제1 구동 전류(Id1)는 제2 발광 유닛(EMU2)에 인가되는 제2 구동 전류(Id2)와 다를 수 있다.
예를 들면, 표시 장치를 저계조로 표현하고자 하는 경우, 일 실시예에서, 제1 구동 전류(Id1)는 10㎁ 일 수 있고, 제2 구동 전류(Id2)는 30㎁ 일 수 있다. 또한, 표시 장치를 고계조로 표현하고자 하는 경우, 제1 구동 전류(Id1)는 0.9uA 일 수 있고, 제2 구동 전류(Id2)는 1.9uA 일 수 있다.
따라서, 일 실시예에 따른 표시 장치는 제4 트랜지스터(T4)를 추가하여 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)에 인가되는 전류를 다르게 제어함으로써, 표시 장치를 저계조로 표현하고자 하는 경우, 제2 발광 유닛(EMU2)에 제1 발광 유닛(EMU1)보다 더 많은 구동 전류를 인가하여, 표시 장치의 색 변이 불량 발생을 개선할 수 있다.
이하에서는, 도 8을 참조하여, 일 실시예에 따른 표시 장치의 화소를 살펴본다.
도 8은 도 1의 표시 장치에 포함되는 한 화소의 회로도이다. 도 8은 도 2에 도시된 한 화소의 회로도와 유사하므로, 이하에서는 차이점을 중심으로 설명한다.
도 8을 참조하면, 화소(PXL)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제1 스토리지 커패시터(Cst1), 제1 발광 유닛(EMU1), 및 제2 발광 유닛(EMU2)을 포함할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여, 발광 유닛(EMU) 및 제4 트랜지스터(T4)로 흐르는 구동 전류(Id)의 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 제1 주사선(SCL)으로 제1 주사 신호(예를 들면, 하이 레벨 전압)가 공급될 때 턴-온되어, 데이터선(DL)으로부터 데이터 전압(DATA)을 제1 노드(N1)로 전달할 수 있다.
제3 트랜지스터(T3)는 소정의 센싱 기간 동안 제2 주사선(SSL)으로 제2 주사 신호(예를 들면, 하이 레벨 전압)가 공급될 때 턴-온되어, 센싱선(SL)과 제2 노드(N2)를 전기적으로 접속시킬 수 있다.
제1 스토리지 커패시터(Cst1)는 제1 노드(N1)와 제2 노드(N2) 사이의 전압 차에 대응하는 전압을 저장할 수 있다.
제4 트랜지스터(T4)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 전극은 제1 발광 유닛(EMU1)의 제1 전극(EL1)에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제2 노드(N2)에 접속될 수 있다. 즉, 실시예에 따라, 제4 트랜지스터(T4)는 다이오드(diode) 소자로 구현될 수 있다.
적어도 하나의 발광 소자(LD)는 제1 발광 유닛(EMU1)을 구성할 수 있고, 적어도 하나의 발광 소자(LD)는 제2 발광 유닛(EMU2)을 구성할 수 있다. 제1 발광 유닛(EMU1)을 구성하는 발광 소자(LD)들은 직렬로 연결될 수 있고, 제2 발광 유닛(EMU2)을 구성하는 발광 소자(LD)들은 직렬로 연결될 수 있다.
발광 유닛(EMU)은 제2 노드(N2)(또는, 제4 트랜지스터(T4)의 제2 전극)에 연결된 제1 전극(EL1)과 제2 전원선(PL2)에 연결된 제2 전극(EL2) 사이에 연결된 발광 소자(LD)들을 포함할 수 있다. 여기서, 제1 전극(EL1)은 애노드(anode) 전극일 수 있고, 제2 전극(EL2)은 캐소드(cathode) 전극일 수 있다.
제2 노드(N2)는 제4 트랜지스터(T4)의 제1 전극 및 제2 발광 유닛(EMU2)의 제1 전극(EL1)과 접속되어 있으므로, 구동 전류(Id)는 제4 트랜지스터(T4)의 제1 전극과 제2 발광 유닛(EMU2)의 제1 전극(EL1)으로 나뉘어 흐를 수 있다.
예를 들면, 표시 장치를 저계조로 표시하고자 하는 경우, 각 노드의 전압 변화를 살펴보면, 약 2.02V 정도의 데이터 전압(DATA)이 제1 노드(N1)로 전달될 수 있다. 이때, 제1 트랜지스터(T1)의 게이트-소스 전압은 약 0.35V일 수 있고, 제4 트랜지스터(T4)의 게이트-소스 전압은 약 0.29V일 수 있다. 제1 트랜지스터(T1)는 턴-온되어 있으므로, 제1 트랜지스터(T1)를 통해 제2 노드(N2)로 공급되는 구동 전류(Id)는 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)로 나뉘어 흐를 수 있다. 그리고, 제4 트랜지스터(T4)는 턴-온되어 있으므로, 제1 구동 전류(Id1)는 제4 트랜지스터(T4)를 통해 제1 발광 유닛(EMU1)으로 흐를 수 있다. 제4 트랜지스터(T4)의 게이트 전압이 감소함에 따라, 제1 구동 전류(Id1)의 전류량은 감소할 수 있고, 반면, 제2 구동 전류(Id2)의 전류량은 증가할 수 있다. 즉, 제1 구동 전류(Id1)보다 제2 구동 전류(Id2)가 큰 값일 수 있다.
이에 따라, 표시 장치에 저계조가 표시되더라도, 각 발광 유닛의 계조를 다르게 제어할 수 있으므로, 전체적으로 표시 장치의 색 변이 불량 발생을 개선할 수 있다.
이하에서는, 도 9를 참조하여 표시 장치에 인가되는 제1 구동 전류 및 제2 구동 전류의 구체적인 값을 살펴본다.
도 9는 비교예에 따른 표시 장치 및 일 실시예에 따른 표시 장치의 발광 유닛에 인가되는 구동 전류의 일 예를 도시한 표이다.
도 9를 참조하면, 비교예에 따른 표시 장치는 한 화소(PXL)에 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터를 포함할 수 있다. 여기서, 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터는 전술한 도 8의 제1 내지 제3 트랜지스터(T1, T2, T3)에 해당할 수 있다.
비교예에서, 복수의 발광 소자는 병렬로 연결될 수 있다. 병렬로 연결된 복수의 발광 소자(LD)는 도 8에 도시된 바와 같이, 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)을 구성할 수 있다. 단, 비교예에 따른 표시 장치에서 제1 발광 유닛(EMU1)의 제1 전극(EL1) 및 제2 발광 유닛(EMU2)의 제1 전극(EL1)은 모두 제1 트랜지스터(T1)의 제2 전극에 접속될 수 있다. 그러므로, 비교예에서, 제1 발광 유닛(EMU1)에 인가되는 제1 구동 전류(Id1)는 제2 발광 유닛(EMU2)에 인가되는 제2 구동 전류(Id2)와 동일할 수 있다.
예를 들면, 표시 장치를 저계조로 표현하고자 하는 경우, 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)의 값은 각각 20㎁ 일 수 있다. 또한, 표시 장치를 고계조로 표현하고자 하는 경우, 제1 구동 전류(Id1) 및 제2 구동 전류(Id2)의 값은 각각 1uA 일 수 있다.
반면, 일 실시예에 따른 표시 장치는 한 화소(PXL)에 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터를 포함할 수 있다. 여기서, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터는 전술한 도 2의 제1 내지 제4 트랜지스터(T1, T2, T3, T4)에 해당할 수 있다.
일 실시예에서, 복수의 발광 소자는 병렬로 연결될 수 있다. 병렬로 연결된 복수의 발광 소자(LD)는 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)을 구성할 수 있다. 도 8에 도시된 바와 같이, 제1 발광 유닛(EMU1)은 제4 트랜지스터(T4)와 제2 전원선(PL2) 사이에 연결되고, 제2 발광 유닛(EMU2)은 제1 트랜지스터(T1)와 제2 전원선(PL2) 사이에 연결될 수 있다. 이에 따라, 제1 발광 유닛(EMU1)에 인가되는 제1 구동 전류(Id1)는 제2 발광 유닛(EMU2)에 인가되는 제2 구동 전류(Id2)와 다를 수 있다.
예를 들면, 표시 장치를 저계조로 표현하고자 하는 경우, 일 실시예에서, 제1 구동 전류(Id1)는 10㎁ 일 수 있고, 제2 구동 전류(Id2)는 30㎁ 일 수 있다. 또한, 표시 장치를 고계조로 표현하고자 하는 경우, 제1 구동 전류(Id1)는 0.6uA 일 수 있고, 제2 구동 전류(Id2)는 1.4uA 일 수 있다.
따라서, 일 실시예에 따른 표시 장치는 제4 트랜지스터(T4)를 추가하여 제1 발광 유닛(EMU1) 및 제2 발광 유닛(EMU2)에 인가되는 전류를 다르게 제어함으로써, 표시 장치를 저계조로 표현하고자 하는 경우, 제2 발광 유닛(EMU2)에 제1 발광 유닛(EMU1)보다 더 많은 구동 전류를 인가하여, 표시 장치의 색 변이 불량 발생을 개선할 수 있다.
이하에서는 도 10을 참조하여, 일 실시예에 따른 표시 장치의 표시 소자층에 관하여 살펴본다.
도 10은 일 실시예에 따른 표시 장치를 간략히 도시한 단면도이다.
도 10을 참조하면, 일 실시예에 따른 표시 장치는 베이스층(BSL), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다. 여기서, 베이스층(BSL) 및 화소 회로층(PCL)은 전술한 도 5 및 도 6의 구조와 유사한바, 이하에서는 차이점을 중심으로 서술한다.
베이스층(BSL) 위에는 화소 회로층(PCL)이 위치한다.
화소 회로층(PCL)은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제2 전원선(PL2), 및 복수의 절연층(BFL, GI, ILD, PSV)을 포함할 수 있다.
제1 트랜지스터(T1)는 제1 반도체(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)을 포함할 수 있다. 제1 트랜지스터(T1)는 도 2 및 도 8에서 설명한 제1 트랜지스터(T1)와 동일한 구성일 수 있다. 또한, 제1 반도체(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)은 도 4 내지 도 6에서 설명한 제1 반도체(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)과 동일한 구성일 수 있다.
제2 트랜지스터(T2)는 제2 반도체(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 포함할 수 있다. 제2 트랜지스터(T2)는 도 2 및 도 8에서 설명한 제2 트랜지스터(T2)와 동일한 구성일 수 있다. 또한, 제2 반도체(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)은 도 4 내지 도 6에서 설명한 제2 반도체(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)과 동일한 구성일 수 있다.
제2 전원선(PL2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1) 및 제1 드레인 전극(D1)과 제2 트랜지스터(T2)의 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 동일한 층에 위치할 수 있다. 제2 전원선(PL2)은 도 2 및 도 8에서 설명한 제2 전원선(PL2)과 동일한 구성일 수 있다. 반면, 제2 전원선(PL2)은 도 4 내지 도 6에서 설명한 제2 전원선(PL2)과 기능은 동일하나, 다른 층에 위치하는 구성일 수 있다.
화소 회로층(PCL) 위에는 표시 소자층(DPL)이 위치한다.
표시 소자층(DPL)은 뱅크(BNK), 제1 전극(EL1), 제2 전극(EL2), 발광 소자(LD), 제1 접촉 전극(CNE1), 제2 접촉 전극(CNE2), 제1 절연층(INS1), 제2 절연층(INS2), 및 제3 절연층(INS3)을 포함할 수 있다.
뱅크(BNK)는 패시베이션층(PSV) 위에 위치하고, 각 화소 영역을 구분(또는, 구획)하는 구조물일 수 있다. 뱅크(BNK)는 유기 물질로 이루어질 수 있다. 본 발명은 이에 한정되지 않고, 뱅크(BNK)는 무기 물질로 이루어질 수도 있다.
제1 전극(EL1) 및 제2 전극(EL2)은 각각 뱅크(BNK) 위에 위치할 수 있다.
제1 전극(EL1)은 패시베이션층(PSV)의 제1 컨택홀(CH1)을 통해 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 물리적 및/또는 전기적으로 연결될 수 있다.
제2 전극(EL2)은 패시베이션층(PSV)의 제2 컨택홀(CH2)을 통해 제2 전원선(PL2)과 물리적 및/또는 전기적으로 연결될 수 있다.
제1 절연층(INS1)은 제1 전극(EL1) 및 제2 전극(EL2)을 적어도 일부분 덮도록, 제1 전극(EL1) 및 제2 전극(EL2) 위에 위치할 수 있다. 제1 절연층(INS1)은 무기 물질로 이루어질 수 있다.
발광 소자(LD)는 제1 단부(EP1)가 제1 전극(EL1)쪽으로 향하고, 제2 단부(EP2)가 제2 전극(EL2)쪽을 향하도록, 평면상 제1 전극(EL1) 및 제2 전극(EL2) 사이에 위치할 수 있다.
발광 소자(LD)는 질화물계 반도체를 성장시킨 구조로 이루어진 나노 스케일 내지 마이크로 스케일 정도로 작은 초소형의 무기 발광 다이오드일 수 있다.
발광 소자(LD)들 각각은 소정 색의 광, 백색 광, 청색 광 중 어느 하나의 광을 출사할 수 있다. 일 실시예에서, 발광 소자(LD)들은 용액 내에 분사될 수 있는 형태로 마련되어 각각의 화소에 투입될 수 있다.
제2 절연층(INS2)은 발광 소자(LD)의 일부분 위에 위치한다. 제2 절연층(INS2)은 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)를 노출시키고, 발광 소자(LD)가 움직이지 않도록 지지할 수 있다.
제1 접촉 전극(CNE1)은 제1 전극(EL1) 및 발광 소자(LD)의 제1 단부(EP1)와 접촉하도록, 제1 절연층(INS1), 제1 전극(EL1), 및 발광 소자(LD)의 적어도 일부분 위에 위치한다.
제1 접촉 전극(CNE1)은 제1 절연층(INS1)에 의해 노출된 제1 전극(EL1)의 상부면과 직접 접촉하고, 발광 소자(LD)의 제1 단부(EP1)와 직접 접촉함으로써, 제1 전극(EL1)에 전달되는 제1 구동 전압(VDD, 도 2 및 도 8 참조)을 발광 소자(LD)의 제1 단부(EP1)로 전달할 수 있다.
제2 접촉 전극(CNE2)은 제2 전극(EL2) 및 발광 소자(LD)의 제2 단부(EP2)와 접촉하도록, 제1 절연층(INS1), 제2 전극(EL2), 및 발광 소자(LD)의 적어도 일부분 위에 위치한다.
제2 접촉 전극(CNE2)은 제1 절연층(INS1)에 의해 노출된 제2 전극(EL2)의 상부면과 직접 접촉하고, 발광 소자(LD)의 제2 단부(EP2)와 직접 접촉함으로써, 제2 전극(EL2)에 전달되는 제2 구동 전압(VSS, 도 2 및 도 8 참조)을 발광 소자(LD)의 제2 단부(EP2)로 전달할 수 있다.
제3 절연층(INS3)은 제1 접촉 전극(CNE1), 제2 절연층(INS2), 및 제2 접촉 전극(CNE2)을 덮도록, 제1 접촉 전극(CNE1), 제2 절연층(INS2), 및 제2 접촉 전극(CNE2) 위에 위치한다. 제3 절연층(INS3)은 무기 물질로 이루어질 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
100: 표시부 200: 주사 구동부
300: 데이터 구동부 400: 타이밍 제어부
PXL: 화소 SCL: 제1 주사선
SSL: 제2 주사선 DL: 데이터선
SL: 센싱선 VDD: 제1 구동 전압
VSS: 제2 구동 전압 Vint: 초기화 전압
T1: 제1 트랜지스터 T2: 제2 트랜지스터
T3: 제3 트랜지스터 T4: 제4 트랜지스터
OML: 중첩 금속층 Cst1: 제1 스토리지 커패시터
Cst2: 제2 스토리지 커패시터 EMU1: 제1 발광 유닛
EMU2: 제2 발광 유닛 BSL: 베이스층
PCL: 화소 회로층 DPL: 표시 소자층
PL1: 제1 전원선 BFL: 버퍼층
GI: 게이트 절연층 ILD: 층간 절연층
PSV: 패시베이션층
ACT1, ACT2, ACT3, ACT4: 제1, 2, 3, 4 반도체
GAT1, GAT2, GAT3, GAT4: 제1, 2, 3, 4 게이트 전극
CSE1: 제1 스토리지 전극 S4: 제4 소스 전극
D1: 제1 드레인 전극

Claims (20)

  1. 제1 노드에 접속된 게이트 전극, 제1 전원선에 접속된 제1 전극, 및 제2 노드에 접속된 제2 전극을 포함하는 구동 트랜지스터;
    상기 제1 노드에 접속된 게이트 전극, 상기 제2 노드에 접속된 제1 전극, 및 상기 제1 전극과 상이한 제2 전극을 포함하는 제어 트랜지스터;
    상기 제어 트랜지스터의 제2 전극과 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제1 발광 유닛; 및
    상기 제2 노드와 상기 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제2 발광 유닛을 포함하고,
    상기 제어 트랜지스터의 제2 전극은 상기 제1 발광 유닛의 제1 전극에 접속되는 화소.
  2. 제1항에서,
    상기 구동 트랜지스터는 상기 제1 노드의 전압에 대응하여 상기 제어 트랜지스터 및 상기 제2 발광 유닛으로 흐르는 구동 전류를 제어하는 화소.
  3. 제2항에서,
    상기 구동 전류는 제1 구동 전류 및 제2 구동 전류를 포함하고,
    상기 제1 구동 전류는 상기 제어 트랜지스터 및 상기 제1 발광 유닛을 통하도록 흐르며,
    상기 제2 구동 전류는 상기 제2 발광 유닛을 통하도록 흐르는 화소.
  4. 제3항에서,
    상기 제1 구동 전류의 크기 및 상기 제2 구동 전류의 크기는 서로 상이한 화소.
  5. 제3항에서,
    저계조 구동시, 상기 제1 구동 전류의 크기는 상기 제2 구동 전류의 크기보다 작은 화소.
  6. 제1항에서,
    제1 주사 신호가 공급되는 제1 주사선;
    제2 주사 신호가 공급되는 제2 주사선;
    데이터 전압이 공급되는 데이터선;
    센싱 기간에 센싱 전압이 공급되는 센싱선;
    상기 제1 주사선에 접속된 게이트 전극, 상기 데이터선에 접속된 제1 전극, 및 상기 제1 노드에 접속된 제2 전극을 포함하는 스위칭 트랜지스터; 및
    상기 제2 주사선에 접속된 게이트 전극, 상기 센싱선에 접속된 제1 전극, 및 상기 제2 노드에 접속된 제2 전극을 포함하는 센싱 트랜지스터를 더 포함하는 화소.
  7. 제1항에서,
    상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 스토리지 커패시터; 및
    상기 제1 노드와 상기 제1 발광 유닛의 제1 전극 사이에 접속된 제2 스토리지 커패시터를 더 포함하는 화소.
  8. 베이스층;
    상기 베이스층 위에 위치하고, 제1 반도체 및 제2 반도체를 포함하는 반도체층;
    상기 반도체층을 덮는 게이트 절연층;
    상기 게이트 절연층 위에 위치하고, 상기 제1 반도체와 일부분 중첩하는 제1 게이트 전극 및 상기 제2 반도체와 일부분 중첩하는 제2 게이트 전극을 포함하는 게이트 전극층;
    상기 게이트 전극층을 덮는 층간 절연층; 및
    상기 층간 절연층 위에 위치하고, 상기 제1 반도체의 소스 영역과 연결되는 제1 소스 전극, 상기 제1 반도체의 드레인 영역과 연결되는 제1 드레인 전극, 및 상기 제2 반도체의 소스 영역과 연결되는 제2 소스 전극을 포함하는 상부 전극층을 포함하고,
    상기 제1 반도체, 상기 제1 게이트 전극, 상기 제1 소스 전극, 및 상기 제1 드레인 전극은 구동 트랜지스터를 구성하고,
    상기 제2 반도체, 상기 제2 게이트 전극, 상기 제2 소스 전극, 및 상기 제1 소스 전극은 제어 트랜지스터를 구성하는 표시 장치.
  9. 제8항에서,
    상기 제1 소스 전극은 상기 제어 트랜지스터의 드레인 전극으로부터 연장된 표시 장치.
  10. 제9항에서,
    상기 제2 게이트 전극은 상기 제1 게이트 전극으로부터 연장된 표시 장치.
  11. 제9항에서,
    상기 제2 소스 전극은 상기 게이트 절연층 및 상기 층간 절연층의 컨택홀을 통해 상기 제2 반도체의 소스 영역과 전기적으로 연결되고,
    상기 제1 소스 전극은 상기 게이트 절연층 및 상기 층간 절연층의 컨택홀을 통해 상기 제2 반도체의 드레인 영역과 전기적으로 연결되는 표시 장치.
  12. 제8항에서,
    상기 베이스층 위에 위치하는 중첩 금속층; 및
    상기 중첩 금속층을 덮는 버퍼층을 더 포함하고,
    상기 중첩 금속층은 상기 제1 반도체, 상기 제1 게이트 전극, 및 상기 제1 소스 전극과 적어도 일부분 중첩하는 표시 장치.
  13. 제12항에서,
    상기 중첩 금속층은 상기 버퍼층, 상기 게이트 절연층, 및 상기 층간 절연층의 컨택홀을 통해 상기 제1 소스 전극과 전기적으로 연결되는 표시 장치.
  14. 제8항에서,
    상기 제1 소스 전극은 제1 스토리지 전극으로 구현되고,
    상기 제1 스토리지 전극 및 상기 제1 게이트 전극이 중첩하여 제1 스토리지 커패시터를 구성하는 표시 장치.
  15. 제8항에서,
    상기 상부 전극층을 덮는 패시베이션층; 및
    상기 패시베이션층 위에 위치하는 제1 발광 유닛 및 제2 발광 유닛을 더 포함하고,
    상기 제2 소스 전극은 상기 패시베이션층의 컨택홀을 통해 상기 제1 발광 유닛의 제1 전극과 전기적으로 연결되는 표시 장치.
  16. 제15항에서,
    상기 제1 소스 전극은 상기 패시베이션층의 컨택홀을 통해 상기 제2 발광 유닛의 제1 전극과 전기적으로 연결되는 표시 장치.
  17. 제1 노드에 접속된 게이트 전극, 제1 전원선에 접속된 제1 전극, 및 제2 노드에 접속된 제2 전극을 포함하는 구동 트랜지스터;
    상기 제2 노드에 접속된 게이트 전극, 상기 제2 노드에 접속된 제1 전극, 및 상기 제1 전극과 상이한 제2 전극을 포함하는 제어 트랜지스터;
    상기 제어 트랜지스터의 제2 전극과 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제1 발광 유닛; 및
    상기 제2 노드와 상기 제2 전원선 사이에 연결된 적어도 하나의 발광 소자를 포함하는 제2 발광 유닛을 포함하고,
    상기 제어 트랜지스터의 제2 전극은 상기 제1 발광 유닛의 제1 전극에 접속되는 화소.
  18. 제17항에서,
    상기 구동 트랜지스터는 상기 제1 노드의 전압에 대응하여 상기 제어 트랜지스터 및 상기 제2 발광 유닛으로 흐르는 구동 전류를 제어하는 화소.
  19. 제18항에서,
    상기 구동 전류는 제1 구동 전류 및 제2 구동 전류를 포함하고,
    상기 제1 구동 전류는 상기 제어 트랜지스터 및 상기 제1 발광 유닛을 통하도록 흐르며,
    상기 제2 구동 전류는 상기 제2 발광 유닛을 통하도록 흐르는 화소.
  20. 제19항에서,
    저계조 구동시, 상기 제1 구동 전류의 크기는 상기 제2 구동 전류의 크기보다 작은 화소.
KR1020210031689A 2021-03-10 2021-03-10 화소 및 이를 포함하는 표시 장치 KR20220127431A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210031689A KR20220127431A (ko) 2021-03-10 2021-03-10 화소 및 이를 포함하는 표시 장치
US17/519,908 US11823622B2 (en) 2021-03-10 2021-11-05 Pixel and display device including the same
PCT/KR2022/000556 WO2022191406A1 (ko) 2021-03-10 2022-01-12 화소 및 이를 포함하는 표시 장치
CN202280009568.2A CN116830186A (zh) 2021-03-10 2022-01-12 像素和包括像素的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210031689A KR20220127431A (ko) 2021-03-10 2021-03-10 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220127431A true KR20220127431A (ko) 2022-09-20

Family

ID=83194330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210031689A KR20220127431A (ko) 2021-03-10 2021-03-10 화소 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US11823622B2 (ko)
KR (1) KR20220127431A (ko)
CN (1) CN116830186A (ko)
WO (1) WO2022191406A1 (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623939B2 (ja) * 2003-05-16 2011-02-02 株式会社半導体エネルギー研究所 表示装置
KR100699997B1 (ko) 2004-09-21 2007-03-26 삼성에스디아이 주식회사 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치
KR100729077B1 (ko) * 2005-11-14 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치
KR100722117B1 (ko) 2006-02-28 2007-05-25 삼성에스디아이 주식회사 화소 및 유기발광표시장치
KR101368049B1 (ko) 2007-10-29 2014-02-26 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
KR20140140968A (ko) 2013-05-30 2014-12-10 삼성디스플레이 주식회사 화소, 화소의 구동 방법, 및 화소를 포함하는 표시 장치
KR102072678B1 (ko) * 2013-07-09 2020-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6285158B2 (ja) 2013-11-26 2018-02-28 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102052317B1 (ko) * 2013-11-26 2019-12-05 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동 방법
CN104361862A (zh) * 2014-11-28 2015-02-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板、显示装置
CN105528997B (zh) * 2016-02-04 2018-09-21 上海天马有机发光显示技术有限公司 一种像素电路、驱动方法以及显示面板
CN108877664A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR102455584B1 (ko) 2018-08-17 2022-10-17 엘지디스플레이 주식회사 Oled 표시패널과 이를 이용한 oled 표시 장치
KR20200088954A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
KR20200105598A (ko) 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2022191406A1 (ko) 2022-09-15
US20220293052A1 (en) 2022-09-15
CN116830186A (zh) 2023-09-29
US11823622B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
KR102611958B1 (ko) 표시 장치
KR102594020B1 (ko) 표시 장치
KR102478513B1 (ko) 유기 발광 표시 장치
KR102605283B1 (ko) 표시 장치
KR102559544B1 (ko) 표시 장치
KR102389346B1 (ko) 표시 장치
KR102615687B1 (ko) 표시 장치
KR102554862B1 (ko) 표시 장치
US10872945B2 (en) Display device including an emission layer
KR20180061568A (ko) 표시 장치
KR102541255B1 (ko) 표시 장치
TWI751053B (zh) 顯示面板
KR102659044B1 (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
US11798955B2 (en) Display device
KR102465352B1 (ko) 표시 장치
US10374026B2 (en) Display device
KR20200075972A (ko) 표시 장치
KR20210086039A (ko) 표시장치와 그 구동 방법
KR102417777B1 (ko) 유기발광표시장치 및 그의 제조방법
US20140152636A1 (en) Oled display device
WO2019064523A1 (ja) 表示装置および画素回路
KR102423866B1 (ko) 표시장치
KR102338038B1 (ko) 유기발광 표시장치 및 그 구동방법
KR20220127431A (ko) 화소 및 이를 포함하는 표시 장치
JP7362742B2 (ja) 表示装置