RU2630391C1 - Логический вычислитель - Google Patents
Логический вычислитель Download PDFInfo
- Publication number
- RU2630391C1 RU2630391C1 RU2016108167A RU2016108167A RU2630391C1 RU 2630391 C1 RU2630391 C1 RU 2630391C1 RU 2016108167 A RU2016108167 A RU 2016108167A RU 2016108167 A RU2016108167 A RU 2016108167A RU 2630391 C1 RU2630391 C1 RU 2630391C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- elements
- connected respectively
- parallel set
- combined
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в обеспечении однородности состава и упрощении реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов. Логический вычислитель содержит двадцать мажоритарных элементов (11, …, 120), за счет которых обеспечиваются однородность состава и реализация целевых функций без использования настроечных сигналов. 1 ил., 1 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические вычислители (см., например, фиг. 2 в описании изобретения к патенту РФ 2491613, кл. G06F 7/38, 2013 г.), которые реализуют параллельный набор двух простых симметричных булевых функций, зависящих от параллельного набора двух аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических вычислителей, относятся, в частности, ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический вычислитель (патент РФ 2260837, кл. G06F 7/38, 2005 г.), который имеет шесть информационных входов, шесть выходов и реализует параллельный набор шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся неоднородность состава и сложность реализации целевых функций, обусловленные соответственно тем, что прототип состоит из элементов пяти типов (регистра, элементов ИЛИ, элементов И, замыкающих и размыкающих ключей) и целевые функции воспроизводятся с помощью настроечных сигналов.
Техническим результатом изобретения является обеспечение однородности состава и упрощение реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом вычислителе, содержащем шесть информационных входов, шесть выходов, особенность заключается в том, что в него введены двадцать мажоритарных элементов, выходы j-го и r-го мажоритарных элементов соединены соответственно с объединенными вторым входом (j+[j/3]+2)-го, первым входом (j+[j/3]+3)-го мажоритарных элементов и объединенными вторым входом (r+[r/10]+4)-го, первым входом (r+[r/10]+5)-го мажоритарных элементов, первый вход q-го (q∈{1,3,6,10,15}) и второй вход g-го (g∈{2,5,9,14,20}) мажоритарных элементов подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы j-го, n-го и двадцатого мажоритарных элементов соединены соответственно с ([j/3]+2)-ым, ([n/5]+3)-им и шестым информационными входами логического вычислителя, i-й выход и первый информационный вход которого подключены соответственно к выходу (i+14)-го мажоритарного элемента и объединенным второму входу первого, первому входу второго мажоритарных элементов, при этом [] есть оператор выделения целой части.
На чертеже представлена схема предлагаемого логического вычислителя. Логический вычислитель содержит мажоритарные элементы l1, …, l20, причем выходы элементов 1j и 1r соединены соответственно с объединенными вторым входом элемента 1j+[j/3]+2, первым входом элемента 1j+[j/3]+3 и объединенными вторым входом элемента 1r+[r/10]+4, первым входом элемента lr+[r/10]+5, первый вход элемента 1q (q∈{1,3,6,10,15}) и второй вход элемента lg (g∈{2,5,9,14,20}) подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы элементов 1j, 1n и l20 соединены соответственно с ([j/3]+2)-ым, ([j/5]+3)-им и шестым информационными входами логического вычислителя, i-й выход и первый информационный вход которого подключены соответственно к выходу элемента 1i+14 и объединенным второму входу элемента 11, первому входу элемента 12, при этом [] есть оператор выделения целой части.
Работа предлагаемого логического вычислителя осуществляется следующим образом. На его первый, …, шестой информационные входы подаются соответственно двоичные сигналы x1, …, x6∈{0,1}. На выходе мажоритарного элемента 1m имеем am1#am2#am3=am1am2∨am1am3∨am2am3, где am1, am2, am3 и #, ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Тогда сигналы (см. чертеж) будут определяться выражениями
В представленной ниже таблице приведены значения сигналов на выходах предлагаемого вычислителя при всех возможных наборах значений сигналов , x5, x6.
Таким образом, на i-ом выходе предлагаемого вычислителя получим где xk1, …, xki∈{x1, …, x6}(1≤k1< … <ki≤6); есть количество неповторяющихся конъюнкций xk1…xki, определяемое как число сочетаний из 6 по i. Следовательно, zi=τi, где τi есть i-я простая симметричная булева функция шести аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический вычислитель имеет однородный состав и без использования настроечных сигналов реализует параллельный набор шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.
Claims (1)
- Логический вычислитель, предназначенный для реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов, содержащий шесть информационных входов, шесть выходов и отличающийся тем, что в него введены двадцать мажоритарных элементов, причем выходы j-го и r-го мажоритарных элементов соединены соответственно с объединенными вторым входом (j+[j/3]+2)-го, первым входом (j+[j/3]+3)-го мажоритарных элементов и объединенными вторым входом (r+[r/10]+4)-го, первым входом (r+[r/10]+5)-го мажоритарных элементов, первый вход q-го (q∈{1,3,6,10,15}) и второй вход g-го (g∈{2,5,9,14,20}) мажоритарных элементов подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы j-го, n-го и двадцатого мажоритарных элементов соединены соответственно с ([j/3]+2)-ым, ([n/5]+3)-им и шестым информационными входами логического вычислителя, i-й выход и первый информационный вход которого подключены соответственно к выходу (i+14)-го мажоритарного элемента и объединенным второму входу первого, первому входу второго мажоритарных элементов, при этом [] есть оператор выделения целой части.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016108167A RU2630391C1 (ru) | 2016-03-09 | 2016-03-09 | Логический вычислитель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016108167A RU2630391C1 (ru) | 2016-03-09 | 2016-03-09 | Логический вычислитель |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2630391C1 true RU2630391C1 (ru) | 2017-09-07 |
Family
ID=59797451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016108167A RU2630391C1 (ru) | 2016-03-09 | 2016-03-09 | Логический вычислитель |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2630391C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2676888C1 (ru) * | 2017-11-22 | 2019-01-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический модуль |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1430951A1 (ru) * | 1987-03-31 | 1988-10-15 | Предприятие П/Я В-2203 | Многофункциональный логический модуль |
WO1991010185A1 (en) * | 1990-01-03 | 1991-07-11 | Cellware Kft. | Basic building block for massively parallel computers |
RU2047894C1 (ru) * | 1992-03-11 | 1995-11-10 | Валерий Павлович Супрун | Устройство для вычисления симметрических булевых функций |
RU2260837C1 (ru) * | 2004-04-09 | 2005-09-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический вычислитель |
-
2016
- 2016-03-09 RU RU2016108167A patent/RU2630391C1/ru not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1430951A1 (ru) * | 1987-03-31 | 1988-10-15 | Предприятие П/Я В-2203 | Многофункциональный логический модуль |
WO1991010185A1 (en) * | 1990-01-03 | 1991-07-11 | Cellware Kft. | Basic building block for massively parallel computers |
RU2047894C1 (ru) * | 1992-03-11 | 1995-11-10 | Валерий Павлович Супрун | Устройство для вычисления симметрических булевых функций |
RU2260837C1 (ru) * | 2004-04-09 | 2005-09-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический вычислитель |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2676888C1 (ru) * | 2017-11-22 | 2019-01-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2517720C1 (ru) | Логический преобразователь | |
RU2393527C2 (ru) | Логический преобразователь | |
RU2647639C1 (ru) | Логический преобразователь | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2472209C1 (ru) | Логический модуль | |
RU2443009C1 (ru) | Логический преобразователь | |
RU2542895C1 (ru) | Логический преобразователь | |
RU2417404C1 (ru) | Логический преобразователь | |
RU2580799C1 (ru) | Логический преобразователь | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2630391C1 (ru) | Логический вычислитель | |
RU2641454C2 (ru) | Логический преобразователь | |
RU2649296C1 (ru) | Компаратор двоичных чисел | |
RU2701464C1 (ru) | Логический преобразователь | |
RU2703675C1 (ru) | Логический преобразователь | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2621376C1 (ru) | Логический модуль | |
RU2634229C1 (ru) | Логический преобразователь | |
RU2629452C1 (ru) | Логический преобразователь | |
RU2700556C1 (ru) | Логический преобразователь | |
RU2700557C1 (ru) | Логический преобразователь | |
RU2718209C1 (ru) | Логический модуль | |
RU2549158C1 (ru) | Логический преобразователь | |
RU2710871C1 (ru) | Логический преобразователь | |
RU2676888C1 (ru) | Логический модуль |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180310 |