RU2595958C1 - Логический вычислитель - Google Patents
Логический вычислитель Download PDFInfo
- Publication number
- RU2595958C1 RU2595958C1 RU2015109035/08A RU2015109035A RU2595958C1 RU 2595958 C1 RU2595958 C1 RU 2595958C1 RU 2015109035/08 A RU2015109035/08 A RU 2015109035/08A RU 2015109035 A RU2015109035 A RU 2015109035A RU 2595958 C1 RU2595958 C1 RU 2595958C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- computing machine
- majority
- logical computing
- Prior art date
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом является упрощение устройства. Логический вычислитель предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический вычислитель содержит n-разрядный регистр (1) и n мажоритарных элементов (21, …, 2n). За счет мажоритарных элементов повышена однородность состава. В результате достигнуто упрощение устройства. 2 ил., 1 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические вычислители (см., например, патент РФ 2276399, кл. G06F 7/00, 2006 г.), которые реализуют параллельный набор n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических вычислителей, относится неоднородность состава, обусловленная тем, что, в частности, упомянутый аналог состоит из элементов И, элементов ИЛИ и D-триггеров.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический вычислитель (патент РФ 2294558, кл. G06F 7/57, 2007 г.), который содержит n-разрядный регистр и реализует параллельный набор n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится неоднородность состава, обусловленная тем, что прототип состоит из элементов И, элементов ИЛИ и регистра.
Техническим результатом изобретения является упрощение устройства за счет повышения однородности состава при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом вычислителе, содержащем n-разрядный регистр, i-й вход и вход сброса, вход записи которого соединены соответственно с i-м выходом и первым, вторым управляющими входами логического вычислителя, особенность заключается в том, что в него введены n мажоритарных элементов, причем второй, третий входы и выход i-го мажоритарного элемента соединены соответственно с i-м выходом n-разрядного регистра, информационным входом и i-м выходом логического вычислителя, второй вход предыдущего мажоритарного элемента подключен к первому входу последующего мажоритарного элемента, а первый вход первого мажоритарного элемента соединен с шиной единичного потенциала.
На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого логического вычислителя и временные диаграммы, поясняющие принцип его работы.
Логический вычислитель содержит n-разрядный регистр 1 и мажоритарные элементы 21, …, 2n, причем i-й вход и вход сброса, вход записи регистра 1 соединены соответственно с i-м выходом и первым, вторым управляющими входами логического вычислителя, второй, третий входы и выход элемента 2i соединены соответственно с i-м выходом регистра 1, информационным входом и i-м выходом логического вычислителя, второй вход элемента 2k подключен к первому входу элемента 2k+1, а первый вход элемента 21 соединен с шиной единичного потенциала.
Работа предлагаемого логического вычислителя осуществляется следующим образом. На его первый, второй управляющие входы подаются соответственно импульсные сигналы (фиг. 2), причем период Т сигнала y2 должен удовлетворять условию Т>Δt, где Δt=ΔtР+ΔtЭ, а ΔtР и ΔtЭ есть длительности задержек, вносимых регистром 1 и мажоритарным элементом. Синхронно с передним фронтом импульса сигнала y1 и передними фронтами первого, …, (n-1)-го импульсов сигнала y2 на информационный вход логического вычислителя последовательно подаются двоичные сигналы х1 и х2, …, xn соответственно (фиг. 2). Тогда сигнал на выходе элемента 2i будет определяться рекуррентным выражением
где есть номер момента времени tj (фиг. 2); Wi0=0; W0(j-1)=1. В представленной ниже таблице приведены значения выражения (1) при n=4.
Таким образом, на первом, втором, …, n-м выходах предлагаемого логического вычислителя при j=n соответственно имеем
где τ1, …, τn есть простые симметричные булевы функции (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. - М.: Энергия, 1974). Отметим, что обнуление выходных сигналов регистра 1 и загрузка в него данных происходят соответственно по низкому уровню сигнала на входе сброса и по положительному перепаду (из «0» в «1») сигнала на входе записи, поэтому указанный регистр может быть аппаратно выполнен с помощью, например, микросхемы КР1533ИР38.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический вычислитель реализует параллельный набор n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов, и имеет более однородный по сравнению с прототипом состав.
Claims (1)
- Логический вычислитель, предназначенный для реализации параллельного набора n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов, содержащий n-разрядный регистр, i-й
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015109035/08A RU2595958C1 (ru) | 2015-03-13 | 2015-03-13 | Логический вычислитель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015109035/08A RU2595958C1 (ru) | 2015-03-13 | 2015-03-13 | Логический вычислитель |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2595958C1 true RU2595958C1 (ru) | 2016-08-27 |
Family
ID=56891986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2015109035/08A RU2595958C1 (ru) | 2015-03-13 | 2015-03-13 | Логический вычислитель |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2595958C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2718209C1 (ru) * | 2019-03-14 | 2020-03-31 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический модуль |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2294558C1 (ru) * | 2005-11-03 | 2007-02-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический вычислитель |
RU2353967C1 (ru) * | 2007-10-26 | 2009-04-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический вычислитель |
RU2505849C2 (ru) * | 2010-12-03 | 2014-01-27 | Российская Федерация в лице Министерства промышленности и торговли РФ | Генератор сигналов, изменяющихся по булевым функциям |
-
2015
- 2015-03-13 RU RU2015109035/08A patent/RU2595958C1/ru not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2294558C1 (ru) * | 2005-11-03 | 2007-02-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический вычислитель |
RU2353967C1 (ru) * | 2007-10-26 | 2009-04-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический вычислитель |
RU2505849C2 (ru) * | 2010-12-03 | 2014-01-27 | Российская Федерация в лице Министерства промышленности и торговли РФ | Генератор сигналов, изменяющихся по булевым функциям |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2718209C1 (ru) * | 2019-03-14 | 2020-03-31 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2647639C1 (ru) | Логический преобразователь | |
RU2595960C1 (ru) | Импульсный селектор | |
RU2559708C1 (ru) | Логический преобразователь | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2542895C1 (ru) | Логический преобразователь | |
RU2595958C1 (ru) | Логический вычислитель | |
RU2580799C1 (ru) | Логический преобразователь | |
RU2649296C1 (ru) | Компаратор двоичных чисел | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2641454C2 (ru) | Логический преобразователь | |
RU2701464C1 (ru) | Логический преобразователь | |
RU2641446C2 (ru) | Логический вычислитель | |
RU2439687C1 (ru) | Устройство для решения задачи о назначениях | |
RU2549151C1 (ru) | Логический преобразователь | |
RU2580798C1 (ru) | Логический преобразователь | |
RU2626345C1 (ru) | Логический вычислитель | |
RU2621376C1 (ru) | Логический модуль | |
RU2504826C1 (ru) | Логический вычислитель | |
RU2479119C1 (ru) | Импульсный селектор | |
RU2549158C1 (ru) | Логический преобразователь | |
RU2300138C1 (ru) | Логический вычислитель | |
RU2676886C1 (ru) | Ранговый фильтр | |
RU2700557C1 (ru) | Логический преобразователь | |
RU2353967C1 (ru) | Логический вычислитель | |
RU2294558C1 (ru) | Логический вычислитель |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20170314 |