RU2439778C1 - Differential operational amplifier with paraphase output - Google Patents

Differential operational amplifier with paraphase output Download PDF

Info

Publication number
RU2439778C1
RU2439778C1 RU2010145649/08A RU2010145649A RU2439778C1 RU 2439778 C1 RU2439778 C1 RU 2439778C1 RU 2010145649/08 A RU2010145649/08 A RU 2010145649/08A RU 2010145649 A RU2010145649 A RU 2010145649A RU 2439778 C1 RU2439778 C1 RU 2439778C1
Authority
RU
Russia
Prior art keywords
output
bus
current
input
additional
Prior art date
Application number
RU2010145649/08A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Сергей Сергеевич Белич (RU)
Сергей Сергеевич Белич
Петр Сергеевич Будяков (RU)
Петр Сергеевич Будяков
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") filed Critical Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority to RU2010145649/08A priority Critical patent/RU2439778C1/en
Application granted granted Critical
Publication of RU2439778C1 publication Critical patent/RU2439778C1/en

Links

Images

Abstract

FIELD: radio engineering.
SUBSTANCE: differential operational amplifier with a paraphrase output comprises an input differential cascade, the first and second output transistors, from the first to the third current-stabilising dipoles, the first and second dipoles of a collector load, from the first to the fourth additional transistors, the first and second feedback resistors.
EFFECT: development of conditions, at which the output static cophased voltage of the differential amplifier will have high stability and zero value.
2 cl, 8 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, решающих усилителях (ОУ), компараторах, мостовых усилителях мощности и т.п.).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, decision amplifiers (op amps), comparators, bridge power amplifiers, etc.).

Известны схемы классических двухкаскадных дифференциальных операционных усилителей (ДУ) с парафазным выходом, которые стали основой многих серийных аналоговых микросхем [1-12].Known circuits of classic two-stage differential operational amplifiers (DU) with paraphase output, which became the basis of many serial analog circuits [1-12].

Кроме того, ДУ данного класса активно применяются в структуре СВЧ-устройств, реализованных на базе новейших SiGe-технологий. Это связано с возможностью построения на их основе активных RC-фильтров гигагерцового диапазона для современных и перспективных систем связи, мостовых усилителей мощности.In addition, the remote controls of this class are actively used in the structure of microwave devices implemented on the basis of the latest SiGe technologies. This is due to the possibility of building on their basis active GHz-frequency RC filters for modern and promising communication systems, bridge power amplifiers.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патентной заявке US 2006/0038616 fig.1, содержащий входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, а также первым 4 и вторым 5 входами, являющимися входами устройства, шину первого 6 источника питания, связанную с общей эмиттерной цепью входного дифференциального каскада 1, первый 7 выходной транзистор, база которого соединена с первым 2 токовым выходом входного дифференциального каскада 1, коллектор подключен к шине второго 8 источника питания, а эмиттер связан с первым 9 вспомогательным выходом устройства и через первый 10 токостабилизирующий двухполюсник соединен с шиной первого 6 источника питания, второй 11 выходной транзистор, база которого соединена со вторым 3 токовым выходом входного дифференциального каскада 1, коллектор подключен к шине второго 8 источника питания, а эмиттер связан со вторым 12 вспомогательным выходом устройства и через второй 13 токостабилизирующий двухполюсник соединен с шиной первого 6 источника питания, первый 14 двухполюсник коллекторной нагрузки, включенный между первым 2 токовым выходом входного дифференциального каскада 1 и шиной второго 8 источника питания, второй 15 двухполюсник коллекторной нагрузки, включенный между вторым 3 токовым выходом входного дифференциального каскада 1 и шиной второго 8 источника питания.The closest prototype (figure 1) of the claimed device is a differential amplifier described in patent application US 2006/0038616 fig.1, containing an input differential stage 1 with the first 2 and second 3 current outputs, as well as the first 4 and second 5 inputs, which are inputs device, the bus of the first 6 power supply connected to the common emitter circuit of the input differential stage 1, the first 7 output transistor, the base of which is connected to the first 2 current output of the input differential stage 1, the collector is connected to the bus of the second 8 the power source, and the emitter is connected to the first 9 auxiliary output of the device and through the first 10 the current-stabilizing two-terminal is connected to the bus of the first 6 power supply, the second 11 output transistor, the base of which is connected to the second 3 current output of the input differential stage 1, the collector is connected to the bus of the second 8 power supply, and the emitter is connected to the second 12 auxiliary output of the device and through the second 13 current-stabilizing two-terminal connected to the bus of the first 6 power source, the first 14 two-terminal collector ornoy load 2 connected between the first current output of the input differential stage 1 and the bus of the second power source 8, the second two-pole collector load 15 connected between the second current output 3 of the differential input stage 1 and the second bus 8 power source.

Основная задача предлагаемого изобретения состоит в создании условий, при которых выходное статическое синфазное напряжение ДУ будет иметь высокую стабильность и нулевое значение.The main objective of the invention is to create conditions under which the output static common-mode voltage of the remote control will have high stability and zero value.

Поставленная задача решается тем, что в дифференциальном операционном усилителе с парафазным выходом фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, а также первым 4 и вторым 5 входами, являющимися входами устройства, шину первого 6 источника питания, связанную с общей эмиттерной цепью входного дифференциального каскада 1, первый 7 выходной транзистор, база которого соединена с первым 2 токовым выходом входного дифференциального каскада 1, коллектор подключен к шине второго 8 источника питания, а эмиттер связан с первым 9 вспомогательным выходом устройства и через первый 10 токостабилизирующий двухполюсник соединен с шиной первого 6 источника питания, второй 11 выходной транзистор, база которого соединена со вторым 3 токовым выходом входного дифференциального каскада 1, коллектор подключен к шине второго 8 источника питания, а эмиттер связан со вторым 12 вспомогательным выходом устройства и через второй 13 токостабилизирующий двухполюсник соединен с шиной первого 6 источника питания, первый 14 двухполюсник коллекторной нагрузки, включенный между первым 2 токовым выходом входного дифференциального каскада 1 и шиной второго 8 источника питания, второй 15 двухполюсник коллекторной нагрузки, включенный между вторым 3 токовым выходом входного дифференциального каскада 1 и шиной второго 8 источника питания, предусмотрены новые элементы и связи - в схему введены первый 16, второй 17, третий 18 и четвертый 19 дополнительные транзисторы, эмиттеры которых связаны друг с другом и через третий 20 токостабилизирующий двухполюсник связаны с шиной первого 6 источника питания, коллекторы первого 16 и второго 17 дополнительных транзисторов объединены и подключены к шине второго 8 источника питания, база первого 16 дополнительного транзистора связана с первым 4 входом входного дифференциального каскада, являющимся входом устройства, база второго 17 дополнительного транзистора связана со вторым 5 входом входного дифференциального каскада, являющимся входом устройства, коллектор третьего 18 дополнительного транзистора подключен к базе второго 7 выходного транзистора, коллектор четвертого 19 дополнительного транзистора соединен с базой второго 11 выходного транзистора, причем первый 9 вспомогательный выход устройства соединен с базами третьего 18 и четвертого 19 дополнительных транзисторов через первый 21 резистор обратной связи, а второй 12 вспомогательный выход устройства соединен с базами третьего 18 и четвертого 19 дополнительных транзисторов через второй 22 резистор обратной связи.The problem is solved in that in a differential operational amplifier with a paraphase output of FIG. 1, comprising an input differential stage 1 with a first 2 and a second 3 current outputs, as well as a first 4 and a second 5 inputs, which are device inputs, a bus of the first 6 power supply, connected to the common emitter circuit of the input differential stage 1, the first 7 output transistor, the base of which is connected to the first 2 current output of the input differential stage 1, the collector is connected to the bus of the second 8 power source, and em the tter is connected to the first 9 auxiliary output of the device and through the first 10 the current-stabilizing two-terminal is connected to the bus of the first 6 power supply, the second 11 output transistor, the base of which is connected to the second 3 current output of the input differential stage 1, the collector is connected to the bus of the second 8 power supply, and the emitter is connected to the second 12 auxiliary output of the device and through the second 13 current-stabilizing two-terminal connected to the bus of the first 6 power supply, the first 14 two-terminal collector load, including between the first 2 current output of the input differential stage 1 and the bus of the second 8 power supply, the second 15 two-terminal collector load connected between the second 3 current output of the input differential stage 1 and the bus of the second 8 power supply, new elements and communications are provided - the first 16, second 17, third 18 and fourth 19 additional transistors, the emitters of which are connected to each other and through the third 20 current-stabilizing two-terminal connected to the bus of the first 6 power supply, collectors of the first 16th and second 17 additional transistors are combined and connected to the bus of the second 8 power supply, the base of the first 16 additional transistor is connected to the first 4 input of the input differential stage, which is the input of the device, the base of the second 17 additional transistor is connected to the second 5 input of the differential input stage, which is the input of the device, the collector of the third 18 additional transistor is connected to the base of the second 7 output transistor, the collector of the fourth 19 additional transistor is connected to the second 11 output transistor, and the first 9 auxiliary output of the device is connected to the bases of the third 18 and fourth 19 additional transistors through the first 21 feedback resistor, and the second 12 auxiliary output of the device is connected to the bases of the third 18 and fourth 19 additional transistors through the second 22 communication.

На фиг.1 показана схема ДУ-прототипа.In Fig.1 shows a diagram of the remote control prototype.

На фиг.2 показана схема заявляемого устройства в соответствии с п.1 формулы изобретения.Figure 2 shows a diagram of the inventive device in accordance with claim 1 of the claims.

На фиг.3 показана схема заявляемого устройства в соответствии с п.2 формулы изобретения.Figure 3 shows a diagram of the inventive device in accordance with claim 2 of the claims.

На фиг.4 представлена схема фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».Figure 4 presents the scheme of figure 3 in the environment of computer simulation PSpice on models of integrated transistors of FSUE NPP Pulsar.

На фиг.5 показана частотная зависимость коэффициента усиления по напряжению ОУ фиг.4, а на фиг.6 - временные зависимости напряжений на выходах ОУ фиг.4 при входном напряжении 20 мВ.Figure 5 shows the frequency dependence of the voltage gain of the op-amp of Fig. 4, and Fig. 6 shows the time dependences of the voltages at the outputs of the op-amp of Fig. 4 at an input voltage of 20 mV.

На фиг.7 приведена схема драйвера дифференциальной линии связи на основе ДУ фиг.3 с элементами общей отрицательной обратной связи резисторами (R5, R8, R6, R7).In Fig.7 shows a diagram of a driver of a differential communication line based on the remote control of Fig.3 with elements of the common negative feedback resistors (R5, R8, R6, R7).

График фиг.8 показывает частотную зависимость коэффициента усиления по напряжению драйвера дифференциальной линии связи фиг.7.The graph of FIG. 8 shows the frequency dependence of the voltage gain of the differential link driver of FIG. 7.

Дифференциальный операционный усилитель с парафазным выходом фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, а также первым 4 и вторым 5 входами, являющимися входами устройства, шину первого 6 источника питания, связанную с общей эмиттерной цепью входного дифференциального каскада 1, первый 7 выходной транзистор, база которого соединена с первым 2 токовым выходом входного дифференциального каскада 1, коллектор подключен к шине второго 8 источника питания, а эмиттер связан с первым 9 вспомогательным выходом устройства и через первый 10 токостабилизирующий двухполюсник соединен с шиной первого 6 источника питания, второй 11 выходной транзистор, база которого соединена со вторым 3 токовым выходом входного дифференциального каскада 1, коллектор подключен к шине второго 8 источника питания, а эмиттер связан со вторым 12 вспомогательным выходом устройства и через второй 13 токостабилизирующий двухполюсник соединен с шиной первого 6 источника питания, первый 14 двухполюсник коллекторной нагрузки, включенный между первым 2 токовым выходом входного дифференциального каскада 1 и шиной второго 8 источника питания, второй 15 двухполюсник коллекторной нагрузки, включенный между вторым 3 токовым выходом входного дифференциального каскада 1 и шиной второго 8 источника питания. В схему введены первый 16, второй 17, третий 18 и четвертый 19 дополнительные транзисторы, эмиттеры которых связаны друг с другом и через третий 20 токостабилизирующий двухполюсник связаны с шиной первого 6 источника питания, коллекторы первого 16 и второго 17 дополнительных транзисторов объединены и подключены к шине второго 8 источника питания, база первого 16 дополнительного транзистора связана с первым 4 входом входного дифференциального каскада, являющимся входом устройства, база второго 17 дополнительного транзистора связана со вторым 5 входом входного дифференциального каскада, являющимся входом устройства, коллектор третьего 18 дополнительного транзистора подключен к базе второго 7 выходного транзистора, коллектор четвертого 19 дополнительного транзистора соединен с базой второго 11 выходного транзистора, причем первый 9 вспомогательный выход устройства соединен с базами третьего 18 и четвертого 19 дополнительных транзисторов через первый 21 резистор обратной связи, а второй 12 вспомогательный выход устройства соединен с базами третьего 18 и четвертого 19 дополнительных транзисторов через второй 22 резистор обратной связи.The differential operational amplifier with a paraphase output of Fig. 2 contains an input differential stage 1 with the first 2 and second 3 current outputs, as well as the first 4 and second 5 inputs, which are device inputs, the bus of the first 6 power supply connected to the common emitter circuit of the input differential stage 1, the first 7 output transistor, the base of which is connected to the first 2 current output of the input differential stage 1, the collector is connected to the bus of the second 8 power source, and the emitter is connected to the first 9 auxiliary output through the first 10 current-stabilizing two-terminal devices connected to the bus of the first 6 power supply, the second 11 output transistor, the base of which is connected to the second 3 current output of the input differential stage 1, the collector is connected to the bus of the second 8 power supply, and the emitter is connected to the second 12 auxiliary the output of the device and through the second 13 current-stabilizing bipolar connected to the bus of the first 6 power source, the first 14 bipolar collector load connected between the first 2 current output of the input about the differential stage 1 and the bus of the second 8 power supply, the second 15 two-terminal collector load, connected between the second 3 current output of the input differential stage 1 and the bus of the second 8 power supply. The first 16, second 17, third 18 and fourth 19 additional transistors are introduced into the circuit, the emitters of which are connected to each other and connected through the third 20 current-stabilizing two-terminal to the bus of the first 6 power supply, the collectors of the first 16 and second 17 additional transistors are combined and connected to the bus second 8 power supply, the base of the first 16 additional transistor is connected to the first 4 input of the input differential stage, which is the input of the device, the base of the second 17 additional transistor is connected to the second 5 input the house of the input differential stage, which is the input of the device, the collector of the third 18 additional transistor is connected to the base of the second 7 output transistor, the collector of the fourth 19 additional transistor is connected to the base of the second 11 output transistor, and the first 9 auxiliary output of the device is connected to the bases of the third 18 and fourth 19 additional transistors through the first 21 feedback resistor, and the second 12 auxiliary output of the device is connected to the bases of the third 18 and fourth 19 additional tra ican 22 through the second feedback resistor.

В качестве первого 10, второго 13 и третьего 20 токостабилизирующих двухполюсников авторы рекомендуют использовать классические источники опорного тока на транзисторах или сравнительно высокоомные резисторы.As the first 10, second 13 and third 20 current-stabilizing two-terminal networks, the authors recommend using classical sources of reference current on transistors or relatively high-resistance resistors.

Первый 14 и второй 15 двухполюсники коллекторной нагрузки реализуются на основе сравнительно высокоомных резисторов либо в виде источников опорного тока на p-n-p транзисторах, если их применение допускается.The first 14 and second 15 two-pole collector loads are implemented on the basis of relatively high-resistance resistors or in the form of reference current sources on p-n-p transistors, if their use is allowed.

На фиг.2 входной дифференциальный каскад 1 реализован на транзисторах 23, 24 и классическом источнике опорного тока 25.In Fig.2, the input differential stage 1 is implemented on transistors 23, 24 and the classical source of the reference current 25.

На фиг.3, в соответствии с п.2 формулы изобретения, первый 9 вспомогательный выход устройства связан с базами третьего 18 и четвертого 19 дополнительных транзисторов через последовательно соединенные первый 26 дополнительный буферный усилитель и первый 21 резистор обратной связи, а второй 12 вспомогательный выход устройства связан с базой третьего 18 и четвертого 19 дополнительных транзисторов через последовательно соединенные второй 27 дополнительный буферный усилитель и второй 22 резистор обратной связи.In Fig. 3, in accordance with claim 2, the first 9 auxiliary output of the device is connected to the bases of the third 18 and fourth 19 additional transistors through the first 26 additional buffer amplifier and the first 21 feedback resistor connected in series, and the second 12 auxiliary output of the device connected to the base of the third 18 and fourth 19 additional transistors through a second 27 additional buffer amplifier and a second 22 feedback resistor connected in series.

Рассмотрим работу ДУ фиг.2.Consider the operation of the remote control of figure 2.

Статический режим по току транзисторов предлагаемого ДУ устанавливается двухполюсниками 14, 15, 20, 25, 10 и 13:The static current mode of the transistors of the proposed remote control is set by two-terminal 14, 15, 20, 25, 10 and 13:

Figure 00000001
Figure 00000001

где Iкi - коллекторный ток i-го транзистора.where I ki is the collector current of the i-th transistor.

В соответствии со вторым законом Кирхгофа статические напряжения на вспомогательных выходах 9 и 12:In accordance with the second law of Kirchhoff, the static voltage at the auxiliary outputs 9 and 12:

Figure 00000002
Figure 00000002

где Uэб.17=Uэб.16=Uэб.19=Uэб.18 - напряжения «эмиттер-база» транзисторов 17, 16, 19 и 18;where U eb . 17 = U eb . 16 = U eb . 19 = U eb. 18 - emitter-base voltage of transistors 17, 16, 19 and 18;

Iб.18=Iб.19 - токи базы дополнительных транзисторов 18 и 19.I b . 18 = I b. 19 - base currents of additional transistors 18 and 19.

Если выбрать R21=R22, ТО:If you choose R 21 = R 22 , THEN:

Figure 00000003
Figure 00000003

С учетом типовых численных значений Iб.18=Iб.19 и R21=R22 практических схем ДУ из уравнения (3) можно сделать вывод о том, что в заявляемом ДУ статические выходные напряжения U9=U12 близки к единицам милливольт.Given the typical numerical values of I b . 18 = I b. 19 and R 21 = R 22 of the practical control circuits from equation (3), we can conclude that in the claimed control circuit, the static output voltages U 9 = U 12 are close to millivolts .

Графики фиг.6 показывают, что в схемах ДУ фиг.2 диапазон изменения uвых при низковольтном питании (±2 В) лежит в пределах ±1 В. При этом коэффициент усиления по напряжению ДУ при использовании резисторов в качестве двухполюсников коллекторной нагрузки 14 и 15 более 40 дБ (фиг.5).The graphs of Fig. 6 show that in the remote control circuits of Fig. 2, the range of variation of u output at low-voltage power supply (± 2 V) is within ± 1 V. Moreover, the voltage gain of the remote control when using resistors as two-terminal collector loads 14 and 15 more than 40 dB (figure 5).

В схеме фиг.3. которая отличается от схемы фиг.2 наличием буферных усилителей 26 и 27, значительно снижаются требования к величине сопротивлений резисторов обратной связи 21 и 22, что позволяет получить на выходах Вых.*1 и Вых.*2 нулевые уровни статических напряжений

Figure 00000004
независимо от статических параметров дополнительных буферных усилителей 26 и 27. Однако в схеме фиг.3, соответствующей п.2 формулы изобретения, в низкоомной нагрузке, включенной между выходами Вых.*1 и Вых.*2, могут быть получены значительно большие мощности, которые определяются свойствами буферных усилителей 26 и 27. Кроме этого в архитектуре рис.3 максимальные амплитуды выходных напряжений положительной и отрицательной полярностей близки к сумме напряжений первого 6 и второго 8 источников питания.In the diagram of figure 3. which differs from the circuit of FIG. 2 by the presence of buffer amplifiers 26 and 27, the requirements for the resistance values of the feedback resistors 21 and 22 are significantly reduced, which makes it possible to obtain Outputs at the outputs. * 1 and Exit. * 2 zero static voltage levels
Figure 00000004
regardless of the static parameters of the additional buffer amplifiers 26 and 27. However, in the circuit of FIG. 3, corresponding to claim 2, in a low-impedance load connected between the outputs of the Outlets. * 1 and Exit. * 2, significantly higher powers can be obtained, which are determined by the properties of buffer amplifiers 26 and 27. In addition, in the architecture of Fig. 3, the maximum amplitudes of the output voltages of positive and negative polarities are close to the sum of the voltages of the first 6 and second 8 power sources.

Таким образом, заявляемый дифференциальный операционный усилитель имеет нулевой уровень выходного синфазного напряжения. Это весьма существенно для его согласования с последующими функциональными узлами различных систем на кристалле, а также для получения боле широкого диапазона изменения выходных противофазных напряжений.Thus, the claimed differential operational amplifier has a zero level of output common-mode voltage. This is very important for its coordination with the subsequent functional units of various systems on the chip, as well as for obtaining a wider range of output antiphase voltages.

Источники информацииInformation sources

1. Патентная заявка США №2009/108882, fig.3.1. US Patent Application No. 2009/108882, fig. 3.

2. Патентная заявка США №2005/0088232, fig.1.2. US Patent Application No. 2005/0088232, fig. 1.

3. Патент Франции №2409640, fig.1.3. French Patent No. 2409640, fig. 1.

4. Патентная заявка США №2009/0221259, fig.13.4. US patent application No. 2009/0221259, fig.13.

5. Патентная заявка США №2005/0200414.5. US Patent Application No. 2005/0200414.

6. Патент США №4.680.553, fig.13.6. US Patent No. 4,680.553, fig.13.

7. Патентная заявка США №2004/0046592, fig.2.7. US Patent Application No. 2004/0046592, fig. 2.

8. Патент США №4.276.485, fig.1.8. US patent No. 4.276.485, fig.1.

9. Патент JP №54079553, fig.1.9. JP Patent No. 54079553, fig. 1.

10. Патент GB №2008883, fig.l.10. GB Patent No. 20088883, fig.l.

11. Патент США №6.462.618.11. US patent No. 6.462.618.

12. Патентная заявка США №2005/0110571, fig.6, fig.7.12. US patent application No. 2005/0110571, fig. 6, fig. 7.

Claims (2)

1. Дифференциальный операционный усилитель с парафазным выходом, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, а также первым (4) и вторым (5) входами, являющимися входами устройства, шину первого (6) источника питания, связанную с общей эмиттерной цепью входного дифференциального каскада (1), первый (7) выходной транзистор, база которого соединена с первым (2) токовым выходом входного дифференциального каскада (1), коллектор подключен к шине второго (8) источника питания, а эмиттер связан с первым (9) вспомогательным выходом устройства и через первый (10) токостабилизирующий двухполюсник соединен с шиной первого (6) источника питания, второй (11) выходной транзистор, база которого соединена со вторым (3) токовым выходом входного дифференциального каскада (1), коллектор подключен к шине второго (8) источника питания, а эмиттер связан со вторым (12) вспомогательным выходом устройства и через второй (13) токостабилизирующий двухполюсник соединен с шиной первого (6) источника питания, первый (14) двухполюсник коллекторной нагрузки, включенный между первым (2) токовым выходом входного дифференциального каскада (1) и шиной второго (8) источника питания, второй (15) двухполюсник коллекторной нагрузки, включенный между вторым (3) токовым выходом входного дифференциального каскада (1) и шиной второго (8) источника питания, отличающийся тем, что в схему введены первый (16), второй (17), третий (18) и четвертый (19) дополнительные транзисторы, эмиттеры которых связаны друг с другом и через третий (20) токостабилизирующий двухполюсник связаны с шиной первого (6) источника питания, коллекторы первого (16) и второго (17) дополнительных транзисторов объединены и подключены к шине второго (8) источника питания, база первого (16) дополнительного транзистора связана с первым (4) входом входного дифференциального каскада, являющимся входом устройства, база второго (17) дополнительного транзистора связана со вторым (5) входом входного дифференциального каскада, являющимся входом устройства, коллектор третьего (18) дополнительного транзистора подключен к базе второго (7) выходного транзистора, коллектор четвертого (19) дополнительного транзистора соединен с базой второго (11) выходного транзистора, причем первый (9) вспомогательный выход устройства соединен с базами третьего (18) и четвертого (19) дополнительных транзисторов через первый (21) резистор обратной связи, а второй (12) вспомогательный выход устройства соединен с базами третьего (18) и четвертого (19) дополнительных транзисторов через второй (22) резистор обратной связи.1. A differential operational amplifier with a paraphase output, comprising an input differential stage (1) with first (2) and second (3) current outputs, as well as first (4) and second (5) inputs, which are device inputs, the bus of the first (6 ) a power source connected to the common emitter circuit of the input differential stage (1), the first (7) output transistor, the base of which is connected to the first (2) current output of the input differential stage (1), the collector is connected to the bus of the second (8) power source , and the emitter is associated with the first (9) auxiliary the output of the device and through the first (10) current-stabilizing two-terminal device is connected to the bus of the first (6) power source, the second (11) output transistor, the base of which is connected to the second (3) current output of the input differential stage (1), the collector is connected to the bus of the second (8) the power source, and the emitter is connected to the second (12) auxiliary output of the device and through the second (13) current-stabilizing two-terminal connected to the bus of the first (6) power source, the first (14) two-terminal collector load connected between the first (2) the current output of the input differential stage (1) and the bus of the second (8) power source, the second (15) two-terminal collector load connected between the second (3) current output of the input differential stage (1) and the bus of the second (8) power source, characterized in that the first (16), second (17), third (18) and fourth (19) additional transistors are introduced into the circuit, the emitters of which are connected to each other and through the third (20) current-stabilizing two-terminal device are connected to the bus of the first (6) power source , collectors of the first (16) and second (17) add additional transistors are combined and connected to the bus of the second (8) power source, the base of the first (16) additional transistor is connected to the first (4) input of the input differential stage, which is the input of the device, the base of the second (17) additional transistor is connected to the second (5) input the input differential stage, which is the input of the device, the collector of the third (18) additional transistor is connected to the base of the second (7) output transistor, the collector of the fourth (19) additional transistor is connected to the base of the second o (11) of the output transistor, the first (9) auxiliary output of the device connected to the bases of the third (18) and fourth (19) additional transistors through the first (21) feedback resistor, and the second (12) auxiliary output of the device connected to the bases of the third (18) and the fourth (19) additional transistors through the second (22) feedback resistor. 2. Дифференциальный операционный усилитель с парафазным выходом по п.1, отличающийся тем, что первый (9) вспомогательный выход устройства связан с базами третьего (18) и четвертого (19) дополнительных транзисторов через последовательно соединенные первый (26) дополнительный буферный усилитель и первый (21) резистор обратной связи, а второй (12) вспомогательный выход устройства связан с базой третьего (18) и четвертого (19) дополнительных транзисторов через последовательно соединенные второй (27) дополнительный буферный усилитель и второй (22) резистор обратной связи. 2. The differential operational amplifier with a paraphase output according to claim 1, characterized in that the first (9) auxiliary output of the device is connected to the bases of the third (18) and fourth (19) additional transistors through series-connected first (26) additional buffer amplifier and the first (21) a feedback resistor, and the second (12) auxiliary output of the device is connected to the base of the third (18) and fourth (19) additional transistors through a second buffer amplifier and a second (22) resistor connected in series to the second (27) feedback.
RU2010145649/08A 2010-11-09 2010-11-09 Differential operational amplifier with paraphase output RU2439778C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2010145649/08A RU2439778C1 (en) 2010-11-09 2010-11-09 Differential operational amplifier with paraphase output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2010145649/08A RU2439778C1 (en) 2010-11-09 2010-11-09 Differential operational amplifier with paraphase output

Publications (1)

Publication Number Publication Date
RU2439778C1 true RU2439778C1 (en) 2012-01-10

Family

ID=45784339

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010145649/08A RU2439778C1 (en) 2010-11-09 2010-11-09 Differential operational amplifier with paraphase output

Country Status (1)

Country Link
RU (1) RU2439778C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2724921C1 (en) * 2020-02-06 2020-06-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Operational amplifier with a paraphase output for active rc-filters operating under conditions of neutron flux and low temperatures
RU2770916C1 (en) * 2021-10-07 2022-04-25 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Operational amplifier on complementary field-effect transistors
RU2797566C1 (en) * 2023-02-27 2023-06-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Input cascade of a high-speed differential operational amplifier with nonlinear correction of the transient process

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2724921C1 (en) * 2020-02-06 2020-06-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Operational amplifier with a paraphase output for active rc-filters operating under conditions of neutron flux and low temperatures
RU2770916C1 (en) * 2021-10-07 2022-04-25 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Operational amplifier on complementary field-effect transistors
RU2797566C1 (en) * 2023-02-27 2023-06-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Input cascade of a high-speed differential operational amplifier with nonlinear correction of the transient process
RU2811071C1 (en) * 2023-10-09 2024-01-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) High-speed operational amplifier with differential transient correction circuit
RU2813010C1 (en) * 2023-10-09 2024-02-06 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) High-speed operational amplifier based on complementary bent cascades
RU2813280C1 (en) * 2023-10-11 2024-02-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) High-speed operational amplifier based on complementary bent cascade
RU2813133C1 (en) * 2023-10-17 2024-02-06 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) High-speed operational amplifier based on bent cascade with differentiating transient correction circuit
RU2812914C1 (en) * 2023-11-01 2024-02-05 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Low offset gallium arsenide op amp
RU2813140C1 (en) * 2023-11-02 2024-02-06 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide operational amplifier
RU2813281C1 (en) * 2023-11-02 2024-02-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide operational amplifier based on pnp bipolar and field-effect transistors with control pn junction

Similar Documents

Publication Publication Date Title
RU2439778C1 (en) Differential operational amplifier with paraphase output
RU2390916C1 (en) Precision operational amplifier
RU2331971C1 (en) Differential amplifier with extended rating of operation
RU2333593C1 (en) Differential amplifier with wider active operation range
RU2446554C1 (en) Differential operational amplifier with paraphase output
RU2595927C1 (en) Bipolar-field operational amplifier
RU2475941C1 (en) Differential amplifier with complementary input cascade
RU2615066C1 (en) Operational amplifier
RU2536376C1 (en) Operational amplifier with paraphase output
RU2321159C1 (en) Cascode differential amplifier
RU2439780C1 (en) Cascode differential amplifier
RU2436226C1 (en) Differential operational amplifier with paraphase output
RU2441316C1 (en) Differential amplifier with low supply voltage
RU2452077C1 (en) Operational amplifier with paraphase output
RU2595926C1 (en) Bipolar-field operational amplifier
RU2383099C2 (en) Differential amplifier with low-resistance inputs
RU2432666C1 (en) Differential operational amplifier with low supply voltage
RU2595923C1 (en) High-speed operational amplifier based on "bent" cascode
RU2331970C1 (en) Differential amplifier of ab class
RU2439779C1 (en) Complementary cascode differential amplifier with paraphase output
RU2421894C1 (en) Differential amplifier
RU2444119C1 (en) Precision operational amplifier
RU2450425C1 (en) Precision operational amplifier
RU2469465C1 (en) Cascode differential amplifier
RU2459348C1 (en) Operational amplifier having gain adjustment circuit

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20121110