RU2813280C1 - High-speed operational amplifier based on complementary bent cascade - Google Patents

High-speed operational amplifier based on complementary bent cascade Download PDF

Info

Publication number
RU2813280C1
RU2813280C1 RU2023126065A RU2023126065A RU2813280C1 RU 2813280 C1 RU2813280 C1 RU 2813280C1 RU 2023126065 A RU2023126065 A RU 2023126065A RU 2023126065 A RU2023126065 A RU 2023126065A RU 2813280 C1 RU2813280 C1 RU 2813280C1
Authority
RU
Russia
Prior art keywords
additional
transistor
input
emitter
current
Prior art date
Application number
RU2023126065A
Other languages
Russian (ru)
Inventor
Илья Викторович Пахомов
Дмитрий Владимирович Клейменкин
Марсель Алексеевич Сергеенко
Николай Николаевич Прокопенко
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Application granted granted Critical
Publication of RU2813280C1 publication Critical patent/RU2813280C1/en

Links

Abstract

FIELD: radio electronics.
SUBSTANCE: operational amplifier is proposed, the circuit of which includes the first (23) and second (24) additional transistors, the first (25) additional current-stabilizing two-terminal network, the first (26) additional correction capacitor, the second (27) additional current-stabilizing two-terminal network, the second (28) additional correction capacitor, and the base of the second (24) additional transistor is connected to the emitter of the third (16) output transistor, the collectors of the first (23) and second (24) additional transistors are connected to the input of the buffer amplifier (19), and the collectors of the first (12) and the third (16) output transistors are connected to the common bus of the first (4) and second (8) power supplies.
EFFECT: during the front of the transient process, ensuring higher levels of the output current of the push-pull complementary bent cascade, which recharges the integrating correction capacitor of the op-amp.
1 cl, 9 dwg, 2 tbl

Description

Изобретение относится к радиоэлектронике и может быть использовано в качестве операционных усилителей (ОУ), предназначенных для применения в подклассе так называемых дискретно-аналоговых SC-фильтров на переключаемых конденсаторах [1-2], для которых (в ряде важных случаев) требуются повышенные значения максимальной скорости нарастания выходного напряжения ОУ, а также в драйверах быстродействующих аналого-цифровых преобразователей.The invention relates to radio electronics and can be used as operational amplifiers (op-amps), intended for use in the subclass of so-called discrete-analog SC filters on switched capacitors [1-2], which (in a number of important cases) require increased values of the maximum the rate of rise of the output voltage of the op-amp, as well as in the drivers of high-speed analog-to-digital converters.

В современной радиоэлектронной аппаратуре находят применение операционные усилители на биполярных [3-20] и полевых [21-24] транзисторах, выполненные на основе архитектуры двухтактного комплементарного «перегнутого» каскода. Их основные достоинства – расширенный частотный диапазон, а также эффективное использование напряжения питания. Однако, в данном классе известных ОУ [3-24] не решаются проблемы существенного повышения максимальной скорости нарастания выходного напряжения (SR).In modern electronic equipment, operational amplifiers based on bipolar [3-20] and field-effect [21-24] transistors are used, based on the architecture of a push-pull complementary “bent” cascode. Their main advantages are an extended frequency range, as well as efficient use of supply voltage. However, this class of known op-amps [3-24] does not solve the problem of significantly increasing the maximum rate of rise of the output voltage (SR).

Как показано в работах [25-27], быстродействие классических операционных усилителей с однополюсной частотной коррекцией с помощью одного интегрирующего конденсатора (Ск) определяется диапазоном активной работы входного каскада. Для увеличения максимальной скорости выходного напряжения (SR) ОУ с классической архитектурой, как правило, предусматриваются специальные цепи динамической коррекции переходного процесса, обеспечивающие в режиме перегрузки входного каскада ОУ большие уровни токов, перезаряжающих Ск. Это способствует существенному повышению SR [25-27]. Однако для рассматриваемого класса ОУ на основе двухтактных комплементарных «перегнутых» каскодов [3-24] такие цепи не разработаны. Данная задача решается в предлагаемом ниже схемотехническом решении.As shown in [25-27], the performance of classical operational amplifiers with single-pole frequency correction using a single integrating capacitor ( Ck ) is determined by the range of active operation of the input stage. To increase the maximum speed of the output voltage (SR) of an op-amp with a classical architecture, as a rule, special dynamic correction circuits for the transient process are provided, which provide high levels of currents that recharge C to in the overload mode of the op-amp input stage . This contributes to a significant increase in SR [25-27]. However, for the class of op-amps under consideration based on push-pull complementary “bent” cascodes [3-24], such circuits have not been developed. This problem is solved in the circuit solution proposed below.

Ближайшим прототипом (фиг. 1) заявляемого устройства является операционный усилитель, описанный в монографии «Прокопенко Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: монография / Н.Н. Прокопенко, А.С. Будяков. – Шахты: Изд-во ЮРГУЭС, 2006. – С. 63, рис. 2.18». ОУ-прототип содержит (фиг.1) первый 1 и второй 2 входы устройства, первый 3 входной транзистор, эмиттер которого связан с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и соединен с эмиттером второго 6 входного транзистора, третий 7 входной транзистор, эмиттер которого связан со второй 8 шиной источника питания через второй 9 токостабилизирующий двухполюсник и соединен с эмиттером четвертого10 входного транзистора, базы первого 3 и третьего 7 входных транзисторов соединены с первым 1 входом устройства, базы второго 6 и четвертого 10 входных транзисторов соединены со вторым 2 входом устройства, коллектор первого 3 входного транзистора подключен ко второй 8 шине источника питания через третий 11 токостабилизирующий двухполюсник и связан с эмиттером первого 12 выходного транзистора, коллектор второго 6 входного транзистора связан со второй 8 шиной источника питания через четвертый 13 токостабилизирующий двухполюсник и подключен к эмиттеру второго 14 выходного транзистора, коллектор третьего 7 входного транзистора связан с первой 4 шиной источника питания через пятый 15 токостабилизирующий двухполюсник и соединен с эмиттером третьего 16 выходного транзистора, коллектор четвертого 10 входного транзистора связан с первой 4 шиной источника питания через шестой 17 токостабилизирующий двухполюсник и соединен с эмиттером четвертого 18 выходного транзистора, коллекторы второго 14 и четвертого 18 выходных транзисторов соединены со входом буферного усилителя 19 и корректирующим конденсатором 20, базы первого 12 и второго 14 выходных транзисторов соединены с первым 21 источником напряжения смещения, а базы третьего 16 и четвертого 18 выходных транзисторов связаны со вторым 22 источником напряжения смещения.The closest prototype (Fig. 1) of the proposed device is an operational amplifier described in the monograph “Prokopenko N.N. Architecture and circuit design of high-speed operational amplifiers: monograph / N.N. Prokopenko, A.S. Budyakov. – Mines: YURGUES Publishing House, 2006. – P. 63, fig. 2.18". The op-amp prototype contains (Fig. 1) the first 1 and second 2 inputs of the device, the first 3 input transistor, the emitter of which is connected to the first 4 bus of the power source through the first 5 current-stabilizing two-terminal network and connected to the emitter of the second 6 input transistor, the third 7 input transistor, the emitter of which is connected to the second 8 bus of the power source through the second 9 current-stabilizing two-terminal network and is connected to the emitter of the fourth 10 input transistor, the bases of the first 3 and third 7 input transistors are connected to the first 1 input of the device, the bases of the second 6 and fourth 10 input transistors are connected to the second 2 input device, the collector of the first 3 input transistor is connected to the second 8 bus of the power source through the third 11 current-stabilizing two-terminal network and connected to the emitter of the first 12 output transistor, the collector of the second 6 input transistor is connected to the second 8 bus of the power source through the fourth 13 current-stabilizing two-terminal network and connected to the emitter of the second 14 output transistor, the collector of the third 7 input transistor is connected to the first 4 bus of the power source through the fifth 15 current-stabilizing two-terminal network and connected to the emitter of the third 16 output transistor, the collector of the fourth 10 input transistor is connected to the first 4 bus of the power source through the sixth 17 current-stabilizing two-terminal network and connected to the emitter of the fourth 18 output transistor, the collectors of the second 14 and fourth 18 output transistors are connected to the input of the buffer amplifier 19 and the correction capacitor 20, the bases of the first 12 and second 14 output transistors are connected to the first 21 bias voltage source, and the bases of the third 16 and fourth 18 output transistors connected to the second 22 bias voltage source.

Существенный недостаток известного ОУ фиг. 1 состоит в том, что в режиме динамической перегрузки входного каскада на первом 3 и втором 6 входных транзисторах или третьем 7 и четвертом 10 входных транзисторах максимальный выходной ток «перегнутого» каскода жестко связан с токами четвертого 13 и шестого 17 токостабилизирующих двухполюсников. Это не позволяет при ограничениях на статическое токопотребление ОУ осуществить быстрый перезаряд интегрирующего корректирующего конденсатора 20 (Ск20), обеспечивающего устойчивость схемы, что ограничивает максимальную скорость нарастания выходного напряжения в ОУ данного класса [25-27].A significant drawback of the known op-amp Fig. 1 is that in the mode of dynamic overload of the input stage on the first 3 and second 6 input transistors or the third 7 and fourth 10 input transistors, the maximum output current of the “bent” cascode is rigidly connected with the currents of the fourth 13 and sixth 17 current-stabilizing two-terminal circuits. This does not allow, given the restrictions on the static current consumption of the op amp, to quickly recharge the integrating correction capacitor 20 (C to =C 20 ), which ensures the stability of the circuit, which limits the maximum rate of rise of the output voltage in an op amp of this class [25-27].

Основная задача предполагаемого изобретения состоит в обеспечении во время фронта переходного процесса более высоких уровней выходного тока двухтактного комплементарного «перегнутого» каскода (Iвых.max), перезаряжающего интегрирующий корректирующий конденсатор ОУ 20 (Ск20). В конечном итоге это повышает быстродействие ОУ в режиме большого сигнала, уменьшает время установления переходного процесса [25-27].The main objective of the proposed invention is to provide, during the front of the transient process, higher levels of output current of a push-pull complementary “bent” cascode (I output max ), recharging the integrating correction capacitor op-amp 20 (C to =C 20 ). Ultimately, this increases the performance of the op-amp in large-signal mode and reduces the settling time of the transient process [25-27].

Поставленная задача достигается тем, что в операционном усилителе фиг.1, содержащем первый 1 и второй 2 входы устройства, первый 3 входной транзистор, эмиттер которого связан с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и соединен с эмиттером второго 6 входного транзистора, третий 7 входной транзистор, эмиттер которого связан со второй 8 шиной источника питания через второй 9 токостабилизирующий двухполюсник и соединен с эмиттером четвертого10 входного транзистора, базы первого 3 и третьего 7 входных транзисторов соединены с первым 1 входом устройства, базы второго 6 и четвертого 10 входных транзисторов соединены со вторым 2 входом устройства, коллектор первого 3 входного транзистора подключен ко второй 8 шине источника питания через третий 11 токостабилизирующий двухполюсник и связан с эмиттером первого 12 выходного транзистора, коллектор второго 6 входного транзистора связан со второй 8 шиной источника питания через четвертый 13 токостабилизирующий двухполюсник и подключен к эмиттеру второго 14 выходного транзистора, коллектор третьего 7 входного транзистора связан с первой 4 шиной источника питания через пятый 15 токостабилизирующий двухполюсник и соединен с эмиттером третьего 16 выходного транзистора, коллектор четвертого 10 входного транзистора связан с первой 4 шиной источника питания через шестой 17 токостабилизирующий двухполюсник и соединен с эмиттером четвертого 18 выходного транзистора, коллекторы второго 14 и четвертого 18 выходных транзисторов соединены со входом буферного усилителя 19 и корректирующим конденсатором 20, базы первого 12 и второго 14 выходных транзисторов соединены с первым 21 источником напряжения смещения, а базы третьего 16 и четвертого 18 выходных транзисторов связаны со вторым 22 источником напряжения смещения, предусмотрены новые элементы и связи – в схему введены первый 23 и второй 24 дополнительные транзисторы, эмиттер первого 23 дополнительного транзистора соединен со второй 8 шиной источника питания через параллельно-включенные первый 25 дополнительный токостабилизирующий двухполюсник и первый 26 дополнительный корректирующий конденсатор, база первого 23 дополнительного транзистора соединена с эмиттером первого 12 выходного транзистора, эмиттер второго 24 дополнительного транзистора связан с первой 4 шиной источника питания через параллельно-включенные второй 27 дополнительный токостабилизирующий двухполюсник и второй 28 дополнительный корректирующий конденсатор, причем база второго 24 дополнительного транзистора соединена с эмиттером третьего 16 выходного транзистора, коллекторы первого 23 и второго 24 дополнительных транзисторов связаны со входом буферного усилителя 19, а коллекторы первого 12 и третьего 16 выходных транзисторов соединены с общей шиной первого 4 и второго 8 источников питания. The task is achieved by the fact that in the operational amplifier of Fig. 1, containing the first 1 and second 2 inputs of the device, the first 3 input transistor, the emitter of which is connected to the first 4 bus of the power source through the first 5 current-stabilizing two-terminal network and is connected to the emitter of the second 6 input transistor, the third 7 input transistor, the emitter of which is connected to the second 8 power supply bus through the second 9 current-stabilizing two-terminal network and is connected to the emitter of the fourth 10 input transistor, the bases of the first 3 and third 7 input transistors are connected to the first 1 input of the device, the bases of the second 6 and fourth 10 input transistors connected to the second 2 input of the device, the collector of the first 3 input transistor is connected to the second 8 power supply bus through the third 11 current-stabilizing two-terminal network and is connected to the emitter of the first 12 output transistor, the collector of the second 6 input transistor is connected to the second 8 power supply bus through the fourth 13 current-stabilizing two-terminal network and is connected to the emitter of the second 14 output transistor, the collector of the third 7 input transistor is connected to the first 4 bus of the power source through the fifth 15 current-stabilizing two-terminal network and is connected to the emitter of the third 16 output transistor, the collector of the fourth 10 input transistor is connected to the first 4 bus of the power source through the sixth 17 current-stabilizing two-terminal network and connected to the emitter of the fourth 18 output transistor, the collectors of the second 14 and fourth 18 output transistors are connected to the input of the buffer amplifier 19 and the correction capacitor 20, the bases of the first 12 and second 14 output transistors are connected to the first 21 bias voltage source, and the bases of the third 16 and the fourth 18 output transistors are connected to the second 22 bias voltage source, new elements and connections are provided - the first 23 and second 24 additional transistors are introduced into the circuit, the emitter of the first 23 additional transistor is connected to the second 8 bus of the power source through the parallel-connected first 25 additional current stabilizing two-terminal network and the first 26 additional correction capacitor, the base of the first 23 additional transistor is connected to the emitter of the first 12 output transistor, the emitter of the second 24 additional transistor is connected to the first 4 bus of the power source through the parallel-connected second 27 additional current-stabilizing two-terminal network and the second 28 additional correction capacitor, and the base of the second 24 additional transistor is connected to the emitter of the third 16 output transistor, the collectors of the first 23 and second 24 additional transistors are connected to the input of the buffer amplifier 19, and the collectors of the first 12 and third 16 output transistors are connected to the common bus of the first 4 and second 8 power sources.

На чертеже фиг. 1 приведена схема операционного усилителя – прототипа. В данной схеме цепь согласования (ЦС) обеспечивает передачу приращений коллекторных токов первого 12 и третьего 16 выходных транзисторов в высокоимпедансный узел Σ1.In the drawing FIG. Figure 1 shows a circuit diagram of a prototype operational amplifier. In this circuit, the matching circuit (MC) ensures the transmission of increments in the collector currents of the first 12 and third 16 output transistors to the high-impedance node Σ 1 .

На чертеже фиг. 2 показана схема заявляемого ОУ в соответствии с п.1 и п.2 формулы изобретения.In the drawing FIG. 2 shows a diagram of the proposed op-amp in accordance with claim 1 and claim 2 of the invention formula.

На чертеже фиг. 3 представлен статический режим заявляемого ОУ фиг. 2 в среде LTSpice на моделях транзисторов базового матричного кристалла MH2XA031_25.01.21 при 27°С, источниках опорного тока I1=I2=400мкА, I3=I4=I6=I7=300мкА, I5=I8=100мкА, корректирующем конденсаторе 20 (С1к20=1пФ), дополнительных корректирующих конденсаторах 26 и 28 (Cк126к228=0пФ), шинах питания V1=V2=±10В. In the drawing FIG. 3 shows the static mode of the proposed op-amp of Fig. 2 in the LTSpice environment on transistor models of the base matrix crystal MH2XA031_01/25/21 at 27°C, reference current sources I 1 =I 2 =400 µA, I 3 =I 4 =I 6 =I 7 =300 µA, I 5 =I 8 =100 µA , correction capacitor 20 (C 1 =C to =C 20 =1pF), additional correction capacitors 26 and 28 (C to 1 =C 26 =C to 2 =C 28 =0pF), power buses V1=V2=±10V.

На чертеже фиг. 4 приведены логарифмические амплитудно-частотные характеристики (ЛАЧХ) ОУ на чертеже фиг. 3.In the drawing FIG. Figure 4 shows the logarithmic amplitude-frequency characteristics (LAFC) of the op-amp in the drawing of Fig. 3.

На чертеже фиг. 5 показан передний фронт переходного процесса в ОУ фиг. 3 по п. 1 формулы изобретения.In the drawing FIG. 5 shows the leading edge of the transient process in the op-amp of Fig. 3 according to claim 1 of the claims.

На чертеже фиг. 6 представлен задний фронт переходного процесса в ОУ фиг. 3 по п. 1 формулы изобретения. In the drawing FIG. 6 shows the trailing edge of the transient process in the op-amp of Fig. 3 according to claim 1 of the claims.

На чертеже фиг. 7 приведен статический режим ОУ фиг. 2 по п. 2 формулы изобретения в среде LTSpice на моделях транзисторов базового матричного кристалла MH2XA031_25.01.21 при 27°С, источниках опорного тока I1=I2=400мкА, I3=I4=I6=I7=300мкА, I5=I8=100мкА, корректирующем конденсаторе 20 (С1к20=1пФ), дополнительных корректирующих конденсаторах 26, 28 и 30 (Cк126к228к330=0пФ), шинах питания V1=V2=±10В. In the drawing FIG. Figure 7 shows the static mode of the op-amp of Fig. 2 according to claim 2 of the claims in the LTSpice environment on transistor models of the base matrix crystal MH2XA031_01/25/21 at 27°C, reference current sources I 1 =I 2 =400 μA, I 3 =I 4 =I 6 =I 7 =300 μA, I 5 =I 8 =100 μA, correction capacitor 20 (C 1 =C k =C 20 =1pF), additional correction capacitors 26, 28 and 30 (C k1 =C 26 =C k2 =C 28 =C k3 =C 30 = 0pF), power buses V1=V2=±10V.

На чертеже фиг. 8 представлен передний фронт переходного процесса в ОУ фиг. 7 по п. 2 формулы изобретения.In the drawing FIG. 8 shows the leading edge of the transient process in the op-amp of Fig. 7 according to claim 2 of the claims.

На чертеже фиг. 9 приведен задний фронт переходного процесса в ОУ фиг. 7 по п. 2 формулы изобретения.In the drawing FIG. 9 shows the trailing edge of the transient process in the op-amp of Fig. 7 according to claim 2 of the claims.

Быстродействующий операционный усилитель на основе комплементарного «перегнутого» каскода фиг. 2 содержит первый 1 и второй 2 входы устройства, первый 3 входной транзистор, эмиттер которого связан с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и соединен с эмиттером второго 6 входного транзистора, третий 7 входной транзистор, эмиттер которого связан со второй 8 шиной источника питания через второй 9 токостабилизирующий двухполюсник и соединен с эмиттером четвертого10 входного транзистора, базы первого 3 и третьего 7 входных транзисторов соединены с первым 1 входом устройства, базы второго 6 и четвертого 10 входных транзисторов соединены со вторым 2 входом устройства, коллектор первого 3 входного транзистора подключен ко второй 8 шине источника питания через третий 11 токостабилизирующий двухполюсник и связан с эмиттером первого 12 выходного транзистора, коллектор второго 6 входного транзистора связан со второй 8 шиной источника питания через четвертый 13 токостабилизирующий двухполюсник и подключен к эмиттеру второго 14 выходного транзистора, коллектор третьего 7 входного транзистора связан с первой 4 шиной источника питания через пятый 15 токостабилизирующий двухполюсник и соединен с эмиттером третьего 16 выходного транзистора, коллектор четвертого 10 входного транзистора связан с первой 4 шиной источника питания через шестой 17 токостабилизирующий двухполюсник и соединен с эмиттером четвертого 18 выходного транзистора, коллекторы второго 14 и четвертого 18 выходных транзисторов соединены со входом буферного усилителя 19 и корректирующим конденсатором 20, базы первого 12 и второго 14 выходных транзисторов соединены с первым 21 источником напряжения смещения, а базы третьего 16 и четвертого 18 выходных транзисторов связаны со вторым 22 источником напряжения смещения. В схему введены первый 23 и второй 24 дополнительные транзисторы, эмиттер первого 23 дополнительного транзистора соединен со второй 8 шиной источника питания через параллельно-включенные первый 25 дополнительный токостабилизирующий двухполюсник и первый 26 дополнительный корректирующий конденсатор, база первого 23 дополнительного транзистора соединена с эмиттером первого 12 выходного транзистора, эмиттер второго 24 дополнительного транзистора связан с первой 4 шиной источника питания через параллельно-включенные второй 27 дополнительный токостабилизирующий двухполюсник и второй 28 дополнительный корректирующий конденсатор, причем база второго 24 дополнительного транзистора соединена с эмиттером третьего 16 выходного транзистора, коллекторы первого 23 и второго 24 дополнительных транзисторов связаны со входом буферного усилителя 19, а коллекторы первого 12 и третьего 16 выходных транзисторов соединены с общей шиной первого 4 и второго 8 источников питания. A high-speed operational amplifier based on a complementary “bent” cascode Fig. 2 contains the first 1 and second 2 inputs of the device, the first 3 input transistor, the emitter of which is connected to the first 4 bus of the power source through the first 5 current-stabilizing two-terminal network and is connected to the emitter of the second 6 input transistor, the third 7 input transistor, the emitter of which is connected to the second 8 bus power source through the second 9 current-stabilizing two-terminal network and connected to the emitter of the fourth 10 input transistor, the bases of the first 3 and third 7 input transistors are connected to the first 1 input of the device, the bases of the second 6 and fourth 10 input transistors are connected to the second 2 input of the device, the collector of the first 3 input transistor connected to the second 8 bus of the power source through the third 11 current-stabilizing two-terminal network and connected to the emitter of the first 12 output transistor, the collector of the second 6 input transistor is connected to the second 8 bus of the power source through the fourth 13 current-stabilizing two-terminal network and connected to the emitter of the second 14 output transistor, the collector of the third 7 input transistor is connected to the first 4 bus of the power source through the fifth 15 current-stabilizing two-terminal network and connected to the emitter of the third 16 output transistor, the collector of the fourth 10 input transistor is connected to the first 4 bus of the power source through the sixth 17 current-stabilizing two-terminal network and connected to the emitter of the fourth 18 output transistor, collectors the second 14 and fourth 18 output transistors are connected to the input of the buffer amplifier 19 and the correction capacitor 20, the bases of the first 12 and second 14 output transistors are connected to the first 21 bias voltage source, and the bases of the third 16 and fourth 18 output transistors are connected to the second 22 bias voltage source . The first 23 and second 24 additional transistors are introduced into the circuit, the emitter of the first 23 additional transistor is connected to the second 8 bus of the power source through the parallel-connected first 25 additional current-stabilizing two-terminal network and the first 26 additional correction capacitor, the base of the first 23 additional transistor is connected to the emitter of the first 12 output transistor, the emitter of the second 24 additional transistor is connected to the first 4 bus of the power source through a parallel-connected second 27 additional current-stabilizing two-terminal network and a second 28 additional correction capacitor, and the base of the second 24 additional transistor is connected to the emitter of the third 16 output transistor, the collectors of the first 23 and second 24 additional transistors are connected to the input of the buffer amplifier 19, and the collectors of the first 12 and third 16 output transistors are connected to the common bus of the first 4 and second 8 power sources.

На чертеже фиг.2, в соответствии с п. 2 формулы изобретения, объединенные эмиттеры третьего 7 и четвертого 10 входных транзисторов связаны с объединенными эмиттерами первого 3 и второго 6 входных транзисторов через третий 30 дополнительный корректирующий конденсатор и дополнительный токоограничивающий резистор 31.In the drawing of Fig.2, in accordance with claim 2 of the claims, the combined emitters of the third 7 and fourth 10 input transistors are connected to the combined emitters of the first 3 and second 6 input transistors through the third 30 additional correction capacitor and an additional current-limiting resistor 31.

Рассмотрим работу ОУ фиг.2.Let's consider the operation of the op-amp of Fig.2.

Статический режим транзисторов схемы ОУ фиг. 2 обеспечивается первым 5, вторым 9, третьим 11, четвертым 13, пятым 15, шестым 17 токостабилизирующими двухполюсниками, первым 25 и вторым 27 дополнительными токостабилизирующими двухполюсниками, а также первым 21 и вторым 22 источниками напряжения смещения.Static mode of transistors of the op-amp circuit Fig. 2 is provided by the first 5, the second 9, the third 11, the fourth 13, the fifth 15, the sixth 17 current-stabilizing two-terminal networks, the first 25 and second 27 additional current-stabilizing two-terminal networks, as well as the first 21 and second 22 bias voltage sources.

Токи третьего 11, четвертого 13, а также пятого 15 и шестого 17 токостабилизирующих двухполюсников выбираются на 50-100 мкА меньше, чем токи второго 9 и первого 5 токостабилизирующих двухполюсников. При большом импульсном изменении входного напряжения на первом 1 входе ОУ фиг. 2 второй 6 входной транзистор практически мгновенно запирается, а напряжение на базе первого 23 дополнительного транзистора увеличивается, что формирует дополнительный импульсный ток через первый 26 дополнительный корректирующий конденсатор и соответствующий ему ток заряда корректирующего конденсатора 20. The currents of the third 11, fourth 13, as well as the fifth 15 and sixth 17 current-stabilizing two-terminal networks are selected 50-100 μA less than the currents of the second 9 and first 5 current-stabilizing two-terminal networks. With a large pulse change in the input voltage at the first 1 input of the op-amp Fig. 2, the second 6 input transistor is almost instantly turned off, and the voltage at the base of the first 23 additional transistor increases, which generates an additional pulse current through the first 26 additional correction capacitor and the corresponding charge current of the correction capacitor 20.

При отрицательном импульсном изменении напряжения на входе 1 увеличивается напряжение на базе второго 24 дополнительного транзистора, что формирует импульсный ток через второй 28 дополнительный корректирующий конденсатор и дополнительный коллекторный ток второго 24 дополнительного транзистора, форсирующий процесс разряда корректирующего конденсатора 20. Вследствие указанных выше переходных процессов повышается максимальная скорость нарастания выходного напряжения (таблица 1).With a negative pulse change in voltage at input 1, the voltage at the base of the second 24 additional transistor increases, which generates a pulse current through the second 28 additional correction capacitor and an additional collector current of the second 24 additional transistor, forcing the discharge process of the correction capacitor 20. Due to the above transient processes, the maximum maximum rate of rise of the output voltage (Table 1).

Таблица 1 - Зависимости максимальной скорости нарастания выходного напряжения ОУ фиг. 3 от емкостей дополнительных корректирующих конденсаторов 26 (Ск126) и 28 (Ск228)Table 1 - Dependencies of the maximum rate of rise of the output voltage of the op-amp Fig. 3 from the capacitances of additional correction capacitors 26 (C k1 = C 26 ) and 28 (C k2 = C 28 )

Емкости конденсаторов
Ск126, Ск228 в схеме фиг. 3
Capacitor capacities
C k1 = C 26 , C k2 = C 28 in the diagram of Fig. 3
SR(+) переднего фронтаSR (+) leading edge SR(-) заднего фронтаSR (-) trailing edge
Cк126к228=0пФC k1 =C 26 =C k2 =C 28 =0pF 245.7 В/мкс245.7 V/µs 215.4 В/мкс215.4 V/µs Cк126к228=20пФC k1 =C 26 =C k2 =C 28 =20pF 655.7 В/мкс655.7 V/µs 933.3 В/мкс933.3 V/µs

Дальнейшее повышение SR и ее предельных значений до 8000-11000 В/мкс (см. фиг. 8, фиг. 9, таблица 2) обеспечивается в соответствии с п.2 формулы изобретения – введением третьего 30 дополнительного корректирующего конденсатора 30 и дополнительного токоограничивающего резистора 31. Для уменьшения перерегулирования во время фронта переходного процесса можно изменять сопротивление этого токоограничивающего резистора 31 (R31=R1).A further increase in SR and its limit values to 8000-11000 V/μs (see Fig. 8, Fig. 9, Table 2) is ensured in accordance with claim 2 of the invention formula - the introduction of a third 30 additional correction capacitor 30 and an additional current-limiting resistor 31 To reduce overshoot during the front of the transient process, you can change the resistance of this current-limiting resistor 31 (R31=R1).

Таблица 2 - Зависимости SR ОУ на чертеже фиг. 7 от емкостей первого 26 (Ск126), второго 28 (Ск228), а также третьего 30 (Ск330) дополнительных корректирующих конденсаторов Table 2 - Dependencies of SR op-amp in the drawing of Fig. 7 from the capacitances of the first 26 (С к126 ), second 28 (С к228 ), and also the third 30 (С к330 ) additional correction capacitors

Емкости дополнительных конденсаторов в схеме фиг. 7The capacitances of additional capacitors in the circuit of Fig. 7 SR(+) переднего фронтаSR (+) leading edge SR(-) заднего фронтаSR (-) trailing edge Cк126к228=20пФ, Ск330=0пФC k1 =C 26 =C k2 =C 28 =20pF, C k3 =C 30 =0pF 660.4 В/мкс660.4 V/µs 903.2 В/мкс903.2 V/µs Cк126к228=20пФ, Ск330=1пФC k1 =C 26 =C k2 =C 28 =20pF, C k3 =C 30 =1pF 8000 В/мкс8000 V/µs 11200 В/мкс11200 V/µs

Из таблицы 2 следует, что введение третьего 30 дополнительного корректирующего конденсатора обеспечивает дальнейшее повышение SR (более чем на порядок) как переднего, так и заднего фронтов переходного процесса.From Table 2 it follows that the introduction of a third 30 additional correction capacitor provides a further increase in SR (by more than an order of magnitude) of both the leading and trailing edges of the transient process.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с ОУ-прототипом по уровню максимальной скорости нарастания выходного напряжения. Thus, the claimed device has significant advantages in comparison with the op-amp prototype in terms of the maximum rate of rise of the output voltage.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК BIBLIOGRAPHICAL LIST

1. E. J. Wyers, "Accurate Geometric Programming-Compatible Slew Rate Modeling for Two-Stage Operational Amplifier Design Optimization," 2022 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), Shenzhen, China, 2022, pp. 185-189. doi: 10.1109/APCCAS55924.2022.100903351. E. J. Wyers, “Accurate Geometric Programming-Compatible Slew Rate Modeling for Two-Stage Operational Amplifier Design Optimization,” 2022 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), Shenzhen, China, 2022, pp. 185-189. doi: 10.1109/APCCAS55924.2022.10090335

2. J. Ramirez-Angulo and M. Holmes, "A simple technique to significantly enhance slew rate and bandwidth of one-stage CMOS operational amplifiers," 2002 IEEE International Symposium on Circuits and Systems. Proceedings (Cat. No.02CH37353), Phoenix-Scottsdale, AZ, USA, 2002, pp. II-II. doi: 10.1109/ISCAS.2002.10114832. J. Ramirez-Angulo and M. Holmes, "A simple technique to significantly enhance slew rate and bandwidth of one-stage CMOS operational amplifiers," 2002 IEEE International Symposium on Circuits and Systems. Proceedings (Cat. No. 02CH37353), Phoenix-Scottsdale, AZ, USA, 2002, pp. II-II. doi: 10.1109/ISCAS.2002.1011483

Схемы ОУ на основе двухтактных «перегнутых» каскодов, выполненных на биполярных транзисторахOp-amp circuits based on push-pull “bent” cascodes made on bipolar transistors

3. Патент US 5.153.529, fig. 1, 1992 г.3. US Patent 5.153.529, fig. 1, 1992

4. Патент US 5.140.280, fig. 1, 1992 г.4. Patent US 5.140.280, fig. 1, 1992

5. Патент US 5.455.535, fig. 5, 1995 г.5. US Patent 5.455.535, fig. 5, 1995

6. Патент US 5.610.557, fig. 1, 1997 г.6. Patent US 5.610.557, fig. 1, 1997

7. Патент US 5.770.972, fig. 37, 1998 г.7. US Patent 5,770,972, fig. 37, 1998

8. Патент US 5.420.540, fig. 2, 1994 г.8. Patent US 5.420.540, fig. 2, 1994

9. Патент US 5.729.177, fig. 1,fig. 2, 1998 г.9. US Patent 5,729,177, fig. 1,fig. 2, 1998

10. Патент US 5.523.718, fig. 2, 1995 г.10. US Patent 5,523,718, fig. 2, 1995

11. Патент US 4.649.352, fig. 1, fig. 2, 1987 г.11. Patent US 4.649.352, fig. 1, fig. 2, 1987

12. Патент US 4.837.523, fig. 1, 1989 г.12. Patent US 4.837.523, fig. 1, 1989

13. Патент RU 2319286, fig. 2, 2008 г.13. Patent RU 2319286, fig. 2, 2008

14. Патент US 6.249.153, fig. 9, 2001 г.14. US Patent 6.249.153, fig. 9, 2001

15. Патент US 4.766.394, fig. 3, 1988 г.15. US Patent 4,766,394, fig. 3, 1988

16. Патент US 5.294.893, fig. 2, 1994 г.16. US Patent 5,294,893, fig. 2, 1994

17. Патент US 6.963.244, fig. 8, 2005 г.17. Patent US 6.963.244, fig. 8, 2005

18. Патент US 5.963.085, fig. 3, 1999 г.18. US Patent 5,963,085, fig. 3, 1999

19. Патент RU 2193273, fig. 2, 2002 г.19. Patent RU 2193273, fig. 2, 2002

20. Патент US 5.291.149, fig. 1, 1994 г.20. US Patent 5,291,149, fig. 1, 1994

Схемы ОУ на основе двухтактных «перегнутых» каскодов, выполненных на полевых транзисторахOp-amp circuits based on push-pull “bent” cascodes made on field-effect transistors

21. Патент US 5.894.245, fig. 2, 1999 г.21. US Patent 5,894,245, fig. 2, 1999

22. Патентная заявка US 2005/0275459, fig. 1, 2005 г.22. Patent application US 2005/0275459, fig. 1, 2005

23. Патент US 5.805.021, fig. 1, 1998 г.23. US Patent 5.805.021, fig. 1, 1998

24. Эннс В.И., Кобзев Ю.М. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика /Под редакцией канд. техн. наук В.И. Эннса. – М.: Горячая линия-Телеком. – 2005. – С. 206, рис. 3.8124. Enns V.I., Kobzev Yu.M. Design of analog CMOS microcircuits. Developer's Quick Guide /Edited by Ph.D. tech. Sciences V.I. Enns. – M.: Hotline-Telecom. – 2005. – P. 206, fig. 3.81

Монографии по теории ОУMonographs on the theory of op-amps

25. Операционные усилители с непосредственной связью каскадов : монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.25. Operational amplifiers with direct coupling of cascades: monograph / Anisimov V.I., Kapitonov M.V., Prokopenko N.N., Sokolov Yu.M. - L.: “Energy”, 1979. - 148 p.

26. Нелинейная активная коррекция в прецизионных аналоговых микросхемах: монография / Н.Н.Прокопенко. - Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. – 222 с.26. Nonlinear active correction in precision analog microcircuits: monograph / N.N. Prokopenko. - Rostov-on-Don: Publishing House of the North Caucasus Scientific Center of Higher Education, 2000. – 222 p.

27. Прокопенко, Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: монография / Н.Н. Прокопенко, А.С. Будяков. – Шахты: Изд-во ЮРГУЭС, 2006. – 231 с.27. Prokopenko, N.N. Architecture and circuit design of high-speed operational amplifiers: monograph / N.N. Prokopenko, A.S. Budyakov. – Mines: YURGUES Publishing House, 2006. – 231 p.

Claims (2)

1. Быстродействующий операционный усилитель на основе комплементарного «перегнутого» каскода, содержащий первый (1) и второй (2) входы устройства, первый (3) входной транзистор, эмиттер которого связан с первой (4) шиной источника питания через первый (5) токостабилизирующий двухполюсник и соединен с эмиттером второго (6) входного транзистора, третий (7) входной транзистор, эмиттер которого связан со второй (8) шиной источника питания через второй (9) токостабилизирующий двухполюсник и соединен с эмиттером четвертого (10) входного транзистора, базы первого (3) и третьего (7) входных транзисторов соединены с первым (1) входом устройства, базы второго (6) и четвертого (10) входных транзисторов соединены со вторым (2) входом устройства, коллектор первого (3) входного транзистора подключен ко второй (8) шине источника питания через третий (11) токостабилизирующий двухполюсник и связан с эмиттером первого (12) выходного транзистора, коллектор второго (6) входного транзистора связан со второй (8) шиной источника питания через четвертый (13) токостабилизирующий двухполюсник и подключен к эмиттеру второго (14) выходного транзистора, коллектор третьего (7) входного транзистора связан с первой (4) шиной источника питания через пятый (15) токостабилизирующий двухполюсник и соединен с эмиттером третьего (16) выходного транзистора, коллектор четвертого (10) входного транзистора связан с первой (4) шиной источника питания через шестой (17) токостабилизирующий двухполюсник и соединен с эмиттером четвертого (18) выходного транзистора, коллекторы второго (14) и четвертого (18) выходных транзисторов соединены с входом буферного усилителя (19) и корректирующим конденсатором (20), базы первого (12) и второго (14) выходных транзисторов соединены с первым (21) источником напряжения смещения, а базы третьего (16) и четвертого (18) выходных транзисторов связаны со вторым (22) источником напряжения смещения, отличающийся тем, что в схему введены первый (23) и второй (24) дополнительные транзисторы, эмиттер первого (23) дополнительного транзистора соединен со второй (8) шиной источника питания через параллельно-включенные первый (25) дополнительный токостабилизирующий двухполюсник и первый (26) дополнительный корректирующий конденсатор, база первого (23) дополнительного транзистора соединена с эмиттером первого (12) выходного транзистора, эмиттер второго (24) дополнительного транзистора связан с первой (4) шиной источника питания через параллельно-включенные второй (27) дополнительный токостабилизирующий двухполюсник и второй (28) дополнительный корректирующий конденсатор, причем база второго (24) дополнительного транзистора соединена с эмиттером третьего (16) выходного транзистора, коллекторы первого (23) и второго (24) дополнительных транзисторов связаны с входом буферного усилителя (19), а коллекторы первого (12) и третьего (16) выходных транзисторов соединены с общей шиной первого (4) и второго (8) источников питания. 1. A high-speed operational amplifier based on a complementary “bent” cascode, containing the first (1) and second (2) inputs of the device, the first (3) input transistor, the emitter of which is connected to the first (4) power supply bus through the first (5) current-stabilizing two-terminal and connected to the emitter of the second (6) input transistor, the third (7) input transistor, the emitter of which is connected to the second (8) power supply bus through the second (9) current-stabilizing two-terminal network and connected to the emitter of the fourth (10) input transistor, the base of the first (3) and third (7) input transistors are connected to the first (1) input of the device, the bases of the second (6) and fourth (10) input transistors are connected to the second (2) input of the device, the collector of the first (3) input transistor is connected to the second (8) power supply bus through the third (11) current-stabilizing two-terminal network and is connected to the emitter of the first (12) output transistor, the collector of the second (6) input transistor is connected to the second (8) power supply bus through the fourth (13) current-stabilizing two-terminal network and connected to the emitter of the second (14) output transistor, the collector of the third (7) input transistor is connected to the first (4) power supply bus through the fifth (15) current-stabilizing two-terminal network and is connected to the emitter of the third (16) output transistor, the collector of the fourth (10) input transistor is connected with the first (4) power supply bus through the sixth (17) current-stabilizing two-terminal network and connected to the emitter of the fourth (18) output transistor, the collectors of the second (14) and fourth (18) output transistors are connected to the input of the buffer amplifier (19) and the correction capacitor ( 20), the bases of the first (12) and second (14) output transistors are connected to the first (21) bias voltage source, and the bases of the third (16) and fourth (18) output transistors are connected to the second (22) bias voltage source, differing in that that the first (23) and second (24) additional transistors are introduced into the circuit, the emitter of the first (23) additional transistor is connected to the second (8) power supply bus through the parallel-connected first (25) additional current-stabilizing two-terminal network and the first (26) additional correction capacitor, the base of the first (23) additional transistor is connected to the emitter of the first (12) output transistor, the emitter of the second (24) additional transistor is connected to the first (4) power supply bus through the parallel-connected second (27) additional current-stabilizing two-terminal network and the second ( 28) an additional correction capacitor, and the base of the second (24) additional transistor is connected to the emitter of the third (16) output transistor, the collectors of the first (23) and second (24) additional transistors are connected to the input of the buffer amplifier (19), and the collectors of the first (12) ) and third (16) output transistors are connected to the common bus of the first (4) and second (8) power supplies. 2. Быстродействующий операционный усилитель на основе комплементарного «перегнутого» каскода по п.1, отличающийся тем, что объединенные эмиттеры третьего (7) и четвертого (10) входных транзисторов связаны с объединенными эмиттерами первого (3) и второго (6) входных транзисторов через третий (30) дополнительный корректирующий конденсатор и дополнительный токоограничивающий резистор (31).2. A high-speed operational amplifier based on a complementary “bent” cascode according to claim 1, characterized in that the combined emitters of the third (7) and fourth (10) input transistors are connected to the combined emitters of the first (3) and second (6) input transistors through third (30) additional correction capacitor and additional current-limiting resistor (31).
RU2023126065A 2023-10-11 High-speed operational amplifier based on complementary bent cascade RU2813280C1 (en)

Publications (1)

Publication Number Publication Date
RU2813280C1 true RU2813280C1 (en) 2024-02-09

Family

ID=

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501333B1 (en) * 2001-06-21 2002-12-31 Stmicroelectronics Limited Differential amplifier circuit
RU2411641C1 (en) * 2009-08-21 2011-02-10 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential operational amplifier with low voltage of zero shift
RU2439778C1 (en) * 2010-11-09 2012-01-10 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential operational amplifier with paraphase output

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501333B1 (en) * 2001-06-21 2002-12-31 Stmicroelectronics Limited Differential amplifier circuit
RU2411641C1 (en) * 2009-08-21 2011-02-10 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential operational amplifier with low voltage of zero shift
RU2439778C1 (en) * 2010-11-09 2012-01-10 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential operational amplifier with paraphase output

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ПРОКОПЕНКО Н.Н. и др., "Архитектура и схемотехника быстродействующих операционных усилителей: монография", Шахты: Изд-во ЮРГУЭС, 2006, стр. 63, рис. 2.18. *

Similar Documents

Publication Publication Date Title
RU2813280C1 (en) High-speed operational amplifier based on complementary bent cascade
RU2813010C1 (en) High-speed operational amplifier based on complementary bent cascades
EP0484129A2 (en) Sample-and-hold circuit
EP3410600A1 (en) Amplifier arrangement and sensor arrangement with such amplifier arrangement
US7138848B2 (en) Switched capacitor integrator system
RU2811070C1 (en) High-speed operational amplifier based on a bent cascode
CN210075200U (en) Self-calibration comparator offset voltage elimination circuit
RU2813133C1 (en) High-speed operational amplifier based on bent cascade with differentiating transient correction circuit
RU2786422C1 (en) High-speed operational amplifier based on a two-stroke "bended" cascode
CN108471307B (en) Charge pump circuit
RU2626667C1 (en) Multi-channel high-speed operational amplifier
RU2615066C1 (en) Operational amplifier
RU2797043C1 (en) Input cascade of a fast differential operational amplifier with nonlinear correction of the transient process
RU2668968C1 (en) Fast-acting differential operating amplifier for operation at low temperatures
RU2810548C1 (en) High speed operational amplifier
CN109286398B (en) Current comparator and comparison method for correcting current steering digital-to-analog converter
RU2683851C1 (en) Multichannel high-speed operational amplifier
RU2668981C1 (en) Output stage of bijfet operating amplifier
CN111398656A (en) High-precision battery voltage sampling circuit
RU2595923C1 (en) High-speed operational amplifier based on "bent" cascode
RU2797566C1 (en) Input cascade of a high-speed differential operational amplifier with nonlinear correction of the transient process
RU2811071C1 (en) High-speed operational amplifier with differential transient correction circuit
US3688208A (en) Negative feedback amplifier with high slew rate
RU2688227C1 (en) High-speed differential operational amplifier
RU2684473C1 (en) Differential cascade on complementary field-effect transistors