RU2412479C2 - Устройство с интегральной схемой - Google Patents
Устройство с интегральной схемой Download PDFInfo
- Publication number
- RU2412479C2 RU2412479C2 RU2006137366/08A RU2006137366A RU2412479C2 RU 2412479 C2 RU2412479 C2 RU 2412479C2 RU 2006137366/08 A RU2006137366/08 A RU 2006137366/08A RU 2006137366 A RU2006137366 A RU 2006137366A RU 2412479 C2 RU2412479 C2 RU 2412479C2
- Authority
- RU
- Russia
- Prior art keywords
- integrated circuit
- memory
- functional modules
- data
- unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2101—Auditing as a secondary aspect
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
Изобретение относится к интегральной схеме с функциональными модулями, причем функциональные модули включают в себя центральный блок обработки, посредством которого могут обрабатываться данные и выполняться программы, и кэш-память. Техническим результатом является обеспечение защиты от несанкционированного доступа и манипуляций. Интегральная схема для обработки данных с функциональными модулями, включающими в себя центральный блок обработки, посредством которого могут обрабатываться данные и выполняться программы, кэш-память, блок шифрования, посредством которого данные могут зашифровываться и расшифровываться, датчик безопасности, посредством которого может контролироваться, по меньшей мере, один рабочий параметр (f, Т, U) интегральной схемы, причем в качестве рабочего параметра (f, Т, U) контролируется состояние защитного слоя на интегральной схеме, первый блок памяти, причем для контролируемого рабочего параметра (f, Т, U) задается граничное значение, рабочий параметр (f, Т, U) измеряется и сравнивается с граничным значением, и при превышении граничного значения или уменьшении ниже граничного значения содержание первого блока памяти стирается. 6 н. и 11 з.п. ф-лы, 1 ил.
Description
Изобретение относится к устройству с интегральной схемой и к интегральной схеме с функциональными модулями, причем функциональные модули включают в себя центральный блок обработки, посредством которого обрабатываются данные и выполняются программы, и кэш-память.
Устройства с интегральными схемами вышеописанного типа находят в настоящее время широкое применение во всех предметах повседневного спроса с встроенной электроникой. Приборы для электронной обработки данных, связи или записи данных содержат, в зависимости от типа обрабатываемых данных, средства, которые ограничивают считывание, запись данных или доступ к данным для их изменения. Тем самым данные должны быть защищены от неограниченного доступа или манипуляций. В частности, в области будущего поколения бортовых самописцев, цифровых тахографов, защита регистрируемых данных от манипулирования имеет очень большое значение.
Нынешние защищенные от манипулирования системы с высокими требованиями по обеспечению защиты состоят обычно из нескольких дискретных конструктивных узлов, с которыми связаны различные функции, например центральный блок обработки, блок шифрования и различные блоки памяти обычно образуют, соответственно, отдельный блок, который соединяется с остальными блоками. Требование наличия нескольких конструктивных узлов и их компоновка, а также согласование друг с другом приводят к высоким затратам при серийном производстве.
Исходя из проблем и недостатков уровня техники, задача настоящего изобретения заключается в том, чтобы создать устройство вышеназванного типа, которое удовлетворяет самым высоким требованиям по обеспечению защиты от манипулирования, при одновременной пригодности для серийного производства при более низких затратах.
Соответствующая изобретению задача решается посредством интегральной схемы вышеуказанного типа, которая содержит блок шифрования в качестве функционального модуля, посредством которого данные или программные коды могут зашифровываться и расшифровываться.
За счет того, что блок шифрования в качестве функционального модуля интегральной схемы представляет собой элемент этого конструктивного узла, при изготовлении и дальнейшем совершенствовании устройства с соответствующей изобретению интегральной схемой, можно сэкономить на дополнительной подготовке, монтаже и настройке для согласования со смежными конструктивными элементами. На основе синэргического эффекта, обеспечивается дополнительное существенное преимущество, заключающееся в том, что блок шифрования лишь с большим трудом можно было бы отделить от интегральной схемы, в связи с чем, все попытки манипулирования будут обречены на неудачу.
Манипулирование соответствующей изобретению интегральной схемой, в частности, отделение отдельных функциональных модулей, оказывается особенно проблематичным, если интегральная схема выполнена как полупроводниковый чип, в частности, если отдельные функциональные модули сопряжены друг с другом подобно элементам головоломки таким образом, что отдельные функциональные модули невозможно распознать по отдельности. Для этого могут применяться, например, особенно сложные геометрические переплетения, так что перемешанные друг с другом полупроводниковые структуры уже невозможно будет распознать по отдельности как таковые, посредством анализа в целях манипулирования.
Дополнительная защита от манипулирования обеспечивается в том случае, если функциональные модули включают в себя первую память, в которой сохранены криптографические ключи. Интеграция подобной первой памяти затрудняет целенаправленный доступ и целенаправленное считывание криптографических ключей.
Затраты на обращение с криптографическими ключами изготовителем прибора полностью перекрываются за счет дополнительного выигрыша от защищенности, если функциональные модули включают в себя генератор случайных чисел, который автономным образом вырабатывает криптографические ключи. Эти ключи могут предпочтительным образом сохраняться в первой памяти.
Предпочтительным образом, в качестве еще одного функционального модуля в интегральную схему могут быть включены часы реального времени, корректное функционирование которых также имеет большую важность для защиты от манипулирования.
Для того чтобы не только затруднить манипулирование, но сделать его невозможным, предпочтительным образом, сенсорные средства защиты могут интегрироваться в интегральную схему в качестве функционального модуля, посредством которого может контролироваться, по меньшей мере, один рабочий параметр интегральной схемы. Подходящими параметрами для контроля являются, например, тактовая частота часов реального времени, системная тактовая частота или тактовая частота центрального процессора, или рабочая температура, или рабочее напряжение интегральной схемы, или состояние защитного слоя на интегральной схеме, или комбинация названных рабочих параметров. Если интегральная схема выполнена как полупроводниковый конструктивный элемент, то контроль состояния защитного слоя на интегральной схеме является особенно эффективным, так как защитный слой должен быть разрушен, чтобы механически получить доступ к структуре полупроводникового чипа. При этом предпочтительно, если защитный слой выполнен в качестве активного защитного слоя и непосредственно нанесен на кристалл полупроводникового чипа. Предпочтительный вариант осуществления предусматривает, что активный защитный слой состоит из, по меньшей мере, одного удлиненного электрического проводника, который проходит вдоль поверхности кристалла, в частности, на участках в виде параллельных друг другу дорожек. Контроль может заключаться в контроле омического сопротивления электрического проводника, причем предпочтительным образом, изменение значения сопротивления, которое может быть обусловлено разрушением электрического проводника, вызывает стирание подлежащих защите данных. Предпочтительным образом, микроконтроллер переводится в защищенное состояние, например, устанавливается в исходное состояние. Таким способом система «интегральной схемы», соответствующая изобретению, обеспечивает самозащиту.
Предпочтительным образом, контроль рабочего параметра реализуется таким образом, что, по меньшей мере, задается граничное значение для контролируемого рабочего параметра, рабочий параметр измеряется и сравнивается с граничным значением, и, при превышении граничного значения или уменьшении ниже граничного значения, содержание первой памяти стирается. Предпочтительным образом, граничное значение выбирается таким образом, чтобы заданные величины нормального режима не приводили к прерыванию функционирования устройства, например, для применения на автомобилях, чтобы при температуре -40оС еще не происходило стирания данных.
Удобство в обращении и защищенность соответствующей изобретению интегральной схемы повышаются дополнительно в том случае, если она размещается в корпусе и имеет выведенные из корпуса соединительные контакты. В соответствии с этим для механического манипулирования следовало бы сначала открыть корпус.
Высокая степень интеграции соответствующей изобретению интегральной схемы может достигаться в том случае, если отдельные функциональные модули имеют, по существу, плоскую протяженность и в направлении нормали к плоскости размещены рядом друг с другом. Так, например, центральный блок управления может размещаться как уложенный в стопку вместе с различными блоками памяти и другими функциональными модулями.
Предпочтительным образом, попытки взлома для получения сведений о функциональном состоянии из режима тока питания интегральной схемы могут предотвращаться в том случае, если функциональные модули содержат встроенный регулятор напряжения, который регулирует рабочее напряжение и таким способом обеспечивает относительное маскирование рабочих параметров для постороннего наблюдателя.
Особые преимущества обеспечиваются соответствующей изобретению интегральной схемой в устройстве со вторым блоком памяти, который посредством шины данных связан с соответствующей изобретению интегральной схемой, в этом втором блоке памяти сохранены в зашифрованном виде данные или программный код, причем второй блок памяти содержит ячейки памяти, которые имеют, соответственно, адрес памяти, и каждая ячейка памяти обеспечивает прямое обращение к ней для считывания или записи. Чтобы все устройство защитить от отказа внешнего источника питания, целесообразно соединить его с батареей питания, так что питающее напряжение поддерживается и при отсутствии другого энергопитания. Можно также сэкономить затраты, если второй блок памяти экономичным образом выполнить как энергозависимый и обеспечить его поддержку посредством батареи питания.
В качестве альтернативы или в дополнение ко второму блоку памяти может оказаться целесообразным использование третьего блока питания, который соединяется с интегральной схемой посредством шины данных и выполнен как энергонезависимый блок, в частности, как флэш-память или ПЗУ, причем в третьем блоке памяти сохранены, предпочтительно в зашифрованном виде, данные или программный код.
Особенно предпочтительной является буферизация сенсорных средств защиты с помощью батареи питания. В качестве альтернативы, или в дополнение к этому, в корпусе может быть предусмотрен встроенный вспомогательный источник энергии, например, конденсатор, который, в случае зафиксированной попытки манипулирования, обеспечивает энергию для стирания содержимого блока памяти, в частности, первого блока памяти.
Далее изобретение описано более подробно на конкретном примере выполнения. Наряду с данным примером выполнения, из представленного описания изобретения для специалиста в данной области техники были бы очевидны многочисленные другие возможности выполнения. В частности, изобретение также включает в себя комбинации признаков, которые вытекают из комбинаций пунктов формулы изобретения, если даже на это не дается ссылка в явном виде. На чертеже показано схематичное представление соответствующего изобретению устройства.
На чертеже показана интегральная схема 1 с различными функциональными модулями 2, которая соединена с внешними конструктивными элементами 3. Интегральная схема содержит, наряду с центральным блоком 4 обработки, еще другие функциональные модули 2, а именно, кэш-память 5, блок 6 шифрования, первый блок 7 памяти, часы 8 реального времени, генератор 80 случайных чисел, сенсорное средство 9 защиты. Кроме того, регулятор 10 напряжения и вспомогательный источник 12 энергии являются встроенными конструктивными элементами интегральной схемы 1, выполненной в виде полупроводникового чипа 13. Центральный блок 4 обработки обрабатывает данные или исполняет программу, которую он считывает посредством шины 15 данных из кэш-памяти 5.
Кэш-память 5 соединена с блоком 6 шифрования посредством второй шины 16 данных. Блок 6 шифрования считывает из второго или третьего блока 40, 41 памяти посредством адресной шины 32 данных зашифрованные данные или код, расшифровывает их с помощью сохраненного в первом блоке 7 памяти криптографического ключа 18 и записывает их в кэш-память или в другой внутренний регистр центрального блока 4 обработки. Криптографические ключи 18 перед этим были выработаны генератором 80 случайных чисел. Генератор 80 случайных чисел применяет для выработки криптографических ключей 18, которые сохранены в первом блоке 7 памяти, например начальные значения из статистических колебаний (шумов) внутренних физических измеренных величин, таких как температура чипа, напряжение питания, тактовая частота.
Сенсорное средство 9 защиты контролирует, наряду с рабочей температурой Т, рабочим напряжением U, тактовой частотой f, также омическое сопротивление R защитного слоя 20, который состоит из, по существу, параллельных друг другу дорожек электрического проводника 21, которые нанесены непосредственно на кристалл полупроводникового чипа 13. Измеренное сопротивление R постоянно сравнивается с граничным значением, превышение граничного значения вызывает стирание центральным блоком 4 обработки содержимого первого блока 7 памяти, причем интегральная схема 1 затем переводится в защищенное состояние, например, путем установки в исходное состояние.
Интегральная схема 1 помещена в корпус 30, который имеет соединительные контакты 31, которые, по меньшей мере, частично соединены с адресной шиной 32 данных. Посредством адресной шины 32 данных интегральная схема 1 обменивается данными со вторым блоком 40 памяти и третьим блоком 41 памяти. Второй блок 40 памяти выполнен как энергозависимое ОЗУ и посредством батареи 43 защищается от пропадания напряжения питания, так же, как и интегральная схема 1. Третий блок 41 памяти выполнен как энергонезависимый блок, в виде флэш-памяти или ПЗУ. Данные, сохраненные во втором блоке 40 памяти и в третьем блоке 41 памяти, зашифровываются с помощью криптографических ключей 18 и при каждом доступе зашифровываются и расшифровываются с помощью блока 6 шифрования.
Claims (17)
1. Интегральная схема (1) для обработки данных с функциональными модулями (2), причем функциональные модули (2) включают в себя центральный блок (4) обработки, посредством которого могут обрабатываться данные и выполняться программы, и кэш-память (5), причем функциональные модули (2) включают в себя блок (6) шифрования, посредством которого данные могут зашифровываться и расшифровываться, и функциональные модули (2) включают в себя датчик (9) безопасности, посредством которого может контролироваться, по меньшей мере, один рабочий параметр (f, Т, U) интегральной схемы (1), отличающаяся тем, что в качестве рабочего параметра (f, Т, U) контролируется состояние защитного слоя (20) на интегральной схеме (1), при этом функциональные модули (2) включают в себя первый блок (7) памяти, причем для контролируемого рабочего параметра (f, Т, U) задается граничное значение, рабочий параметр (f, Т, U) измеряется и сравнивается с граничным значением, и при превышении граничного значения или уменьшении ниже граничного значения содержание первого блока (7) памяти стирается.
2. Интегральная схема (1) по п.1, отличающаяся тем, что функциональные модули (2) включают в себя генератор (80) случайных чисел.
3. Интегральная схема (1) по п.1, отличающаяся тем, что функциональные модули (2) включают в себя первый блок (7) памяти, в котором сохранены криптографические ключи (18).
4. Интегральная схема (1) по пп.2 и 3, отличающаяся тем, что криптографические ключи (18), которые сохранены в первом блоке (7) памяти, вырабатываются генератором (80) случайных чисел.
5. Интегральная схема (1) по п.1, отличающаяся тем, что функциональные модули (2) включают в себя часы (8) реального времени.
6. Интегральная схема (1) по п.1, отличающаяся тем, что контролируемый рабочий параметр (f, Т, U) дополнительно представляет собой тактовую частоту (f) часов (8) реального времени, и/или рабочую температуру (Т) в любой конкретной точке интегральной схемы (1), и/или рабочее напряжение (U) интегральной схемы (1).
7. Интегральная схема (1) по п.1, отличающаяся тем, что она размещена в корпусе (30) и имеет выведенные из корпуса (30) соединительные контакты (31).
8. Интегральная схема (1) по п.1, отличающаяся тем, что отдельные функциональные модули (2) имеют, по существу, плоскую протяженность и в направлении нормали к плоскости размещены рядом друг с другом.
9. Интегральная схема (1) по п.1, отличающаяся тем, что функциональные модули (2) содержат встроенный регулятор напряжения, который регулирует рабочее напряжение (U).
10. Интегральная схема (1) по п.1, отличающаяся тем, что она выполнена как полупроводниковый чип (13).
11. Интегральная схема (1) по п.10, отличающаяся тем, что полупроводниковые структуры отдельных функциональных модулей (2) сопряжены друг с другом в форме особенно сложных геометрических переплетений для предотвращения возможности распознавания отдельных функциональных модулей.
12. Интегральная схема (1) по п.10, отличающаяся тем, что на кристалл полупроводникового чипа (13) непосредственно нанесен активный защитный слой (20), который состоит из, по меньшей мере, одного удлиненного электрического проводника (21), который проходит вдоль поверхности кристалла, в частности на участках в виде параллельных друг другу дорожек.
13. Устройство для обработки данных с интегральной схемой (1) по любому из пп.1-12, отличающееся тем, что интегральная схема (1) посредством шины (32) данных соединена со вторым блоком (40) памяти (ПЗУ), в котором сохранены в зашифрованном виде данные, причем второй блок (40) памяти содержит ячейки памяти, которые имеют, соответственно, адрес памяти, и каждая ячейка памяти обеспечивает прямое обращение к ней для считывания или записи.
14. Устройство для обработки данных с интегральной схемой (1) по любому из пп.1-12, отличающееся тем, что второй блок (40) памяти является энергозависимым и соединен с батареей (43), так что питающее напряжение поддерживается при отсутствии другого энергопитания.
15. Устройство для обработки данных с интегральной схемой (1) по любому из пп.1-12, отличающееся тем, что интегральная схема (1) посредством шины (32) данных соединена с энергонезависимым третьим блоком (41) памяти, в частности флэш-памятью или ПЗУ, в котором сохранены в зашифрованном виде данные или программный код.
16. Устройство для обработки данных с интегральной схемой (1) по п.1, отличающееся тем, что датчик (9) безопасности соединен с батареей (43), так что питающее напряжение поддерживается при отсутствии другого энергопитания.
17. Устройство для обработки данных с интегральной схемой (1) по п.1, отличающееся тем, что датчик (9) безопасности соединен с встроенным в корпус (30) вспомогательным источником (12) питания, который обеспечивает энергию для стирания содержимого первого блока (7) памяти.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004014435A DE102004014435A1 (de) | 2004-03-24 | 2004-03-24 | Anordnung mit einem integrierten Schaltkreis |
DE102004014435.4 | 2004-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2006137366A RU2006137366A (ru) | 2008-04-27 |
RU2412479C2 true RU2412479C2 (ru) | 2011-02-20 |
Family
ID=34961946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2006137366/08A RU2412479C2 (ru) | 2004-03-24 | 2005-03-10 | Устройство с интегральной схемой |
Country Status (8)
Country | Link |
---|---|
US (1) | US8577031B2 (ru) |
EP (1) | EP1728137A1 (ru) |
JP (1) | JP2007535736A (ru) |
CN (1) | CN1934517A (ru) |
BR (1) | BRPI0509073A (ru) |
DE (1) | DE102004014435A1 (ru) |
RU (1) | RU2412479C2 (ru) |
WO (1) | WO2005098567A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2585988C1 (ru) * | 2015-03-04 | 2016-06-10 | Открытое Акционерное Общество "Байкал Электроникс" | Устройство шифрования данных (варианты), система на кристалле с его использованием (варианты) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007008293B4 (de) * | 2007-02-16 | 2010-02-25 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum gesicherten Speichern und zum gesicherten Lesen von Nutzdaten |
WO2009004505A1 (en) * | 2007-07-05 | 2009-01-08 | Nxp B.V. | Microprocessor in a security-sensitive system |
DE102007048284A1 (de) * | 2007-09-27 | 2009-04-09 | Continental Automotive Gmbh | Geschwindigkeitsdatenübertragungseinrichtung |
DE102008061710A1 (de) | 2008-12-12 | 2010-06-17 | Continental Automotive Gmbh | Verfahren zum Betreiben einer Sensorvorrichtung und Sensorvorrichtung |
DE102008054627A1 (de) * | 2008-12-15 | 2010-06-17 | Robert Bosch Gmbh | Steuergerät mit dem Verfahren zum Manipulationsschutz Computerprogramm, Computerprogrammprodukt |
US8812871B2 (en) * | 2010-05-27 | 2014-08-19 | Cisco Technology, Inc. | Method and apparatus for trusted execution in infrastructure as a service cloud environments |
US8990582B2 (en) * | 2010-05-27 | 2015-03-24 | Cisco Technology, Inc. | Virtual machine memory compartmentalization in multi-core architectures |
EP2506176A1 (en) * | 2011-03-30 | 2012-10-03 | Irdeto Corporate B.V. | Establishing unique key during chip manufacturing |
FR2980285B1 (fr) * | 2011-09-15 | 2013-11-15 | Maxim Integrated Products | Systemes et procedes de gestion de cles cryptographiques dans un microcontroleur securise |
US8861728B2 (en) * | 2012-10-17 | 2014-10-14 | International Business Machines Corporation | Integrated circuit tamper detection and response |
DE102013109096A1 (de) * | 2013-08-22 | 2015-02-26 | Endress + Hauser Flowtec Ag | Gegen Manipulation geschütztes elektronisches Gerät |
US10216963B2 (en) * | 2016-12-12 | 2019-02-26 | Anaglobe Technology, Inc. | Method to protect an IC layout |
KR20190075363A (ko) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈 |
DE102019209355A1 (de) | 2019-06-27 | 2020-12-31 | Audi Ag | Steuergerät für ein Kraftfahrzeug und Kraftfahrzeug |
DE102019006834A1 (de) * | 2019-09-21 | 2021-03-25 | Thomas Hoffermann | USB-Stick mit Manipulationsschutz |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2182176B (en) | 1985-09-25 | 1989-09-20 | Ncr Co | Data security device for protecting stored data |
US4860351A (en) * | 1986-11-05 | 1989-08-22 | Ibm Corporation | Tamper-resistant packaging for protection of information stored in electronic circuitry |
GB9101207D0 (en) * | 1991-01-18 | 1991-02-27 | Ncr Co | Data security device |
US5343616B1 (en) | 1992-02-14 | 1998-12-29 | Rock Ltd | Method of making high density self-aligning conductive networks and contact clusters |
US5473692A (en) * | 1994-09-07 | 1995-12-05 | Intel Corporation | Roving software license for a hardware agent |
US5533123A (en) | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
DE19512266C2 (de) | 1994-09-23 | 1998-11-19 | Rainer Jacob | Diebstahlschutzsystem für Fahrzeuge |
RU94036200A (ru) | 1994-09-28 | 1996-07-10 | Н.Б. Петров | Резервируемая микросхема |
RU95103311A (ru) | 1995-03-07 | 1996-11-27 | А.Г. Соколов | Интегральная схема акселерометра |
US5943421A (en) | 1995-09-11 | 1999-08-24 | Norand Corporation | Processor having compression and encryption circuitry |
US5824571A (en) * | 1995-12-20 | 1998-10-20 | Intel Corporation | Multi-layered contacting for securing integrated circuits |
JP3440763B2 (ja) * | 1996-10-25 | 2003-08-25 | 富士ゼロックス株式会社 | 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置 |
US5828753A (en) | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
US5861662A (en) * | 1997-02-24 | 1999-01-19 | General Instrument Corporation | Anti-tamper bond wire shield for an integrated circuit |
US7110227B2 (en) * | 1997-04-08 | 2006-09-19 | X2Y Attenuators, Llc | Universial energy conditioning interposer with circuit architecture |
JP3295346B2 (ja) * | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
US6198250B1 (en) | 1998-04-02 | 2001-03-06 | The Procter & Gamble Company | Primary battery having a built-in controller to extend battery run time |
US6523118B1 (en) * | 1998-06-29 | 2003-02-18 | Koninklijke Philips Electronics N.V. | Secure cache for instruction and data protection |
US6330668B1 (en) | 1998-08-14 | 2001-12-11 | Dallas Semiconductor Corporation | Integrated circuit having hardware circuitry to prevent electrical or thermal stressing of the silicon circuitry |
US6496119B1 (en) | 1998-11-05 | 2002-12-17 | Infineon Technologies Ag | Protection circuit for an integrated circuit |
EP1041482A1 (de) | 1999-03-26 | 2000-10-04 | Siemens Aktiengesellschaft | Manipulationssichere integrierte Schaltung |
DE59913908D1 (de) | 1999-05-15 | 2006-11-23 | Scheidt & Bachmann Gmbh | Vorrichtung zur Sicherung elektronischer Schaltungen gegen unberechtigten Zugang |
GB9930145D0 (en) * | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
US7005733B2 (en) * | 1999-12-30 | 2006-02-28 | Koemmerling Oliver | Anti tamper encapsulation for an integrated circuit |
GB2365153A (en) * | 2000-01-28 | 2002-02-13 | Simon William Moore | Microprocessor resistant to power analysis with an alarm state |
TW492114B (en) * | 2000-06-19 | 2002-06-21 | Advantest Corp | Method and apparatus for edge connection between elements of an integrated circuit |
DE10044837C1 (de) * | 2000-09-11 | 2001-09-13 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung |
JP2002175689A (ja) * | 2000-09-29 | 2002-06-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
WO2003015169A1 (fr) * | 2001-08-07 | 2003-02-20 | Renesas Technology Corp. | Dispositif semi-conducteur et carte ci |
GB0202431D0 (en) * | 2002-02-02 | 2002-03-20 | F Secure Oyj | Method and apparatus for encrypting data |
JP2004007472A (ja) * | 2002-03-22 | 2004-01-08 | Toshiba Corp | 半導体集積回路、データ転送システム、及びデータ転送方法 |
US6967350B2 (en) * | 2002-04-02 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Memory structures |
-
2004
- 2004-03-24 DE DE102004014435A patent/DE102004014435A1/de not_active Withdrawn
-
2005
- 2005-03-10 US US10/599,230 patent/US8577031B2/en active Active
- 2005-03-10 BR BRPI0509073-3A patent/BRPI0509073A/pt not_active IP Right Cessation
- 2005-03-10 RU RU2006137366/08A patent/RU2412479C2/ru active
- 2005-03-10 EP EP05716983A patent/EP1728137A1/de not_active Ceased
- 2005-03-10 CN CNA2005800090492A patent/CN1934517A/zh active Pending
- 2005-03-10 WO PCT/EP2005/051072 patent/WO2005098567A1/de active Application Filing
- 2005-03-10 JP JP2007504396A patent/JP2007535736A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2585988C1 (ru) * | 2015-03-04 | 2016-06-10 | Открытое Акционерное Общество "Байкал Электроникс" | Устройство шифрования данных (варианты), система на кристалле с его использованием (варианты) |
Also Published As
Publication number | Publication date |
---|---|
EP1728137A1 (de) | 2006-12-06 |
RU2006137366A (ru) | 2008-04-27 |
CN1934517A (zh) | 2007-03-21 |
JP2007535736A (ja) | 2007-12-06 |
BRPI0509073A (pt) | 2007-08-21 |
DE102004014435A1 (de) | 2005-11-17 |
US20080219441A1 (en) | 2008-09-11 |
US8577031B2 (en) | 2013-11-05 |
WO2005098567A1 (de) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2412479C2 (ru) | Устройство с интегральной схемой | |
US5708715A (en) | Integrated circuit device with function usage control | |
JP4349389B2 (ja) | データ記憶装置、および、通信装置 | |
US20120185636A1 (en) | Tamper-Resistant Memory Device With Variable Data Transmission Rate | |
US6512454B2 (en) | Tamper resistant enclosure for an electronic device and electrical assembly utilizing same | |
US7178039B2 (en) | Method and arrangement for the verification of NV fuses as well as a corresponding computer program product and a corresponding computer-readable storage medium | |
Immler et al. | B-TREPID: Batteryless tamper-resistant envelope with a PUF and integrity detection | |
ES2675072T3 (es) | Criptoprocesador con protección de datos mejorada | |
US7982488B2 (en) | Phase-change memory security device | |
JP4093610B2 (ja) | 半導体チップ用セキュリティーデバイス | |
JP2008033594A (ja) | データ記憶装置、電力制御方法、並びに、通信装置 | |
CN100397284C (zh) | 具有非易失存储器模块的电路装置以及对非易失存储器模块中的数据进行加密/解密的方法 | |
WO2008127433A2 (en) | Memory protection system | |
CN101512660A (zh) | 检测基于辐射的攻击 | |
US10489614B2 (en) | Tamper detecting cases | |
KR101789846B1 (ko) | 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈 | |
US20090314841A1 (en) | Ic card and authentication processing method in ic card | |
RU2458389C2 (ru) | Однокристальный компьютер и тахограф | |
FR2960328B1 (fr) | Procede de gestion de circuits integres avec generation interne d'une cle personnelle d'authentification | |
Anagnostopoulos et al. | Attacking SRAM PUFs using very-low-temperature data remanence | |
US20090158011A1 (en) | Data processing system | |
US20030133241A1 (en) | Method and arrangement for protecting digital parts of circuits | |
Lemke | Embedded security: Physical protection against tampering attacks | |
JP6396119B2 (ja) | Icモジュール、icカード、及びicカードの製造方法 | |
US20080187133A1 (en) | Encryption code processing circuit, operation device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PC41 | Official registration of the transfer of exclusive right |
Effective date: 20110831 |