WO2005098567A1 - Anordnung mit einem integrierten schaltkreis - Google Patents

Anordnung mit einem integrierten schaltkreis Download PDF

Info

Publication number
WO2005098567A1
WO2005098567A1 PCT/EP2005/051072 EP2005051072W WO2005098567A1 WO 2005098567 A1 WO2005098567 A1 WO 2005098567A1 EP 2005051072 W EP2005051072 W EP 2005051072W WO 2005098567 A1 WO2005098567 A1 WO 2005098567A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuit
memory
function modules
data
arrangement
Prior art date
Application number
PCT/EP2005/051072
Other languages
English (en)
French (fr)
Inventor
Andreas Lindinger
Gerhard Rombach
Roland Lange
Jochen Kiemes
Karl Asperger
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to EP05716983A priority Critical patent/EP1728137A1/de
Priority to BRPI0509073-3A priority patent/BRPI0509073A/pt
Priority to JP2007504396A priority patent/JP2007535736A/ja
Priority to US10/599,230 priority patent/US8577031B2/en
Publication of WO2005098567A1 publication Critical patent/WO2005098567A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2101—Auditing as a secondary aspect

Definitions

  • the invention relates to an arrangement with an integrated circuit and an integrated circuit with function modules, the function modules comprising a central processing unit, by means of which data can be processed and programs can be executed, and a cache memory.
  • Previously tamper-proof systems with high security requirements regularly consist of several discrete assemblies, to which different functions are assigned, for example a central processing unit, an encryption unit and various memories are each regularly an independent unit that is connected to the other units.
  • the requirement of several assemblies and their combination and coordination with each other goes hand in hand with high costs in series production.
  • the object of the invention is to create an arrangement of the type mentioned at the outset which satisfies the highest requirements of security against manipulation and at the same time is suitable for series production at lower costs.
  • the object according to the invention is achieved by means of an integrated circuit of the type mentioned at the outset, which comprises an encryption unit as a function module, by means of which data or program code can be encrypted and decrypted.
  • an encryption unit as a functional module of the integrated circuit is an element of this component, the additional provision, assembly and adjustment to surrounding components can be saved in the manufacture and development of an arrangement with an integrated circuit according to the invention.
  • the encryption unit is difficult to separate from the integrated circuit, of which it is a component, and attempts at manipulation are therefore doomed to fail.
  • an integrated circuit according to the invention in particular the separation of individual function modules, is particularly difficult if the integrated circuit is designed as a semiconductor chip, in particular if individual function modules interlock like a puzzle, in such a way that individual function modules are no longer discreetly recognizable.
  • Particularly complex geometrical entanglements can be selected here, so that the semiconductor structures mixed together can be analyzed with the intention of manipulation, can no longer be recognized as separable.
  • the function modules comprise a first memory in which cryptological keys are stored.
  • the integration of such a first memory makes targeted access and targeted reading of the cryptological keys difficult.
  • the effort for managing cryptological keys by the manufacturer of the devices is completely eliminated with additional security gain if the function modules comprise a random number generator (RNG) which generates the cryptological keys as it were autonomously.
  • RNG random number generator
  • a real-time clock can advantageously be integrated into the integrated circuit, the correct function of which is also highly relevant for security against manipulation.
  • a safety sensor can advantageously be integrated in the circuit as a function module, by means of which at least one operating parameter of the integrated circuit can be monitored.
  • Suitable operating parameters for monitoring are, for example, the clock frequency of the real-time clock, the system or CPU clock, or an operating temperature, or an operating voltage of the integrated circuit, or the state of a protective layer on the integrated circuit, or a combination of the aforementioned operating parameters.
  • the monitoring of the state of a protective layer on the integrated circuit is particularly effective since the protective layer must be destroyed in order to mechanically access the structure of the semiconductor chip.
  • the protective layer is formed as an active protective layer and is applied directly to the die of the semiconductor chip.
  • the active protective layer consists of at least one elongated electrical line which runs along the surface of the die, in particular in sections in mutually parallel paths.
  • the monitoring can be, for example, a monitoring of the ohmic resistance of the electrical line, wherein a change in the resistance value, which suggests a destruction of the electrical line, advantageously deletes the data to be protected.
  • the microcontroller is preferably brought into a secure state, for example a reset. In this way, the "integrated circuit" system according to the invention becomes comparatively intrinsically safe.
  • the monitoring of the operating parameter is expediently designed in such a way that at least one limit value is specified for the operating parameter to be monitored, which: measures operating parameters and compares them with the limit value, and deletes the content of the first memory when the limit value is exceeded or fallen below becomes.
  • the limit value is expediently to be selected such that the specifications of normal operation do not lead to an interruption in the function of the arrangement, for example in the automotive sector at a temperature of -40 ° C. the data is not yet deleted.
  • the manageability and safety of the integrated circuit according to the invention is additionally increased if it is arranged in a housing and has connection contacts led out of the housing. Accordingly, for the purpose of mechanical manipulation, the housing must first be opened.
  • a higher integration of the circuit according to the invention can be achieved "if individual function modules have an essentially flat extension and are arranged adjacent to one another in the direction of the surface normals.
  • the central processing unit can be stacked with different memories or other function modules.
  • Attacks that infer conclusions about the functional state from the behavior of the supply current of the integrated circuit can advantageously be warded off if the functional modules include an integrated voltage regulator that regulates the operating voltage and in this way comparatively noises these operating parameters to the outside.
  • the integrated circuit according to the invention has particular advantages in an arrangement with a second memory which is connected to the integrated circuit according to the invention by means of a data bus, in which second memory data or program code are stored in encrypted form and which has memory cells, each of which has a memory address and each memory cell can be addressed directly by reading or writing.
  • a data bus in which second memory data or program code are stored in encrypted form and which has memory cells, each of which has a memory address and each memory cell can be addressed directly by reading or writing.
  • a Battery is connected, so that the voltage supply is maintained in the absence of any other power supply. In this respect, costs can also be saved if the second memory is inexpensively volatile and is buffered by means of the battery.
  • a third memory can be expedient, which is connected to the integrated circuit by means of a data bus and is non-volatile, in particular as a flash. or ROM is formed, the data or program code preferably being stored in encrypted form in the third memory.
  • Buffering of the safety sensors by means of a battery is particularly advantageous.
  • an auxiliary energy source for example a capacitor, integrated in the housing can be provided, which provides the energy in the event of a registered manipulation attempt to erase the memories, in particular the first memory.
  • FIG. 1 is a schematic representation of an inventive arrangement.
  • FIG. 1 shows an integrated circuit 1 with various function modules 2, which is connected to external components 3.
  • the integrated circuit has further function modules 2, namely a cache memory 5, an encryption unit 6, a first memory 7, a real-time clock 8, a random number generator 80 and a safety sensor system 9.
  • function modules 2 namely a cache memory 5, an encryption unit 6, a first memory 7, a real-time clock 8, a random number generator 80 and a safety sensor system 9.
  • a voltage regulator 10 and an auxiliary power source 12 integrated components of the integrated circuit 1 designed as a semiconductor chip 13.
  • the central processing unit 4 processes data or executes programs which it reads out of the cache memory 5 by means of a first data bus 15.
  • the cache memory 5 is connected to the encryption unit 6 by means of a second data bus 16.
  • the encryption unit 6 reads the encrypted data or code from the second or third memory 40, 41 using the address data bus 32, decrypts it using the cryptographic key 18 stored in the first memory 7 and writes it to the cache or to others internal registers of the central processing unit 4.
  • the cryptological keys 18 have previously been generated by the random number generator 80.
  • the random number generator 80 uses, for example, the start values from the statistical fluctuations (noise) of internal, physical measured variables, such as chip temperature, supply voltage, clock frequency, to generate the cryptographic keys 18 which are stored in the first memory 7; ,
  • the safety sensor system 9 In addition to the operating temperature T, the operating voltage M, the clock frequency f, the safety sensor system 9 also monitors the ohmic resistance R of a protective layer 20, which consists of there are essentially mutually parallel tracks of an electrical line 21 which are applied directly to the die of the semiconductor chip 13.
  • the measured resistance R is permanently compared with a limit value, and if the limit value is exceeded, the central processing unit 4 causes the first memory 7 to be erased, the integrated circuit 1 subsequently being transferred to a secure state, for example a reset.
  • the integrated circuit 1 is surrounded by a housing 30 which has connection contacts 3-1 which are at least partially connected to an address data bus 32.
  • the integrated circuit 1 exchanges data with a second memory 40 and a third memory 41 by means of the address data bus 32.
  • the second memory 40 is designed as volatile RAM and is protected against voltage failure by means of a battery 43, as is the integrated circuit 1.
  • the third memory 41 is designed as a non-volatile flash or ROM.
  • the data stored in the second memory 40 and third memory 41 are encrypted using the cryptological key 18 and are encrypted or decrypted each time they are accessed using the: encryption unit 6.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

Die Erfindung betrifft einen Integrierten Schaltkreis (1) mit Funktionsmodulen (2), wobei die Funktionsmodule (2) eine zentrale Verarbeitungseinheit (4), mittels welcher Daten ver­arbeitbar und Programme ausführbar sind, und einen Cachespei­cher (5) umfassen. Die Gewährleistung einer Manipulationssicherheit derartiger Module ist bislang sehr aufwendig und geht mit hohen Kosten einher. Hier schafft die Erfindung Ab­hilfe, indem die Funktionsmodule (2) eine Verschlüsselungs­einheit (6) umfassen, mittels welcher Daten verschlüsselbar und entschlüsselbar sind.

Description

Beschreibung
Anordnung mit einem integrierten Schaltkreis
Die Erfindung betrifft eine Anordnung mit einem integrierten Schaltkreis und einen integrierten Schaltkreis mit Funktionsmodulen, wobei die Funktionsmodule eine zentrale Verarbeitungseinheit, mittels welcher Daten verarbeitbar und Programme ausführbar sind, und einen Cachespeicher umfassen.
Anordnungen mit integrierten Schaltkreisen der vorbeschriebenen Art finden sich heutzutage nahezu in sämtlichen Gebrauchsgegenständen mit integrierter Elektronik. Geräte zur elektronischen Datenverarbeitung, Kommunikation oder zur Auf- Zeichnung von Daten weisen, je nach Art der behandelten Daten, Vorkehrungen auf, die den Lese-, Schreib- oder Änderungszugriff auf die Daten einschränken. Hierdurch sollen Daten vor öffentlicher Zugänglichkeit oder Manipulation geschützt werden. Insbesondere im Bereich der zukünftigen Fahrtschreibergeneration, dem digitalen Tachografen, ist ein Schutz der aufgezeichneten Daten gegen eine Manipulation von höchster Bedeutung.
Bisherige manipulationssichere Systeme mit hohen Sicherheits- anforderungen bestehen regelmäßig aus mehreren diskreten Baugruppen, denen unterschiedliche Funktionen zugeordnet sind, beispielsweise sind eine zentrale Verarbeitungseinheit, eine Verschlüsselungseinheit und verschiedene Speicher jeweils regelmäßig eine eigenständige Einheit, die mit den übrigen Ein- heiten in Verbindung steht. Das Erfordernis mehrerer Baugruppen und deren Zusammenstellung sowie Abstimmung aufeinander geht mit hohen Kosten in der Serienproduktion einher. Ausgehend von den Problemen und Nachteilen des Standes der Technik liegt der Erfindung die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art zu schaffen, welche höchsten Anforderungen der ManipulationsSicherheit genügt und gleich- zeitig eine Eignung für die Serienproduktion bei geringeren Kosten aufweist.
Die erfindungsgemäße Aufgabe wird mittels eines integrierten Schaltkreises der eingangs genannten Art gelöst, welcher eine Verschlüsselungseinheit als Funktionsmodul umfasst, mittels derer Daten oder Programmcode verschlüsselbar und entschlüsselbar sind.
Dadurch, dass eine Verschlusselungseinheit als Funktionsmodul des integrierten Schaltkreises Element dieses Bauteiles ist, kann in der Fertigung und Entwicklung einer Anordnung mit einem erfindungsgemäßen integrierten Schaltkreis die zusätzliche Bereitstellung, Montage und Abstimmung auf umliegende Bauelemente eingespart werden. In syne-rrgetischer Weise ergibt sich der weitere große Vorteil, dass die Verschlüsselungseinheit von dem integrierten Schaltkreis, dessen Bestandteil sie ist, nur schwer zu trennen ist und daher Versuche der Manipulation zum Scheitern verurteilt sind.
Die Manipulation eines erfindungsgemäßen integrierten Schaltkreises, insbesondere die Abtrennung einzelner Funktionsmodule, gestaltet sich besonders schwierig, wenn der integrierte Schaltkreis als Halbleiterchip ausgebildet ist, insbesondere, wenn einzelne Funktionsmodule puzzleartig ineinander greifen, in einer Weise, dass einzelne Funktionsmodule diskret nicht mehr erkennbar sind. Hier können besonders komplexe geometrische Verstrickungen gewählt werden, so dass die miteinander vermischten Halbleiterstrukturen sich mittels einer Analyse in Manipulationsabsicht nicht mehr als solche trennbar erkennen lassen.
Zusätzliche Sicherheit gegen Manipulation wird gewonnen, wenn die Funktionsmodule einen ersten Speicher umfassen, in welchem kryptologische Schlüssel abgespeichert sind. Die Integration eines solchen ersten Speichers erschwert einen gezielten Zugriff und ein gezieltes Auslesen der kryptologischen Schlüssel.
Der Aufwand für eine Verwaltung kryptologischer Schlüssel durch den Hersteller der Geräte entfällt vollständig bei zusätzlichem Sicherheitsgewinn, wenn die Funktionsmodule einen Zufallszahlengenerator (RNG) umfassen, der die kryptologi- sehen Schlüssel gleichsam autonom erzeugt. Diese Schlüssel können zweckmäßig in dem ersten Speicher abgelegt werden.
Mit Vorteil kann als weiteres Funktionsmodul eine Real-Time- Clock in den integrierten Schaltkreis eingegliedert werden, deren korrekte Funktion ebenfalls hohe Relevanz für die Sicherheit gegen Manipulation hat.
Damit der Manipulationsangriff nicht nur erschwert, sondern unmöglich gemacht wird, kann mit Vorteil eine Sicherheitssen- sorik in dem Schaltkreis als Funktionsmodul integriert werden, mittels derer mindestens ein Betriebsparameter des integrierten Schaltkreises überwachbar ist. Geeignete Betriebsparameter für die Überwachung sind beispielsweise die Taktfrequenz der Real-Time-Clock, der System- bzw. CPU-Takt, oder eine Betriebstemperatur, oder eine Betriebsspannung des integrierten Schaltkreises, oder der Zustand einer Schutzschicht auf dem integrierten Schaltkreis, oder eine Kombination der vorgenannten Betriebsparameter. Ist der integrierte Schaltkreis als Halbleiterbauelement ausgebildet, so ist die Überwachung des Zustandes einer Schutzschicht auf dem integrierten Schaltkreis besonders effektiv, da die Schutzschicht zerstört werden muss, um mechanisch auf der Struktur des Halbleiterchips zuzugreifen. Hierbei ist es zweckmäßig, wenn die Schutzschicht als aktive Schutzschicht ausgebildet und direkt auf dem Die des Halbleiterchips aufgebracht ist. Eine zweckmäßige Weiterbildung sieht vor, dass die aktive Schutzschicht aus mindestens einer länglichen elektrischen Leitung besteht, welche entlang der Oberfläche des Dies, insbesondere abschnittsweise in untereinander parallelen Bahnen verläuft. Die Überwachung kann beispielsweise eine Überwachung des ohm- schen Widerstands der elektrischen Leitung sein, wobei zweckmäßig eine Änderung des Widerstandswertes, die auf eine Zer- Störung der elektrischen Leitung schließen lässt, eine Löschung der zu schützenden Daten bewirkt. Vorzugsweise wird der MikroController in einen gesicherten Zustand, beispielsweise Reset, überführt. Auf diese Weise wird das System "integrierter Schaltkreis" nach der Erfindung vergleichsweise eigensicher.
Zweckmäßig gestaltet sich die Überwachung des Betriebsparameters in der Weise, dass mindestens ein Grenzwert für den zu überwachenden Betriebsparameter vorgegeben ist, der: Betriebs- parameter gemessen und mit dem Grenzwert verglichen, wird und bei einem Überschreiten oder Unterschreiten des Grenzwertes der Inhalt des ersten Speichers gelöscht wird. Zweckmäßig ist der Grenzwert so zu wählen, dass die Vorgaben des Mormalbe- triebs nicht zu einer Funktionsunterbrechung der Anordnung führen, beispielsweise im Automotive-Bereich bei einer Temperatur von -40 °C noch keine Löschung der Daten erfolgt. Die Handhabbarkeit und- Sicherheit des erfindungsgemäßen integrierten Schaltkreises erhöht sich zusätzlich, wenn er in einem Gehäuse angeordnet ist und aus dem Gehäuse herausgeführte Anschlusskontak-te aufweist. Zum Zweck einer mechani- sehen Manipulation üs ste demgemäß zunächst das Gehäuse geöffnet werden.
Eine höhere Integration des erfindungsgemäßen Schaltkreises kann erreicht werden, "wenn einzelne Funktionsmodule eine im Wesentlichen flächige Erstreckung aufweisen und in Richtung der Flächennormalen benachbart zueinander angeordnet sind. So kann zum Beispiel die zentrale Verarbeitungseinheit gestapelt mit verschiedenen Spei ehern oder anderen Funktionsmodulen angeordnet werden.
Mit Vorteil können Angriffe, die Rückschlüsse auf den Funktionszustand aus dem Verhalten des Versorgungsstromes des integrierten Schaltkreises schließen, abgewehrt werden, wenn die Funktionsmodule einen integrierten Spannungsregler umfas- sen, der die Betriebsspannung regelt und auf diese Weise nach außen hin diesen Betriebsparameter vergleichsweise verrauscht.
Besondere Vorteile entfaltet der erfindungsgemäße integrierte Schaltkreis in einer Anordnung mit einem zweiten Speicher, der mittels eines Datenbusses mit dem erfindungsgemäßen integrierten Schaltkreis in Verbindung steht, in welchem, zweiten Speicher Daten oder Programmcode verschlüsselt abgelegt sind und der Speicherzellen aufweist, welche jeweils eine Speicheradresse aufweisen und jede Speicherzelle direkt lesend oder schreibend angesprochen werden kann. Um die gesamte Anordnung gegenüber dem. Ausfall einer externen Spannungsversorgung abzusichern, ist es zweckmäßig, wenn sie mit einer Batterie in Verbindung steht, so dass die Spannungsversorg-ung bei einem Fehlen anderer Energieversorgung aufrechterhaltend ist. Insofern lassen sich auch Kosten einsparen, wenn der zweite Speicher kostengünstig flüchtig ausgebildet und mit- tels der Batterie abgepuffert ist.
Ersatzweise oder in Ergänzung zu dem zweiten Speicher kann ein dritter Speicher zweckmäßig sein, der mit dem integrierten Schaltkreis mittels eines Datenbusses in Verbindung steht und nicht flüchtig ausgebildet ist, insbesondere als Flash. oder ROM ausgebildet ist, wobei in dem dritten Speicher die Daten oder Programmcode vorzugsweise verschlüsselt abgelegt sind.
Besonders vorteilhaft ist eine Abpufferung der Sicherheits- sensorik mittels einer Batterie. Alternativ oder in Ergänzung zu dieser Maßnahme kann eine in dem Gehäuse integrierte Hilfsenergiequelle, beispielsweise ein Kondensator, vorgesehen sein, welcher die Energie im Falle eines registrierten Manipulationsversuch.es zum Löschen der Speicher, insbesondere des ersten Speichers, bereitstellt.
Im Folgenden ist die Erfindung anhand eines speziellen Aus - führungsbeispiels zur Verdeutlichung näher beschrieben. Ne-ben diesem Ausführungsbeispiel ergeben sich für den Fachmann aus der hier beschriebenen Erfindung zahlreiche andere Möglichkeiten der Gestaltung. Insbesondere sind der Erfindung auch Merkmalskombinationen zuzurechnen, welche sich aus Kombinationen der Ansprüche ergeben, auch wenn kein ausdrücklicher dementsprechender Rückbezug angeführt ist. Es zeigen:
Figur 1 eine schematische Darstellung einer erfindungsgernä- ßen Anordnung. Figur 1 zeigt einen integrierten Schaltkreis 1 mit verschiedenen Funktionsmodulen 2, der mit externen Bauelementen 3 in Verbindung steht. Der integrierrte Schaltkreis weist neben einer zentralen Verarbeitungseinhαeit 4 noch weitere Funktions- module 2 auf, nämlich einen Cachespeicher 5, eine Verschlüsselungseinheit 6, einen ersten Speicher 7, eine Real-Time- Clock 8, einen Zufallszahlengenerator 80 und eine Sicher- heitssensorik 9. Daneben sind ein Spannungsregler 10 und eine Hilfsenergiequelle 12 integrierrte Bauelemente des als Halb- leiterchip 13 ausgebildeten integrierten Schaltkreises 1. Die zentrale Verarbeitungseinheit 4 verarbeitet Daten oder führt Programme aus, welche sie mittels eines ersten Datenbusses 15 aus dem Cachespeicher 5 ausliest.
Der Cachespeicher 5 steht mit der Verschlüsselungseinheit 6 mittels eines zweiten Datenbusses 16 in Verbindung. Die Verschlüsselungseinheit 6 liest ans dem zweiten oder dritten Speicher 40, 41 mittels des Adress-Datenbusses 32 die verschlüsselten Daten bzw. Code ein, entschlüsselt sie mittels des im ersten Speicher 7 abgelegten kryptografisehen Schlüssels 18 und schreibt sie in den- Cache bzw. in andere interne Register der zentralen Verarbe tungseinheit 4. Die kryptologischen Schlüssel 18 sind zuvor von dem Zufallszahlengenerator 80 erzeugt worden. Der Zufa-llszahlengenerator 80 verwen- det zur Erzeugung der kryptogra-fischen Schlüssel 18, welche im ersten Speicher 7 abgelegt s ind beispielsweise die Startwerte aus den statistischen Sch-wankungen (Rauschen) von internen, physikalischen Messgrößen, wie Chiptemperatur, Versorgungsspannung, Taktfrequenz;.
Die Sicherheitssensorik 9 überwacht neben der Betriebstemperatur T, der Betriebsspannung M , der Taktfrequenz f auch den ohmschen Widerstand R einer Schutzschicht 20, welche aus zu- einander im Wesentlichen parallelen Bahnen einer elektrischen Leitung 21 besteht, die direkt axαf dem Die des Halbleiterchips 13 aufgebracht sind. Der gemessene Widerstand R wird permanent mit einem Grenzwert ve-rglichen, und bei Überschrei- tung des Grenzwertes veranlasst «die zentrale Verarbeitungseinheit 4 die Löschung des ersten Speichers 7, wobei der integrierte Schaltkreis 1 anschließend in einen gesicherten Zustand, beispielsweise Reset, übezrführt wird.
Der integrierte Schaltkreis 1 ist von einem Gehäuse 30 umgeben, welches Anschlusskontakte 3-1 aufweist, die zumindest teilweise mit einem Adress-Datenbus 32 in Verbindung stehen. Mittels des Adress-Datenbusses 32 tauscht der integrierte Schaltkreis 1 Daten mit einem zweiten Speicher 40 und einem dritten Speicher 41 aus. Der zweite Speicher 40 ist als flüchtiges RAM ausgebildet und mittels einer Batterie 43 gegen Spannungsausfall ebenso wie der integrierte Schaltkreis 1 abgesichert. Der dritte Speicher 41 ist nicht flüchtig als Flash oder ROM ausgebildet. Die in dem zweiten Speicher 40 und dritten Speicher 41 abgelegten Daten sind unter Verwendung der kryptologischen Schlüssel 18 verschlüsselt und werden bei jedem Zugriff mittels der: Verschlüsselungseinheit 6 verschlüsselt oder entschlüsselt-

Claims

Patentansprüche
1. Integrierter Schaltkreis (1) mit Fun-ktionsmodulen (2), wobei die Funktionsmodule (2) eine zentrale Verarbeitungseinheit (4) , mittels welcher Daten verarbeitbar und Programme ausführbar sind, und einen Cachespeicher (5) umfassen, dadurch ge kenn z e i chne t , dass die Funktionsmodule (2) eine Verschlusselungseinheit (6) umfassen, mittels welcher Daten verschlüsselbar und entschlüsselbar sind.
2. Integrierter Schaltkreis (1) nach Anspruch 1, dadurch gekenn z ei chnet ,. dass die Funktionsmodule einen Zufallszahlengenerator (80) umfassen.
3. Integrierter Schaltkreis (1) nach Anspruch 1, dadurch gekenn z e i chnet , dass die Funkti- onsmodule (2) einen ersten Speicher <7) umfassen, in welchem kryptologische Schlüssel (18) abgespeichert sind.
4. Integrierter Schaltkreis (1) nach Anspruch 2 und 3, dadurch ge kenn z ei chne t , dass krypoto- logische Schlüssel (18) , welche in dem ersten Speicher (7) abgespeichert sind, mittels des Zufallszahlengenerators (80) erzeugt sind.
5. Integrierter Schaltkreis (1) nach Anspruch 1, dadurch ge kenn z ei chne t , dass die Funkti- onsmodule (2) eine Real-Time-Clock (8) umfassen.
6. Integrierter Schaltkreis (1) nach Anspruch 1, dadurch gekenn z ei chnet , dass die Funkti- onsmodule (2) eine Sicherheitssensorik (9) , mittels derer mindestens ein Betriebsparameter (f, T, ü) des integrierten Schaltkreises (1) überwachbar ist,, umfassen.
7. Integrierter Schaltkreis (1) nach Anspruch 6r d a - dur ch ge ke nn z e i c hn e t , dass cLer Betriebsparameter (f, T, U) die Taktfrequenz (ff) der Real- Time-Clock (8) und/oder eine Betriebstemperatur (T) an einer Stelle des Integrierten Schaltkreises <1) und/oder eine Betriebsspannung (U) des integrierten Schaltkrei- ses (1) und/oder der Zustand einer Schutzschicht (20) auf dem Integrierten Schaltkreis (1) ist.
8. Integrierter Schaltkreis (1) nach Anspruch 6r da dur ch g e ke nn z e i chn e t , dass für den zu überwachenden Betriebsparameter (f, T, U) mindestens ein Grenzwert vorgegeben ist, der Betriebsparameter (f, T, U) gemessen wird und mit dem Grenzwert verglichen wird und bei einem Überschreiten oder Unterschreiten des Grenzwertes der Inhalt des ersten Speichers gelöscht wird.
9. Integrierter Schaltkreis (1) nach Anspruch 1, da du r c h ge ke nn z e i c hn e t , dass er in einem Gehäuse (30) angeordnet ist und aus dem Gehäixse (30) herausgeführte Anschlusskontakte (31) aufweist.
10. Integrierter Schaltkreis (1) nach Anspruch 1, d a - dur ch ge kenn z e i chn e t , dass einzelne Funktionsmodule (2) eine im Wesentlichen flächige Erstreckung aufweisen und in Richtung der Fläch-ennormalen benachbart zueinander angeordnet sind.
11. Integrierter Schaltkreis (1) nach Anspruch 1, dadur ch gekennz e i chnet , dass die Funktionsmodule (2) einen integrierten Spannungsregler umfassen, welcher eine Betriebsspannung (U) regelt.
12. Integrierter Schaltkreis (1) nach Anspruch 1, dadurch ge kennz e i chn et , dass er als Halbleiterchip (13) ausgebildet ist.
13. Integrierter Schaltkreis (1) nach Anspruch 12, dadurch gekenn z e i chne t , dass Halbleiter- Strukturen der einzelnen Funktionsmodule (2) puzzleartig ineinander greifen, zur Vermeidung, dass einzelne Funktionsmodule (2) erkennbar sind.
14. Integrierter Schaltkreis (1) nach Anspruch 12, dadur ch gekennz e i chn et , dass direkt auf dem Die des Halbleiterchips (13) eine aktive Schutzschicht (20) aufgebracht ist, welche aus mindestens einer länglichen elektrischen Leitung (21) besteht, welche entlang der Oberfläche des Dies, insbesondere abschnittsweise in zueinander parallelen Bahnen verläuft.
15. Anordnung mit einem integrierten Schaltkreis (1) nach einem der Ansprüche 1 bis 14, dadur ch gekenn z ei chnet , dass der integrierte Schaltkreis (1) mittels eines Datenbusses (32) mit einem zweiten Speicher (40) [RAM] in Verbindung steht, in welchem Daten verschlüsselt abgelegt sind, wobei der zweite Speicher (40) Speicherzellen aufweist, welche jeweils eine Speicheradresse aufweisen und jede Speicherzelle direkt lesend oder schreibend angesprochen werden kann.
16. Anordnung mit einem integrierten Schaltkreis (1) nach einem der Ansprüche 1 bis 14, dadu r ch ge kenn z ei chnet , dass der zweite Speicher (40) flüchtig ist und mit einer Batterie (43) in Verbindung steht, so dass die SpannungsVersorgung bei einem Fehlen anderer Energieversorgung aufrechterha-lten ist.
17. Anordnung mit einem integrierten Schaltkreis (1) nach einem der Ansprüche 1 bis 14, dadur ch ge kennz ei chnet , dass der integrierte Schalt- kreis (1) mittels eines Datenbusses (32) mit einem nichtflüchtigen dritten Speicher (41) , insbesondere einem Flash oder ROM in Verbindung steht^ in welchem Daten oder Programmcode verschlüsselt abgelegt sind.
18. Anordnung mit einem integrierten Schaltkreis (1) nach Anspruch 6, dadur ch ge kennz e i chn e t , dass die Sicherheitssensorik (9) mit einer Batterie (43) in Verbindung steht, so dass die Spannmngsversorgung bei einem Fehlen anderer Energieversorgung aufrechterhalten ist.
19. Anordnung mit einem integrierten Schaltkreis (1) nach Anspruch 6, dadur ch ge kennz e i chn e t , dass die Sicherheitssensorik (9) mit einer in dem Gehäuse (30) integrierten Hilfsenergiequelle (12) in Verbindung steht, welche die Energie zum Löschen ersten Spei- chers (7) bereitstellt.
PCT/EP2005/051072 2004-03-24 2005-03-10 Anordnung mit einem integrierten schaltkreis WO2005098567A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP05716983A EP1728137A1 (de) 2004-03-24 2005-03-10 Anordnung mit einem integrierten schaltkreis
BRPI0509073-3A BRPI0509073A (pt) 2004-03-24 2005-03-10 arranjo com um circuito de conexão integrado
JP2007504396A JP2007535736A (ja) 2004-03-24 2005-03-10 集積回路を備えた装置
US10/599,230 US8577031B2 (en) 2004-03-24 2005-03-10 Arrangement comprising an integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004014435.4 2004-03-24
DE102004014435A DE102004014435A1 (de) 2004-03-24 2004-03-24 Anordnung mit einem integrierten Schaltkreis

Publications (1)

Publication Number Publication Date
WO2005098567A1 true WO2005098567A1 (de) 2005-10-20

Family

ID=34961946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/051072 WO2005098567A1 (de) 2004-03-24 2005-03-10 Anordnung mit einem integrierten schaltkreis

Country Status (8)

Country Link
US (1) US8577031B2 (de)
EP (1) EP1728137A1 (de)
JP (1) JP2007535736A (de)
CN (1) CN1934517A (de)
BR (1) BRPI0509073A (de)
DE (1) DE102004014435A1 (de)
RU (1) RU2412479C2 (de)
WO (1) WO2005098567A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007008293A1 (de) 2007-02-16 2008-09-04 Continental Automotive Gmbh Verfahren und Vorrichtung zum gesicherten Speichern und zum gesicherten Lesen von Nutzdaten
WO2009043782A2 (de) * 2007-09-27 2009-04-09 Continental Automotive Gmbh Geschwindigkeitsdatenübertragungseinrichtung
WO2010072475A1 (de) * 2008-12-15 2010-07-01 Robert Bosch Gmbh Verfahren und vorrichtung zum schutz von daten, computerprogramm, computerprogrammprodukt
EP2506176A1 (de) * 2011-03-30 2012-10-03 Irdeto Corporate B.V. Erzeugung eines einzigartigen Schlüssels bei der Chipherstellung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8205097B2 (en) * 2007-07-05 2012-06-19 Nxp B.V. Microprocessor in a security-sensitive system
DE102008061710A1 (de) * 2008-12-12 2010-06-17 Continental Automotive Gmbh Verfahren zum Betreiben einer Sensorvorrichtung und Sensorvorrichtung
US8990582B2 (en) * 2010-05-27 2015-03-24 Cisco Technology, Inc. Virtual machine memory compartmentalization in multi-core architectures
US8812871B2 (en) * 2010-05-27 2014-08-19 Cisco Technology, Inc. Method and apparatus for trusted execution in infrastructure as a service cloud environments
FR2980285B1 (fr) 2011-09-15 2013-11-15 Maxim Integrated Products Systemes et procedes de gestion de cles cryptographiques dans un microcontroleur securise
US8861728B2 (en) * 2012-10-17 2014-10-14 International Business Machines Corporation Integrated circuit tamper detection and response
DE102013109096A1 (de) * 2013-08-22 2015-02-26 Endress + Hauser Flowtec Ag Gegen Manipulation geschütztes elektronisches Gerät
RU2585988C1 (ru) * 2015-03-04 2016-06-10 Открытое Акционерное Общество "Байкал Электроникс" Устройство шифрования данных (варианты), система на кристалле с его использованием (варианты)
US10216963B2 (en) * 2016-12-12 2019-02-26 Anaglobe Technology, Inc. Method to protect an IC layout
KR20190075363A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈
DE102019209355A1 (de) * 2019-06-27 2020-12-31 Audi Ag Steuergerät für ein Kraftfahrzeug und Kraftfahrzeug
DE102019006834A1 (de) * 2019-09-21 2021-03-25 Thomas Hoffermann USB-Stick mit Manipulationsschutz

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473692A (en) * 1994-09-07 1995-12-05 Intel Corporation Roving software license for a hardware agent
US5943421A (en) * 1995-09-11 1999-08-24 Norand Corporation Processor having compression and encryption circuitry
US6523118B1 (en) * 1998-06-29 2003-02-18 Koninklijke Philips Electronics N.V. Secure cache for instruction and data protection

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2182176B (en) 1985-09-25 1989-09-20 Ncr Co Data security device for protecting stored data
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
GB9101207D0 (en) * 1991-01-18 1991-02-27 Ncr Co Data security device
US5343616B1 (en) 1992-02-14 1998-12-29 Rock Ltd Method of making high density self-aligning conductive networks and contact clusters
US5533123A (en) 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
DE19512266C2 (de) * 1994-09-23 1998-11-19 Rainer Jacob Diebstahlschutzsystem für Fahrzeuge
RU94036200A (ru) 1994-09-28 1996-07-10 Н.Б. Петров Резервируемая микросхема
RU95103311A (ru) 1995-03-07 1996-11-27 А.Г. Соколов Интегральная схема акселерометра
US5824571A (en) * 1995-12-20 1998-10-20 Intel Corporation Multi-layered contacting for securing integrated circuits
US5828753A (en) 1996-10-25 1998-10-27 Intel Corporation Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
JP3440763B2 (ja) * 1996-10-25 2003-08-25 富士ゼロックス株式会社 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
US7110227B2 (en) * 1997-04-08 2006-09-19 X2Y Attenuators, Llc Universial energy conditioning interposer with circuit architecture
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US6198250B1 (en) 1998-04-02 2001-03-06 The Procter & Gamble Company Primary battery having a built-in controller to extend battery run time
US6330668B1 (en) 1998-08-14 2001-12-11 Dallas Semiconductor Corporation Integrated circuit having hardware circuitry to prevent electrical or thermal stressing of the silicon circuitry
ATE334437T1 (de) 1998-11-05 2006-08-15 Infineon Technologies Ag Schutzschaltung für eine integrierte schaltung
EP1041482A1 (de) 1999-03-26 2000-10-04 Siemens Aktiengesellschaft Manipulationssichere integrierte Schaltung
PT1054316E (pt) * 1999-05-15 2007-01-31 Scheidt & Bachmann Gmbh Dispositivo para a protecção de circuitos electrónicos contra acesso não autorizados
GB9930145D0 (en) * 1999-12-22 2000-02-09 Kean Thomas A Method and apparatus for secure configuration of a field programmable gate array
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
GB2365153A (en) * 2000-01-28 2002-02-13 Simon William Moore Microprocessor resistant to power analysis with an alarm state
TW492114B (en) * 2000-06-19 2002-06-21 Advantest Corp Method and apparatus for edge connection between elements of an integrated circuit
DE10044837C1 (de) 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
JP2002175689A (ja) * 2000-09-29 2002-06-21 Mitsubishi Electric Corp 半導体集積回路装置
US20040212017A1 (en) * 2001-08-07 2004-10-28 Hirotaka Mizuno Semiconductor device and ic card
GB0202431D0 (en) * 2002-02-02 2002-03-20 F Secure Oyj Method and apparatus for encrypting data
JP2004007472A (ja) * 2002-03-22 2004-01-08 Toshiba Corp 半導体集積回路、データ転送システム、及びデータ転送方法
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473692A (en) * 1994-09-07 1995-12-05 Intel Corporation Roving software license for a hardware agent
US5943421A (en) * 1995-09-11 1999-08-24 Norand Corporation Processor having compression and encryption circuitry
US6523118B1 (en) * 1998-06-29 2003-02-18 Koninklijke Philips Electronics N.V. Secure cache for instruction and data protection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1728137A1 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007008293A1 (de) 2007-02-16 2008-09-04 Continental Automotive Gmbh Verfahren und Vorrichtung zum gesicherten Speichern und zum gesicherten Lesen von Nutzdaten
WO2009043782A2 (de) * 2007-09-27 2009-04-09 Continental Automotive Gmbh Geschwindigkeitsdatenübertragungseinrichtung
WO2009043782A3 (de) * 2007-09-27 2009-07-02 Continental Automotive Gmbh Geschwindigkeitsdatenübertragungseinrichtung
RU2497131C2 (ru) * 2007-09-27 2013-10-27 Континенталь Аутомотиве Гмбх Устройство передачи данных скорости
WO2010072475A1 (de) * 2008-12-15 2010-07-01 Robert Bosch Gmbh Verfahren und vorrichtung zum schutz von daten, computerprogramm, computerprogrammprodukt
EP2506176A1 (de) * 2011-03-30 2012-10-03 Irdeto Corporate B.V. Erzeugung eines einzigartigen Schlüssels bei der Chipherstellung
WO2012130575A1 (en) * 2011-03-30 2012-10-04 Irdeto Corporate B.V. Establishing unique key during chip manufacturing

Also Published As

Publication number Publication date
EP1728137A1 (de) 2006-12-06
CN1934517A (zh) 2007-03-21
US20080219441A1 (en) 2008-09-11
US8577031B2 (en) 2013-11-05
RU2006137366A (ru) 2008-04-27
RU2412479C2 (ru) 2011-02-20
JP2007535736A (ja) 2007-12-06
DE102004014435A1 (de) 2005-11-17
BRPI0509073A (pt) 2007-08-21

Similar Documents

Publication Publication Date Title
EP1728137A1 (de) Anordnung mit einem integrierten schaltkreis
EP1089219B1 (de) Verfahren zur Sicherung eines Datenspeichers
DE69531556T2 (de) Verfahren und einrichtung zur sicherung von in halbleiterspeicherzellen gespeicherten daten
EP2727277B1 (de) System zur sicheren übertragung von daten und verfahren
DE102013222321A1 (de) Elektronisches Gerät mit einer Vielzahl von Speicherzellen und mit physikalisch unklonbarer Funktion
DE102013205729A1 (de) Vorrichtung und Verfahren mit einem Träger mit Schaltungsstrukturen
WO2011054639A1 (de) Kryptographisches Hardwaremodul bzw. Verfahren zur Aktualisierung eines kryptographischen Schlüssels
DE102012102856A1 (de) Vorrichtung und Verfahren zum Lesen und Speichern von Daten
WO2007110006A1 (de) Feldgerät
WO2009034019A1 (de) Verfahren und vorrichtung zum codieren von datenworten
DE102007004280A1 (de) Ein-Chip-Computer und Tachograph
DE10326089B3 (de) Manipulationsüberwachung für eine Schaltung
DE102010010851A1 (de) Ausspähungsschutz bei der Ausführung einer Operationssequenz in einem tragbaren Datenträger
EP2359300A1 (de) Verfahren zum sicheren speichern von daten in einem speicher eines tragbaren datenträgers
DE10164419A1 (de) Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen
DE102012219205A1 (de) Vorrichtung und Verfahren zur Ausführung eines kryptographischen Verfahrens
EP3371733B1 (de) Verschlüsseln des speicherinhalts eines speichers in einem eingebetteten system
DE102004028338A1 (de) Tachograph
DE102014208853A1 (de) Verfahren zum Betreiben eines Steuergeräts
DE10218210B4 (de) Verfahren und Vorrichtung zur Steuerung des Zugriffs auf eine Menge von Informationen und/oder Funktionen in Form eines geheimen Signatur-Schlüssels einer Chipkarte
WO2004036649A1 (de) Chip mit angriffsschutz
DE102010047186B4 (de) Verfahren zum Unterstützen einer Bindung eines Chips an ein elektronisches Gerät und Chip bzw. elektronisches Gerät hierfür
EP3876123B1 (de) Anordnung und betriebsverfahren für einen sicheren hochfahrablauf einer elektronischen einrichtung
EP1669825B1 (de) Verfahren und Vorrichtung zur Zuordnung einer Steckplatznummer und/oder von Konfigurierungsdaten zu einer Baugruppe
DE102021129408A1 (de) Integrierte schaltung und verfahren zum schützen einer integrierten schaltung vor reverse engineering

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005716983

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200580009049.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10599230

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2007504396

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 3059/KOLNP/2006

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2006137366

Country of ref document: RU

WWP Wipo information: published in national office

Ref document number: 2005716983

Country of ref document: EP

ENP Entry into the national phase

Ref document number: PI0509073

Country of ref document: BR