RU2258314C2 - Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи - Google Patents

Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи Download PDF

Info

Publication number
RU2258314C2
RU2258314C2 RU2003119139/09A RU2003119139A RU2258314C2 RU 2258314 C2 RU2258314 C2 RU 2258314C2 RU 2003119139/09 A RU2003119139/09 A RU 2003119139/09A RU 2003119139 A RU2003119139 A RU 2003119139A RU 2258314 C2 RU2258314 C2 RU 2258314C2
Authority
RU
Russia
Prior art keywords
sequence
information
bits
data
control information
Prior art date
Application number
RU2003119139/09A
Other languages
English (en)
Other versions
RU2003119139A (ru
Inventor
Донг-Хее КИМ (KR)
Донг-Хее КИМ
Хо-Киу ЧОЙ (KR)
Хо-Киу ЧОЙ
Йоун-Сун КИМ (KR)
Йоун-Сун КИМ
Хван-Дзоон КВОН (KR)
Хван-Дзоон КВОН
Original Assignee
Самсунг Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсунг Электроникс Ко., Лтд. filed Critical Самсунг Электроникс Ко., Лтд.
Publication of RU2003119139A publication Critical patent/RU2003119139A/ru
Application granted granted Critical
Publication of RU2258314C2 publication Critical patent/RU2258314C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0046—Code rate detection or code type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

Изобретение относится к систем связи для передачи пакетных данных, в частности, к устройству и способу прикрепления информации об обнаружении ошибок к передаваемой информации перед ее передачей и приемом. Сущность заявленного устройства для формирования последовательности битов информации для обнаружения ошибок, предназначенной для определения продолжительности последовательности данных, состоит в том, что устройство содержит множество каскадных регистров и множество сумматоров. Во время приема последовательности управляющей информации оператор формирует последовательность битов обратной связи и передает ее в сумматоры. После завершения приема оператор последовательно прибавляет заданный входной бит к выходным битам последнего регистра и выдает результат. Контроллер исходного значения подает в регистры одно значение, выбранное из двух исходных значений. Технический результат, достигаемый при осуществлении заявленной группы изобретений, состоит в эффективной оценки продолжительности кадра управляющей информации, передаваемого по каналу управления пакетными данным, путем обнаружения слепого временного интервала в системе связи для передачи пакетных данных. 8 н. и 24 з.п. ф-лы, 7 ил., 2 табл.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к системе связи для передачи пакетных данных, в частности, к устройству и способу прикрепления информации об обнаружении ошибок к передаваемой информации перед ее передачей и приемом.
Уровень техники
Система подвижной связи многостанционного доступа с кодовым разделением каналов (МДКР, CDMA) стандарта IS-2000, представляющая собой типичную систему подвижной связи, поддерживает только услугу передачи речи. Однако с развитием технологий связи и по желанию абонентов система подвижной связи в будущем будет поддерживать услугу передачи данных наряду с услугой передачи речи.
Система подвижной связи, поддерживающая мультимедийные услуги, включающие в себя услуги передачи речи и данных, обеспечивает услугу речевой связи для множества абонентов, используя один и тот же диапазон частот. При этом система подвижной связи поддерживает услугу передачи данных с помощью временного мультиплексирования (TDM) или временного мультиплексирования и кодового уплотнения (TDM/CDM). TDM представляет собой метод присвоения одного кода во временном интервале, выделенном конкретному абоненту. TDM/CDM представляет собой метод, в котором множество абонентов одновременно используют один и тот же временной интервал. Эти абоненты идентифицируются присвоенными абонентам индивидуальными кодами (например, ортогональными кодами, такими как коды Уолша).
Система подвижной связи имеет канал передачи пакетных данных (КППД, PDCH) для передачи пакетных данных и канал управления пакетными данными (КУПД, PDCCH), например, вторичный канал управления передачей пакетных данных (ВКУПД, SPDCCH) для эффективной передачи пакетных данных. Пакетные данные передаются по каналу передачи пакетных данных. Передача пакетных данных в эфир осуществляется в блоке пакетов физического уровня (ПФУ, PLP) и продолжительность пакета физического уровня изменяется при каждой передаче. Канал управления пакетными данными передает последовательность управляющей информации, необходимую, чтобы приемник мог эффективно принимать пакетные данные. Продолжительность последовательности управляющей информации изменяется в соответствии с продолжительностью пакетных данных. Поэтому приемник может определить изменяющуюся продолжительность пакетных данных посредством оценки продолжительности последовательности управляющей информации. Продолжительность последовательности управляющей информации оценивается посредством обнаружения слепого временного интервала (СВИ, BSD).
На фиг.1 представлена конструкция передатчика канала управления в системе подвижной связи, в которой применяется настоящее изобретение. На фиг.1 предполагается, что входная последовательность канала управления пакетными данными или последовательность управляющей информации, передаваемая по каналу управления пакетными данными, имеет 13 битов на N временных интервалов (где N=1, 2 или 4). Следует отметить, что количество битов, включенных в последовательность управляющей информации, не связано с продолжительностью последовательности управляющей информации и не ограничено числом 13. Продолжительность последовательности управляющей информации, передаваемой по каналу управления пакетными данными, зависит от продолжительности пакетных данных. Например, если пакетные данные имеют продолжительность 1 временной интервал, 2 временных интервала, 4 временных интервала и/или 8 временных интервалов, то последовательность управляющей информации имеет продолжительность, выбранную из 1 временного интервала, 2 временных интервалов и 4 временных интервалов. Для пакетных данных продолжительностью 1 временной интервал передается последовательность управляющей информации продолжительностью 1 временной интервал. Для пакетных данных продолжительностью 2 временных интервала передается последовательность управляющей информации продолжительностью 2 временных интервала. Для пакетных данных продолжительностью 4 временных интервала передается последовательность управляющей информации продолжительностью 4 временных интервала. Для пакетных данных продолжительностью 8 временных интервалов передается последовательность управляющей информации продолжительностью 4 временных интервала. Основанием для передачи последовательности управляющей информации продолжительностью 4 временных интервала даже для пакетных данных продолжительностью 8 временных интервалов является стремление избежать чрезмерного увеличения продолжительности заголовка.
Биты обнаружения ошибки прикрепляются блоком 110 прикрепления битов обнаружения ошибки к последовательности управляющей информации, передаваемой по каналу управления пакетными данными. Блок 110 прикрепления битов обнаружения ошибки прикрепляет биты обнаружения ошибки к последовательности управляющей информации, чтобы приемник смог обнаружить ошибку передачи в последовательности управляющей информации. Например, блок 110 прикрепления битов обнаружения ошибки прикрепляет 8 битов обнаружения ошибки к 13-битной последовательности управляющей информации и формирует 21-битную последовательность управляющих данных. Типичным примером блока 110 прикрепления битов обнаружения ошибки является генератор циклического избыточного кода (ЦИК, CRC). Генератор ЦИК формирует последовательность управляющих данных или последовательность управляющей информации с прикрепленной информацией ЦИК посредством кодирования входной последовательности управляющей информации с помощью ЦИК. Если количество избыточных битов, сформированных генератором ЦИК, увеличивается, то увеличивается возможность обнаружения ошибки передачи. Однако увеличение количества избыточных битов для последовательности управляющей информации снижает эффективность мощности. Поэтому обычно для битов обнаружения ошибки используется 8 битов ЦИК.
Блок 120 прикрепления конечных битов прикрепляет конечные биты к выходу последовательности управляющих данных из блока 110 прикрепления битов обнаружения ошибки. Сверточный кодер 130 кодирует выход блока 120 прикрепления конечных битов сверточным кодом и выдает закодированные символы. Например, блок 120 прикрепления конечных битов прикрепляет 8 конечных битов (все "0") для сверточного кодирования сверточным кодером 130 и выдает 29-битную информацию. Сверточный кодер 130 осуществляет сверточное кодирование последовательности управляющей информации продолжительностью 1 временной интервал со скоростью кодирования 1/2, последовательности управляющей информации продолжительностью 2 временных интервала и последовательности управляющей информации продолжительностью 4 временных интервала со скоростью кодирования 1/4. Количество символов в последовательности управляющей информации, кодированной сверточным кодом со скоростью кодирования 1/4, в два раза превосходит количество символов в последовательности управляющей информации, кодированной сверточным кодом со скоростью кодирования 1/2. Блок 140 повторения символов повторно выдает символы, полученные при сверточном кодировании последовательности управляющей информации продолжительностью 4 временных интервала, чтобы количество символов, полученных сверточным кодированием последовательности управляющей информации продолжительностью 4 временных интервала, было в два раза больше, чем количество символов, полученных сверточным кодированием последовательности управляющей информации продолжительностью 2 временных интервала. В результате блок 140 повторения символов выдает 58N символов (где N=1, 2 или 4).
Блок 150 пробивки пробивает 10N символов среди символов на выходе блока 140 повторения символов, чтобы уменьшить снижение эффективности и обеспечить соответствующее согласование скорости. Таким образом, блок 150 пробивки выдает 48N символов. Блок 160 перемежения перемежает символы на выходе блока 150 пробивки. Целью использования блока 160 перемежения является уменьшение вероятности возникновения пакетной ошибки за счет перемежения (или перестановки) порядка символов, чтобы решить проблему пакетных ошибок, обусловленную сверточным кодированием. В качестве блока 160 перемежения можно использовать блок обратного перемежения битов (ОПБ), являющийся разновидностью блока блочного перемежения. Блок ОПБ увеличивает интервал между смежными символами, так что первая половина последовательности перемеженных символов состоит из четных символов, а вторая половина последовательности перемеженных символов состоит из нечетных символов. Модулятор 170 модулирует символы, перемеженные блоком 160 перемежения, с помощью модуляции методом квадратурной фазовой манипуляции (КФМ) и формирует модулированные символы для передачи.
На фиг.2 представлена конструкция известного блока 110 прикрепления битов обнаружения ошибки, изображенного на фиг.1. Изображен пример использования генератора ЦИК для прикрепления 8 битов ЦИК к входной последовательности управляющей информации.
Изображенный на фиг.2 блок 110 прикрепления битов обнаружения ошибки включает множество регистров 211-218, множество сумматоров 221-224, переключатели SW1-SW3, выходной сумматор 225 и контроллер 230 исходного значения. Контроллер 230 исходного значения инициализирует значения регистров 211-218 на "1", когда передаются пакетные данные продолжительностью 1, 2 и 4 временных интервала. Когда передаются пакетные данные продолжительностью 8 временных интервалов, контроллер 230 исходного значения инициализирует значения регистров 211-218 на "0". Так как продолжительность последовательности управляющей информации, соответствующей пакетным данным продолжительностью 4 временных интервала, и продолжительность последовательности управляющей информации, соответствующей пакетным данным продолжительностью 8 временных интервалов, равны 4 временным интервалам, приемник не может отличить продолжительность пакетных данных от продолжительности последовательности управляющей информации, хотя он оценивает продолжительность последовательности управляющей информации. Поэтому, когда блок 110 прикрепления битов обнаружения ошибки формирует избыточные биты (или биты обнаружения ошибки) для последовательности управляющей информации, соответствующей пакетным данным продолжительностью 4 временных интервала, и последовательности управляющей информации, соответствующей пакетным данным продолжительностью 8 временных интервалов, контроллер 230 исходного значения устанавливает исходные значения регистров 211-218 на различные значения, как указывалось выше, чтобы приемник смог распознать при декодировании, были ли переданы пакетные данные продолжительностью 4 временных интервала или продолжительностью 8 временных интервалов. После инициализации значений регистров 211-218 выходной сумматор 225 выполняет двоичную операцию между каждым битом входной последовательности управляющей информации и значением, полученным путем сдвига вправо значений регистров 211-218, и полученное в результате данной операции значение выдается в качестве выходной последовательности управляющих данных. Во время этой операции все переключатели SW1-SW3 переключаются на свои верхние выводы. После выполнения описанной выше операции на всех битах 13-битной последовательности управляющей информации переключатели SW1-SW3 переключаются на свои нижние выводы, так что переключатели SW1 и SW2 получают значение "0". После этого 8 избыточных битов прикрепляется посредством сдвига значений регистра столько раз, сколько имеется избыточных битов (8).
На фиг.3 представлена конструкция известного приемника канала управления пакетными данными, а на фиг.4 показаны продолжительность и положение временных интервалов, используемых при обнаружении последовательности управляющей информации приемником на фиг.3. В частности, на фиг.3 изображена конструкция приемника для определения продолжительности пакетных данных путем определения последовательности управляющей информации, передаваемой по каналу управления пакетными данными, методом обнаружения слепого временного интервала (СВИ). Данный приемник соответствует передатчику канала управления пакетными данными, в котором в качестве блока прикрепления битов обнаружения ошибки используется генератор ЦИК. Приемник включает в себя блоки проверки ЦИК, соответствующие генератору ЦИК в передатчике.
Изображенный на фиг.3 приемник содержит 4 блока 310-340 обработки приема, предназначенных для определения продолжительности пакетных данных. Блок 310 обработки приема является блоком обработки последовательности управляющей информации продолжительностью 1 временной интервал, соответствующей пакетным данным продолжительностью 1 временной интервал; блок 320 обработки приема является блоком обработки последовательности управляющей информации продолжительностью 2 временных интервала, соответствующей пакетным данным продолжительностью 2 временных интервала; блок 330 обработки приема является блоком обработки последовательности управляющей информации продолжительностью 4 временных интервала, соответствующей пакетным данным продолжительностью 4 временных интервала, и блок 340 обработки приема является блоком обработки последовательности управляющей информации продолжительностью 4 временных интервала, соответствующей пакетным данным продолжительностью 8 временных интервалов.
В блоках 310-340 обработки приема блоки 312, 322, 332 и 342 обратного перемежения выполняют обратное перемежение в зависимости от соответствующей продолжительности во временных интервалах, а блоки 314, 324, 334 и 344 обратной пробивки выполняют обратную пробивку в зависимости от продолжительности во временных интервалах. В блоках 330 и 340 обработки приема для последовательности управляющей информации продолжительностью 4 временных интервала блоки 335 и 345 объединения символов выполняют объединение двух соседних символов, что является операцией, обратной повторению символов, выполняемому блоком 140 повторения символов, изображенным на фиг.1. После выполнения обратной пробивки в блоках 310 и 320 обработки приема и объединения символов в блоках 330 и 340 обработки приема, сверточные декодеры 316, 326, 336 и 346 в блоках 310-340 обработки приема выполняют сверточное декодирование. Сверточный декодер 316 для последовательности управляющей информации продолжительностью 1 временной интервал осуществляет сверточное декодирование выходного сигнала блока 314 обратной пробивки со скоростью кодирования 1/2. Сверточный декодер 326 для последовательности управляющей информации продолжительностью 2 временных интервала осуществляет сверточное декодирование выходного сигнала блока 324 обратной пробивки со скоростью кодирования 1/4. Аналогично, сверточные декодеры 336 и 346 для последовательности управляющей информации продолжительностью 4 временных интервала осуществляют сверточное декодирование выходных сигналов блоков 335 и 345 объединения символов со скоростью кодирования 1/4, соответственно. В последних каскадах блоков 310-340 обработки приема предусмотрены блоки 318, 328, 338 и 348 проверки ЦИК. Блоки 318, 328, 338 и 348 проверки ЦИК выполняют проверку ЦИК на символах, сверточно декодированных сверточными декодерами 316, 326, 336 и 346, соответственно. С помощью проверки ЦИК блоками 318, 328, 338 и 348 проверки ЦИК определяют, существует ли ошибка ЦИК в последовательности управляющей информации, переданной из передатчика. Во время проверки ЦИК блоки 318, 328, 338 и 348 проверки ЦИК используют исходные значения "1" или "0", определенные ранее, как было описано в связи с фиг.2. То есть, блок 318 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на "1"; блок 328 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на "1"; блок 338 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на "1" и блок 348 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на "0". Детектор 350 продолжительности пакета определяет продолжительность пакетных данных на основании результатов обработки приема блоками 310-340 обработки приема. При этом 4 блока 310-340 обработки приема можно реализовать либо в виде физически раздельных блоков обработки приема, либо в виде одного блока обработки приема, использующего различные параметры приема.
Если в приемнике, изображенном на фиг.3, в результате декодирования ЦИК три блока обработки приема имеют ошибки, а один блок обработки приема не имеет ошибки, делается вывод, что было передано количество пакетных данных, равное продолжительности, соответствующей блоку обработки приема без ошибок. Однако, если сообщается, что два или более блоков обработки приема не имеют ошибок или все блоки обработки приема не имеют ошибок, то невозможно определить, какая последовательность управляющей информации была передана, что приводит к невозможности приема пакетных данных.
Приемник, который обнаруживает последовательность управляющей информации посредством СВИ, имеет следующие проблемы в процессе обнаружения последовательности управляющей информации продолжительностью 2 временных интервала и последовательности управляющей информации продолжительностью 4 временных интервала, соответствующей пакетным данным продолжительностью 4 временных интервала.
На фиг.1 последовательность управляющей информации продолжительностью 2 временных интервала и последовательность управляющей информации продолжительностью 4 временных интервала, соответствующая пакетным данным продолжительностью 4 временных интервала, имеют одинаковое исходное значение регистра ЦИК и кодируются сверточным кодом со скоростью кодирования 1/4. Затем последовательность управляющей информации продолжительностью 4 временных интервала подвергается операции повторения символов, что удваивает количество символов, тогда как последовательность управляющей информации продолжительностью 2 временных интервала не подвергается операции повторения символов. После этого закодированная последовательность символов последовательности управляющей информации продолжительностью 2 временных интервала и закодированная последовательность символов последовательности управляющей информации продолжительностью 4 временных интервала подвергаются операциям пробивки и перемежения.
Когда последовательность управляющей информации продолжительностью 4 временных интервала подвергается перемежению с ОПБ, хотя последовательность управляющей информации продолжительностью 2 временных интервала и последовательность управляющей информации продолжительностью 4 временных интервала имеют разные комбинации пробивки, значительная часть информации с повторением символов вставляется отдельно в первые два временных интервала и последние два временных интервала. Поэтому, если блок 320 обработки приема для последовательности управляющей информации продолжительностью 2 временных интервала, проиллюстрированной на фиг.3, принимает переданную последовательность управляющей информации продолжительностью 4 временных интервала, делается вывод, что последовательность управляющей информации продолжительностью 4 временных интервала была принята правильно без ошибки ЦИК. Например, когда передается последовательность управляющей информации продолжительностью 4 временных интервала, сверточный декодер 326 в блоке 320 обработки приема для последовательности управляющей информации продолжительностью 2 временных интервала и сверточный декодер 336 в блоке 330 обработки приема для последовательности управляющей информации продолжительностью 4 временных интервала формирует одинаковое количество (10000) декодированных символов. Иными словами, одинаковые результаты декодирования ЦИК при успешном ЦИК 2(1) и 4(1) показаны в строке 4(1) ВКУППД (ЦИК) в таблице 1, полученной экспериментальным путем. Соответственно, при декодировании ЦИК делается вывод, что ошибки нет. В результате, продолжительность пакетных данных невозможно определить.
Та же самая проблема имеет место, даже когда передается последовательность управляющей информации продолжительностью 2 временных интервала. Когда передается последовательность управляющей информации продолжительностью 2 временных интервала, блок 330 обработки приема для последовательности управляющей информации продолжительностью 4 временных интервала принимает информацию о последовательности управляющей информации продолжительностью 2 временных интервала, объединенную с информацией в 2-х предыдущих временных интервалах или с помехами. Так как комбинация перемежения и комбинация пробивки для последовательности управляющей информации продолжительностью 2 временных интервала подобны комбинации перемежения и комбинации пробивки для последовательности управляющей информации продолжительностью 4 временных интервала, делается вывод об отсутствии ошибки, даже когда декодирование ЦИК выполняется на последовательности управляющей информации продолжительностью 2 временных интервала блоком 330 обработки приема для последовательности управляющей информации продолжительностью 4 временных интервала. Например, когда передается последовательность управляющей информации продолжительностью 2 временных интервала, сверточный декодер 326 в блоке 320 обработки приема для последовательности управляющей информации продолжительностью 2 временных интервала и сверточный декодер 336 в блоке 330 обработки приема для последовательности управляющей информации продолжительностью 4 временных интервала формируют практически одинаковое количество (10000 и 7902) декодированных символов. То есть, практически одинаковые результаты декодирования ЦИК при 2(1) и 4(1) успешного ЦИК в строке 2(1) ВКУПД (ЦИК) показаны в таблице 1. Соответственно, при декодировании ЦИК делается вывод, что ошибка отсутствует. В результате, продолжительность пакетных данных невозможно определить.
Кроме того, поскольку выходные сигналы сверточных декодеров 326 и 336 идентичны (или почти идентичны) друг другу, информационные биты принятой последовательности управляющей информации, например, информационные биты, показывающие абоненту, какая последовательность управляющей информации была передана, или информационные биты, связанные с повторной передачей, также принимаются равными в блоке 320 обработки приема для последовательности управляющей информации продолжительностью 2 временных интервала и в блоке 330 обработки приема для последовательности управляющей информации продолжительностью 4 временных интервала. Поэтому, несмотря на использование информационных битов в последовательности управляющей информации, невозможно различить продолжительность последовательности управляющей информации во временных интервалах. В результате невозможно определить продолжительность пакетных данных.
Эта проблема проиллюстрирована в таблице 1. В таблице 1 представлены результаты моделирования, полученные при передаче каждой из последовательностей управляющей информации, имеющей продолжительность во временных интервалах, равную 1(1), 2(1), 4(1) и 4(0), 10000 раз в состоянии отсутствия помех. При этом "1" и "0" в скобках указывают исходные значения, на которых инициализируются все регистры в генераторе ЦИК. Результирующие значения, полученные путем компьютерного моделирования, включают в себя вероятность успешного обнаружения Pd, ложную вероятность Pfa распознания неправильной продолжительности во временных интервалах в качестве правильной продолжительности, неправильную вероятность Pm ошибочного принятия правильной продолжительности во временных интервалах в качестве неправильной продолжительности во временных интервалах, и вероятность ошибки Ре, сумму ложной вероятности Pfa и неправильной вероятности Pm. В таблице 1 видно, что вероятность ошибки Ре в обнаружении кадра управляющей информации, состоящего из 2(1) временных интервалов и 4(1) временных интервалов, аномально высока.
Таблица 1
ВКУПД (ЦИК) Pd Pfa Pm Pe
1(1) 9,881e-01 0,000e+00 1,190e-02 1,190e-02
2(1) 2,081e-01 0,000e+00 7,919e-01 7,919e-01
4(1) 0,000e+00 0,000e+00 1,000e+00 1,000e+00
4(0) 9,963e-01 0,000e+00 3,700e-03 3,700e-03
ВКУПД (ЦИК) Успешный ЦИК Выделено для других символов ЦИК
  1(1) 2(1) 4(1) 4(0) 1(1) 2(1) 4(1) 4(0)
1(1) 10000 40 43 38 0 40 43 38
2(1) 34 10000 7902 5 34 0 7 5
4(1) 47 10000 10000 0 47 0 0 0
4(0) 37 0 0 10000 37 0 0 0
Сущность изобретения
В основу настоящего изобретения положена задача создания устройства и способа прикрепления информации для обнаружения ошибки к передаваемой информации в системе связи.
Следующей задачей изобретения является создание устройства и способа прикрепления соответствующей информации для обнаружения ошибки к блокам передаваемой информации, имеющим различную продолжительность, в системе связи.
Задачей настоящего изобретения также является создание устройства и способа прикрепления информации для обнаружения ошибки к управляющей информации пакетных данных в системе связи для передачи пакетных данных.
Настоящее изобретение также решает задачу создания устройства и способа приема управляющей информации пакетных данных и анализа принятой управляющей информации в системе связи для передачи пакетных данных.
Еще одной задачей настоящего изобретения является создание устройства приемопередатчика кадров управляющей информации и способа эффективной оценки продолжительности кадра управляющей информации, передаваемого по каналу управления пакетными данными, методом обнаружения слепого временного интервала (СВИ) в системе связи для передачи пакетных данных.
Согласно первому аспекту настоящего изобретения предложено устройство для формирования последовательности информации для обнаружения ошибки, предназначенной для определения продолжительности передаваемой последовательности данных. Устройство применяется в системе связи, которая может передавать, по меньшей мере, две последовательности данных различной продолжительности по каналу данных и передавать по каналу управления данными последовательность управляющих данных такой же продолжительности, как и последовательности данных. Последовательность управляющих данных включает в себя последовательность управляющей информации, показывающую информацию в отношении каждой последовательности данных, и последовательность информации для обнаружения ошибки, предназначенную для обнаружения ошибки в последовательности управляющей информации. Устройство дополнительно содержит множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки. Множество сумматоров предусмотрено на трактах, определенных заданным порождающим многочленом из трактов между регистрами. Каждый сумматор прибавляет последовательность битов, принятую через входной тракт, к последовательности битов обратной связи и выдает результат сложения через выходной тракт. Предусмотрен оператор для формирования, во время приема последовательности управляющей информации, последовательности битов обратной связи путем последовательного прибавления битов последовательности управляющей информации к выходным битам конечного регистра из упомянутых регистров и подачи сформированной последовательности битов обратной связи в сумматоры. После завершения приема последовательности управляющей информации оператор последовательно прибавляет заданный входной бит к выходным битам конечного регистра и выдает результат сложения в качестве последовательностей информации для обнаружения ошибки. Контроллер исходного значения подает в регистры одно значение, выбранное из двух исходных значений, определенных отдельно для двух последовательностей данных.
Согласно второму аспекту настоящего изобретения предложено устройство для формирования последовательности передаваемой информации посредством прикрепления последовательности информации для обнаружения ошибки к входной последовательности информации из первой последовательности информации или второй последовательности информации. Устройство применяется в системе связи, которая кодирует первую последовательность информации с первой продолжительностью с заданной скоростью кодирования перед передачей, или кодирует вторую последовательность информации со второй продолжительностью, которая в F раз больше (где F - число кратное 2) первой продолжительности, с заданной скоростью кодирования перед передачей, повторенной F раз. Устройство содержит множество каскадных регистров, количество которых идентично количеству битов в последовательности информации для обнаружения ошибки. Множество сумматоров предусмотрено на трактах, определенных заданным порождающим многочленом из трактов между регистрами. Каждый сумматор прибавляет последовательность битов, принятую через входной тракт, к последовательности битов обратной связи и выдает результат сложения через выходной тракт. Предусмотрен оператор для формирования, во время приема входной последовательности информации, последовательности битов обратной связи посредством последовательного прибавления битов входной последовательности информации к выходным битам последнего регистра из упомянутых регистров, подачи сформированной последовательности битов обратной связи и выдачи входной последовательности информации в качестве последовательности передаваемой информации. После завершения приема входной последовательности информации оператор подает заданный входной бит в сумматоры, последовательно прибавляет заданный входной бит к выходным битам конечного регистра, формируя тем самым последовательность информации для обнаружения ошибки, и выдает последовательность информации для обнаружения ошибки в качестве последовательности передаваемой информации. Контроллер исходного значения передает в регистры одно значение, выбранное из двух исходных значений, определенных отдельно для первой последовательности информации и второй последовательности информации.
Согласно третьему аспекту настоящего изобретения предложено устройство для проверки ошибки в принятой последовательности управляющих данных для определения продолжительности последовательности данных, переданных по каналу данных. Устройство применяется в системе связи, включающей в себя передатчик, выполненный с возможностью передачи, по меньшей мере, двух последовательностей данных различной продолжительности по каналу данных и передачи по каналу управления данными последовательности управляющих данных такой же продолжительности, как и последовательности данных. Последовательность управляющих данных имеет последовательность управляющей информации, показывающую информацию в отношении каждой последовательности данных, и последовательность информации для обнаружения ошибки в последовательности управляющей информации. Система связи также содержит приемник, который принимает последовательности данных, передаваемые по каналу данных от передатчика, и последовательность управляющих данных, передаваемую по каналу управления данными от передатчика. Устройство содержит множество каскадных регистров, количество которых идентично количеству битов в последовательности информации для обнаружения ошибки. Множество сумматоров расположено на трактах, определенных заданным порождающим многочленом из трактов между регистрами. Каждый сумматор прибавляет последовательность битов, принятую по входному тракту, к последовательности битов обратной связи и выдает результат сложения через выходной тракт. Предусмотрен оператор для формирования, во время приема последовательности управляющей информации, последовательности битов обратной связи посредством последовательного прибавления битов последовательности управляющей информации к выходным битам конечного регистра из упомянутых регистров и подачи сформированной последовательности битов обратной связи в сумматоры. После завершения приема последовательности управляющей информации оператор последовательно прибавляет заданный входной бит к выходным битам конечного регистра и выдает результат сложения в качестве принятой последовательности информации для обнаружения ошибки. Контроллер исходного значения подает в регистры одно значение, выбранное из двух исходных значений, определенных отдельно для двух последовательностей данных. Блок принятия решения об ошибке сравнивает принятую последовательность информации для обнаружения ошибки с последовательностью информации для обнаружения ошибки, соответствующей выбранному исходному значению, определяя тем самым наличие ошибки.
Согласно четвертому аспекту настоящего изобретения предложено устройство для проверки ошибки в принятой последовательности информации в системе связи, включающей в себя передатчик, который кодирует первую последовательность информации с первой продолжительностью с заданной скоростью кодирования перед передачей, или кодирует вторую последовательность информации со второй продолжительностью, которая в F раз больше (где F - число кратное 2) первой продолжительности, с заданной скоростью кодирования перед передачей, повторяемой F раз. Передатчик дополнительно прикрепляет последовательность информации для обнаружения ошибки к первой последовательности информации или второй последовательности информации и передает результат в качестве последовательности передаваемой информации. Система связи также содержит приемник, который принимает последовательность информации от передатчика. Устройство содержит множество каскадных регистров, количество которых идентично количеству битов в последовательности информации для обнаружения ошибки. Множество сумматоров предусмотрено на трактах, определенных заданным порождающим многочленом из трактов между регистрами. Каждый сумматор прибавляет последовательность битов, принятую по входному тракту, к последовательности битов обратной связи и выдает результат сложения через выходной тракт. Предусмотрен оператор для формирования, во время приема принимаемой последовательности информации, последовательности битов обратной связи посредством последовательного прибавления битов принимаемой последовательности информации к выходным битам конечного регистра из упомянутых регистров и подачи сформированной последовательности битов обратной связи в сумматоры. После завершения приема принимаемой последовательности информации оператор подает заданный входной бит в сумматоры, последовательно прибавляет заданный входной бит к выходным битам конечного регистра и выдает результат сложения в качестве принятой последовательности информации для обнаружения ошибки. Контроллер исходного значения подает в регистры одно значение, выбранное из двух исходных значений, определенных отдельно для первой последовательности информации и второй последовательности информации. Блок принятия решения об ошибке сравнивает принятую последовательность битов информации для обнаружения ошибки с последовательностью битов информации для обнаружения ошибки, соответствующей выбранному исходному значению, определяя тем самым наличие ошибки.
Краткое описание чертежей
Перечисленные выше и другие задачи, признаки и преимущества настоящего изобретения станут понятны из следующего подробного описания со ссылками на прилагаемые чертежи, на которых
фиг.1 иллюстрирует конструкцию передатчика канала управления пакетными данными в системе подвижной связи, в которой применяется настоящее изобретение,
фиг.2 иллюстрирует конструкцию известного блока прикрепления битов обнаружения ошибки, показанного на фиг.1,
фиг.3 иллюстрирует конструкцию известного приемника канала управления пакетными данными,
фиг.4 иллюстрирует продолжительность и положение временных интервалов, использованных при обнаружении последовательности управляющей информации приемником на фиг.3,
фиг.5 иллюстрирует конструкцию блока прикрепления информации для обнаружения ошибки согласно варианту осуществления настоящего изобретения,
фиг.6 иллюстрирует конструкцию приемника канала управления пакетными данными согласно варианту осуществления настоящего изобретения, и
фиг.7 иллюстрирует конструкцию устройства для обнаружения ошибки в принятых битах согласно варианту осуществления настоящего изобретения.
Описание предпочтительных вариантов осуществления изобретения
В дальнейшем будет описан предпочтительный вариант осуществления настоящего изобретения со ссылками на прилагаемые чертежи. При этом хорошо известные функции или конструкции не будут описываться подробно, чтобы не обременять описание излишними деталями.
Согласно настоящему изобретению предложен приемопередатчик канала управления пакетными данными, предназначенный для передачи и приема управляющих данных для управления последовательностями пакетных данных в системе подвижной связи для передачи, по меньшей мере, двух последовательностей пакетных данных, имеющих различную продолжительность. При этом подразумевается, что управляющие данные включают в себя последовательность управляющей информации (например, заголовок), показывающую информацию в отношении передаваемых пакетных данных, а канал управления пакетными данными является вторичным каналом управления пакетными данными (ВКУПД). Передатчик согласно одному варианту настоящего изобретения содержит блок прикрепления информации для обнаружения ошибки, предназначенный для прикрепления последовательности битов информации для обнаружения ошибки к последовательности управляющей информации перед передачей, чтобы приемник смог определить, правильно ли приняты передаваемые управляющие данные. В данном варианте настоящего изобретения в качестве блока прикрепления информации для обнаружения ошибки обычно используется генератор циклического избыточного кода (ЦИК). Приемник согласно одному варианту настоящего изобретения представляет собой приемник обнаружения слепого временного интервала (СВИ) для приема управляющих данных, передаваемых от передатчика, и для определения продолжительности пакетных данных на основе принятых управляющих данных. Передатчик и приемник согласно варианту настоящего изобретения можно использовать не только в системе подвижной связи, но также в системе связи для передачи последовательности данных, включающей в себя (i) последовательность управляющей информации, показывающую информацию в отношении передаваемых данных, для эффективной передачи последовательности данных и формата передачи данных, и (ii) последовательности битов информации для обнаружения ошибки, предназначенной для обнаружения ошибки в последовательности управляющей информации.
Для различения последовательностей управляющей информации (или кадров управляющей информации) различной продолжительности, обусловленной конструктивными проблемами обычного канала управления пакетными данными, в предпочтительном варианте настоящего изобретения предусмотрен усовершенствованный генератор ЦИК и приемник СВИ для исправления ошибки, возникшей в кадре управляющей информации, принятой приемником СВИ. В данном варианте устанавливаются различные исходные значения регистров генератора ЦИК не только в кадрах управляющей информации одинаковой продолжительности, но также в кадрах управляющей информации различной продолжительности, чтобы исправить ошибку, возникшую в кадре управляющей информации, принятом приемником СВИ. То есть, в отличие от известного аналога, в котором выходные сигналы сверточных декодеров становятся идентичными друг другу в блоках обработки приема для кадров управляющей информации различной продолжительности, как показано, например, на фиг.3, в настоящем изобретении устанавливаются различные исходные значения регистров генератора ЦИК, чтобы всего один блок обработки приема мог определить, что в декодере ЦИК нет ошибки, и чтобы тем самым можно было определить продолжительность кадра управляющей информации.
Понятия "кадр управляющей информации", "бит обнаружения ошибки", "управляющая информация" и "пакетные данные", используемые в описании, соответствуют понятиям "последовательность управляющей информации", "последовательность информации для обнаружения ошибки", "последовательность управляющих данных" и "последовательность данных", используемых соответственно, например, в формуле изобретения.
На фиг.5 изображена конструкция блока прикрепления информации для обнаружения ошибки согласно одному варианту настоящего изобретения. Блок прикрепления информации для обнаружения ошибки содержит блок 110 прикрепления битов обнаружения ошибки, изображенный на фиг.1, и заменяет генератор ЦИК, показанный на фиг.2. Генератор ЦИК на фиг.2 устанавливает различные исходные значения своих регистров только в том случае, когда кадры управляющей информации имеют одинаковую продолжительность, т.е. когда кадр управляющей информации для пакетных данных продолжительностью 4 временных интервала и кадр управляющей информации для пакетных данных продолжительностью 8 временных интервалов оба имеют продолжительность 4 временных интервала. Однако генератор ЦИК согласно настоящему изобретению, изображенный на фиг.5, устанавливает различные исходные значения регистров для кадров управляющей информации канала управления, поддерживающего пакетные данные различной продолжительности независимо от продолжительности кадра управляющей информации. Например, когда 8 битов обнаружения ошибки прикрепляется к кадру управляющей информации, 8 регистров, составляющих генератор ЦИК, произвольно устанавливаются на "1" или "0". Когда исходные значения выражены десятичным числом, эти 8 регистров устанавливаются на десятичное исходное значение между 0 и 255 (=28-1). То есть, если количество регистров, составляющих генератор ЦИК (или количество избыточных информационных битов для обнаружения ошибки), определить как "m", то исходные значения регистров в генераторе ЦИК можно установить на десятичное число между 0 и 2m-1. Например, исходные значения N1, N2, N3 и N4 регистров в генераторе ЦИК, подлежащие использованию при передаче кадра управляющей информации продолжительностью 1 временной интервал для пакетных данных продолжительностью 1 временной интервал, кадра управляющей информации продолжительностью 2 временных интервала для пакетных данных продолжительностью 2 временных интервала, кадра управляющей информации продолжительностью 4 временных интервала для пакетных данных продолжительностью 4 временных интервала и кадра управляющей информации продолжительностью 4 временных интервала для пакетных данных продолжительностью 8 временных интервалов, можно соответственно установить на значение между 0 и 255. N1, N2, N3 и N4 можно установить на различные значения. Альтернативно, N1 можно установить на то же значение, что и N2, N3 или N4. Это объясняется тем, что допускается установка только N2 и N3, которые представляли проблему в обычном генераторе ЦИК, на различные значения. Конечно, можно установить значения N1-N4 на какое-то фиксированное значение.
Изображенный на фиг.5 блок прикрепления информации для обнаружения ошибки согласно одному варианту настоящего изобретения содержит множество регистров 211-218, множество сумматоров 221-224, переключатели SW1-SW3, выходной сумматор 225 и контроллер 400 исходного значения. Контроллер 400 исходного значения инициализирует значения регистров 211-218 на N1, когда передаются пакетные данные продолжительностью 1 временной интервал. Контроллер 400 исходного значения инициализирует значения регистров 211-218 на N2, когда передаются пакетные данные продолжительностью 2 временных интервала. Контроллер 400 исходного значения инициализирует значения регистров 211-218 на N3, когда передаются пакетные данные продолжительностью 4 временных интервала. Контроллер 400 исходного значения инициализирует значения регистров 211-218 на N4, когда передаются пакетные данные продолжительностью 8 временных интервалов.
После инициализации значений регистров 211-218 выходной сумматор 225 выполняет двоичную операцию (операцию исключающее ИЛИ или операцию по модулю 2) между каждым битом входной последовательности управляющей информации и значением, окончательно полученным из регистра 218 посредством сдвига вправо значений регистров 211-218, и формирует значение результата операции как последовательность битов обратной связи. Сформированная последовательность битов обратной связи подается в качестве входного сигнала в исходный регистр 211 из регистров 211-218 и в качестве входного сигнала в сумматоры 221-224. Во время этой операции переключатели SW1-SW3 все переключены на свои верхние выходы. После выполнения этой операции на всех битах 13-битной последовательности управляющей информации переключатели SW1-SW3 переключаются на нижние выходы, так что переключатели SW1 и SW2 получают значение "0". После этого 8 избыточных битов прикрепляются посредством сдвига значений регистров столько раз, сколько имеется избыточных битов (8).
Блок прикрепления информации для обнаружения ошибки согласно варианту осуществления настоящего изобретения предназначен для решения проблем обычного генератора ЦИК. То есть, даже когда передается кадр управляющей информации продолжительностью 2 временных интервала, указывающий на передачу пакетных данных продолжительностью 2 временных интервала, и передается кадр управляющей информации продолжительностью 4 временных интервала, указывающий на передачу пакетных данных продолжительностью 4 временных интервала, приемник сможет определить продолжительность кадра управляющей информации и продолжительность переданных пакетных данных посредством нормального обнаружения ошибки. Блок прикрепления информации для обнаружения ошибки будет описан ниже со ссылками на фиг.1 и 5.
В системе связи, которая кодирует (или кодирует сверточным кодом) первую информацию с первой продолжительностью (например, пакетные данные продолжительностью 2 временных интервала) с заданной скоростью кодирования (например, 1/4 скорости кодирования) перед передачей и кодирует вторую информацию со второй продолжительностью, которая в F раз больше первой продолжительности (например, пакетные данные продолжительностью 4 временных интервала) с заданной скоростью кодирования перед повторенной F раз передачей, блок прикрепления информации для обнаружения ошибки согласно варианту изобретения прикрепляет информацию для обнаружения ошибки к первой информации или второй информации. Блок прикрепления информации для обнаружения ошибки включает в себя контроллер 400 исходного значения и генератор информации для обнаружения ошибки. Генератор информации для обнаружения ошибки состоит из множества регистров 211-218, множества сумматоров 221-224, первого переключателя SW1, второго переключателя SW2, третьего переключателя SW3 и выходного сумматора 225.
Контроллер 400 исходного значения принимает информацию о продолжительности (N временных интервалов) передаваемых пакетных данных и подает в регистры 211-218 соответствующие исходные значения согласно данной информации о продолжительности передаваемых пакетных данных. Например, контроллер 400 исходного значения подает первое исходное значение во время передачи первой информации и подает второе исходное значение во время передачи второй информации. Первое исходное значение и второе исходное значение определяются в пределах значения, соответствующего количеству битов информации для обнаружения ошибки. Если количество битов информации для обнаружения ошибки определить как m, то первое исходное значение и второе исходное значение будут различными значениями, определенными в интервале 2m-1.
Генератор информации для обнаружения ошибки включает в себя множество каскадных регистров 211-218, количество которых идентично количеству битов информации для обнаружения ошибки. Генератор информации для обнаружения ошибки инициализирует регистры 211-218 на соответствующие исходные значения, поданные из контроллера 400 исходного значения перед передачей информации о передаче первой информации и второй информации. Кроме того, при передаче информации о передаче генератор информации для обнаружения ошибки последовательно сдвигает регистры 211-218. Последовательно сдвинутые биты с выхода последнего регистра 218 из регистров 211-218 прибавляются выходным сумматором 225 к передаваемой к информации. Выходные биты выходного сумматора 225 подаются в исходный регистр 211 и сумматоры 211-224 в качестве последовательности битов обратной связи через второй переключатель SW2. Кроме того, генератор информации для обнаружения ошибки последовательно сдвигает регистры 211-218 после завершения передачи передаваемой информации. В этот момент выходное значение последнего регистра 218 формируется в качестве информации для обнаружения ошибки для прикрепления к передаваемой информации через третий переключатель SW3.
Регистры 211-218 включают в себя исходный регистр 211, промежуточные регистры 212-217 и конечный регистр 218, каждый из которых имеет сигнальный вход, сигнальный выход, вход исходного значения, подключенный для приема исходного значения из контроллера 400 исходного значения. Исходный регистр 211, промежуточные регистры 212-218 и конечный регистр 218 подключены в виде каскада через свои входные и выходные тракты. Выходные значения регистров 211, 213, 214 и 217, соответствующие заданным трактам из трактов регистров 211-218, прибавляются к выходному значению выходного сумматора 225 или заданному значению (например, "0") сумматорами 221-224, соответственно, а затем подаются в их последующие регистры 212, 214, 215 и 218. Положения сумматоров 221-224 определяются таким образом, чтобы удовлетворить заданный порождающий многочлен для формирования информации проверки циклическим избыточным кодом (ЦИК). При этом информация ЦИК имеет 8 битов, а порождающий многочлен представляет собой g(x)=x8+x7+x4 +х3+х+1.
Когда передается информация передачи, выходной сумматор 225 в генераторе информации для обнаружения ошибки прибавляет каждый бит передаваемой информации к выходному значению конечного регистра 218 и подает свой выходной сигнал на сигнальные входы исходного регистра 211 и сумматоры 221-224 в качестве последовательности битов обратной связи. После завершения передачи передаваемой информации выходной сумматор 225 прибавляет выходное значение конечного регистра 218 к заданному значению "0" и выдает свой выходной сигнал в качестве информации для обнаружения ошибки. Для этой операции предусмотрены переключатели SW1-SW3.
Первый переключатель SW1 имеет первый вход для приема передаваемой информации, второй вход для приема заданного значения "0" и выход, подключенный к первому входу выходного сумматора 225. Первый переключатель SW1 выбирает передаваемую информацию, принятую через первый вход, или заданное значение "0", принятое через второй вход, и выдает выбранное значение через выход. Второй переключатель SW2 имеет первый вход, подключенный к выходу выходного сумматора 225, второй вход для приема заданного значения "0" и выход, подключенный к входу исходного регистра 211 и сумматорам 221-224. Второй переключатель SW2 выбирает выходной сигнал выходного сумматора 225, принятый через первый вход, или заданное значение "0", принятое через второй вход, и выдает выбранное значение через выход. Третий переключатель SW3 имеет первый вход, подключенный к выходу первого переключателя, второй вход, подключенный к выходу выходного сумматора 225, и выход для вывода информации передачи и информации для обнаружения ошибки. Третий переключатель SW3 выбирает информацию передачи или заданное значение "0", принятое через первый вход, или выходной сигнал выходного сумматора 225, принятый через второй вход, и выдает выбранное значение через выход. Однако конструкция регистра может быть выполнена отличной от варианта, изображенного на фиг.5, и регистр и сумматор можно реализовать без их физического воплощения, как будет понятно специалистам в данной области техники.
Выходной сумматор 225 и переключатели SW1-SW3 образуют оператор для выполнения следующей операции. Приняв последовательность входной информации, оператор формирует последовательность битов обратной связи посредством последовательного прибавления с помощью выходного сумматора 225 битов последовательности входной информации к выходным битам конечного регистра 218, подает сформированную последовательность битов обратной связи в сумматоры 221-224 и выдает последовательность входной информации в качестве последовательности передаваемой информации через третий переключатель SW3. Далее, после завершения приема последовательности входной информации, оператор последовательно прибавляет посредством выходного сумматора 225 заданное значение "0" к выходным битам конечного регистра 218 и выдает результат сложения выходным сумматором 225 в качестве последовательности битов информации для обнаружения ошибки через третий переключатель.
Фиг.6 иллюстрирует конструкцию приемника канала управления пакетными данными согласно варианту настоящего изобретения. Конструкция этого приемника идентична конструкции приемника СВИ, изображенной на фиг.3, однако отличается от него тем, что исходные значения регистров генератора ЦИК устанавливаются блоками проверки ЦИК согласно изобретению. То есть, приемник, выполненный согласно варианту изобретения, отличается тем, что 4 блока обработки приема используют различные исходные значения регистров генератора ЦИК при выполнении проверки ЦИК. Данный приемник построен на основе СВИ. В данном случае под СВИ подразумевается метод определения продолжительности переданных пакетных данных путем оценки в единицах временных интервалов принятого кадра управляющей информации для пакетных данных, переданных от передатчика. Например, как показано на фиг.4, в (k+3)-ом временном интервале определяют, был ли принят кадр управляющей информации продолжительностью 1 временной интервал, и в (k+2)-ом временном интервале определяют, был ли успешно принят кадр управляющей информации из предыдущего (k+3)-ого временного интервала. В k-том временном интервале определяют, был ли успешно принят кадр управляющей информации продолжительностью 4 временных интервала для пакетных данных продолжительностью 4 временных интервала, или кадр управляющей информации продолжительностью 4 временных интервала для пакетных данных продолжительностью 8 временных интервалов из предыдущего (k+3)-ого временного интервала, (k+2)-ого временного интервала и (k+1)-ого временного интервала. Во время операции обнаружения кадров управляющей информации проверяется информация для обнаружения ошибки (информация ЦИК), и исходные значения, использованные для проверки ЦИК на каждом кадре управляющей информации, устанавливаются на N1, N2, N3 и N4, как было описано в связи с фиг.5.
Изображенный на фиг.6 приемник содержит 4 блока 510-540 обработки приема, предназначенных для определения продолжительности пакетных данных, передаваемых из приемника. Блоки 510-540 обработки приема после приема входного сигнала определяют, где есть ошибка в принятом входном сигнале, чтобы тем самым определить продолжительность пакетных данных. При этом принятый входной сигнал, состоящий из демодулированных значений мягкого решения, представляет собой кадр управляющей информации, имеющий продолжительность, определенную согласно количеству битов информации в пакетных данных, которые может передать передатчик. При этом типичным примером битов информации является 13-битная информация на ВКУПД, которая включает в себя 6-битный идентификатор управления доступом к среде (MAC ID), 2-битный идентификатор канала автоматического запроса ответа (ARG ID), 3-битный размер пакета кодера и 2-битный идентификатор подпакета. Блок 510 обработки приема представляет собой блок для обработки кадра управляющей информации продолжительностью 1 временной интервал, соответствующего пакетным данным продолжительностью 1 временной интервал; блок 520 обработки приема представляет собой блок для обработки кадра управляющей информации продолжительностью 2 временных интервала, соответствующего пакетным данным продолжительностью 2 временных интервала; блок 530 обработки приема представляет собой блок для обработки кадра управляющей информации продолжительностью 4 временных интервала, соответствующего пакетным данным продолжительностью 4 временных интервала, и блок 540 обработки приема представляет собой блок для обработки кадра управляющей информации продолжительностью 4 временных интервала, соответствующего пакетным данным продолжительностью 8 временных интервалов.
В блоках 510-540 обработки приема блоки 312, 322, 332 и 342 обратного перемежения выполняют обратное перемежение столько раз, сколько имеется соответствующих продолжительностей временных интервалов, и блоки 314, 324, 334 и 344 обратной пробивки выполняют обратную пробивку согласно соответствующим продолжительностям временных интервалов. В блоках 530 и 540 обработки приема для кадра управляющей информации продолжительностью 4 временных интервала блоки 335 и 345 объединения символов выполняют операцию объединения символов на двух смежных символах, которая является операцией, обратной операции повторения символов, выполняемой блоком 140 повторения символов на фиг.1. После выполнения операций обратной пробивки в блоках 510 и 520 обработки приема и объединения символов в блоках 530 и 540 обработки приема сверточные декодеры 316, 326, 336 и 346 в блоках 510-540 обработки приема выполняют сверточное декодирование. Сверточный декодер 316 для кадра управляющей информации продолжительностью 1 временной интервал осуществляет сверточное декодирование выходного сигнала блока 314 обратной пробивки со скоростью кодирования 1/2. Сверточный декодер 326 для кадра управляющей информации продолжительностью 2 временных интервала осуществляет сверточное декодирование выходного сигнала блока 324 обратной пробивки со скоростью кодирования 1/4. Аналогично, сверточные декодеры 336 и 346 для кадра управляющей информации продолжительностью 4 временных интервала осуществляют сверточное декодирование выходных сигналов блоков 335 и 345 объединения символов, соответственно, со скоростью кодирования 1/4.
На последних ступенях блоков 510-540 обработки приема предусмотрены блоки 518, 528, 538 и 548 проверки ЦИК. Блоки 518, 528, 538 и 548 проверки ЦИК выполняют проверку ЦИК на символах, сверточно декодированных соответственно сверточными декодерами 316, 326, 336 и 346. Посредством проверки ЦИК, выполняемой блоками 318, 328, 338 и 348 проверки ЦИК, определяется, есть ли ошибка ЦИК в кадре управляющей информации, переданном из передатчика. Несмотря на то, что в блоки обработки приема на фиг.6 включены отдельные блоки проверки ЦИК, специалистам в данной области техники будет понятно, что блоки обработки приема могут совместно использовать один блок проверки ЦИК с использованием различных исходных значений регистров, как проиллюстрировано на фиг.7. Во время проверки ЦИК блоки 518, 528, 538 и 548 проверки ЦИК используют заданные исходные значения, поступающие из контроллера 400 исходного значения, описанного в связи с фиг.5. То есть, блок 518 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на N1; блок 528 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на N2; блок 538 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на N3, и блок 548 проверки ЦИК обнаруживает ошибку ЦИК путем установки исходного значения регистра декодера на N4. Детектор 350 продолжительности пакетных данных определяет продолжительность пакетных данных на основании результатов обработки приема блоками 510-540 обработки приема. При этом четыре блока 510-540 обработки приема можно реализовать либо физически в виде отдельных блоков обработки, либо в виде одного блока обработки приема с использованием различных параметров приема.
На фиг.7 представлена конструкция устройства для обнаружения ошибки в принятых битах согласно одному варианту настоящего изобретения. Устройство для обнаружения ошибки соответствует генератору битов обнаружения ошибки, проиллюстрированному на фиг.5, и работает аналогично ему, за исключением того, что принятые биты подаются на вход первого переключателя SW1. Устройство для обнаружения ошибки согласно варианту изобретения позволяет решить проблемы обычного приемника. То есть, даже когда принимается кадр управляющей информации продолжительностью 2 временных интервала, указывающий на передачу пакетных данных продолжительностью 2 временных интервала, и принимается кадр управляющей информации продолжительностью 4 временных интервала, указывающий на передачу пакетных данных продолжительностью 4 временных интервала, приемник может точно определить продолжительность кадра управляющей информации и продолжительность переданных пакетных данных путем обычного обнаружения ошибки.
Изображенное на фиг.7 устройство для обнаружения ошибки согласно варианту изобретения выполнено с возможностью обнаружения ошибки в принятых битах в приемнике, который принимает информацию, переданную из передатчика, прикрепляющего перед передачей информацию для обнаружения ошибки к информации о передаче (например, кадру управляющей информации пакетных данных) первой информации первой продолжительности (например, кадра управляющей информации продолжительностью 2 временных интервала) или второй информации второй продолжительности, которая в F раз (например, 2 раза) превосходит первую продолжительность (например, кадр управляющей информации продолжительностью 4 временных интервала). Устройство для обнаружения ошибки включает в себя множество регистров 561-568, множество сумматоров 571-574, выходной сумматор 575, переключатели SW1-SW3, контроллер 550 исходного значения и блок 580 принятия решения об ошибке.
Контроллер 550 исходного значения обеспечивает первое исходное значение для первой информации и обеспечивает второе исходное значение для второй информации, чтобы инициализировать регистры. Обеспечиваемые исходные значения определяются согласно различным продолжительностям (N временных интервалов) пакетных данных. Предпочтительно, первое исходное значение и второе исходное значение определяются в пределах значения, соответствующего количеству прикрепленных битов информации для обнаружения ошибки.
Регистры 561-568, количество которых идентично количеству прикрепленных битов информации для обнаружения ошибки, подключены в виде каскада и инициализируются на соответствующие исходные значения, полученные из контроллера 550 исходного значения. Сумматоры 571-574 расположены на трактах, определенных заданным порождающим многочленом из трактов между регистрами 561-568. Каждый сумматор 571-574 прибавляет входную последовательность битов, принятую по входному тракту, к последовательности битов обратной связи и выдает свой выходной сигнал по выходному тракту. Под последовательностью битов обратной связи подразумевается последовательность битов на выходе выходного сумматора 575.
Выходной сумматор 575 и переключатели SW1-SW3 образуют оператор для выполнения следующей операции. Оператор при приеме принимаемой последовательности информации (первой или второй информации) формирует последовательность битов обратной связи посредством последовательного прибавления битов принятой последовательности информации к выходным битам конечного регистра 568 и подает сформированную последовательность битов обратной связи в сумматоры 571-574 и исходный регистр 561 через второй переключатель SW2. Затем оператор после завершения приема принимаемой последовательности информации подает заданный входной бит "0" в сумматоры 571-574 и начальный регистр 561 через первый переключатель SW1, последовательно прибавляет заданный входной бит "0" к выходным битам конечного регистра 568 посредством выходного сумматора 575 и выдает результат сложения в качестве принятой последовательности информации для обнаружения ошибки.
Первый переключатель SW1 выбирает принимаемую последовательность информации или заданный входной бит "0". Первый переключатель SW1 выдает принимаемую последовательность информации при ее приеме и выдает заданный входной бит "0" после завершения приема принимаемой последовательности информации. Выходной сумматор 575 прибавляет выходной сигнал первого переключателя SW1 к выходным битам конечного регистра 568. Второй переключатель SW2 выбирает выходной сигнал выходного сумматора 575 или заданный входной бит "0" и подает выбранное значение в сумматоры 571-574 и начальный регистр 561 в качестве последовательности битов обратной связи. Второй переключатель SW2 подает выходной сигнал выходного сумматора 575 в сумматоры 571-574 и исходный регистр 561 во время приема принимаемой последовательности информации и подает исходный входной бит "0" в сумматоры 571-574 и исходный регистр 561 после завершения приема принимаемой последовательности информации. Третий переключатель SW3 выбирает принимаемую последовательность информации или выходную последовательность битов, т.е. принятую из выходного сумматора 575 последовательность информации для обнаружения ошибки. Третий переключатель SW3 выдает принимаемую последовательность информации во время ее приема и выдает принятую последовательность информации для обнаружения ошибки, полученную из выходного сумматора 575, после завершения приема принимаемой последовательности информации.
Блок 580 принятия решения об ошибке сравнивает принятую последовательность информации для обнаружения ошибки с последовательностью информации для обнаружения ошибки, соответствующей выбранному исходному значению, чтобы определить, есть ли ошибка в принятых битах. То есть, блок 580 принятия решения об ошибке решает, что в принятых битах нет ошибки, если принятая последовательность информации для обнаружения ошибки идентична последовательности информации для обнаружения ошибки, соответствующей выбранному исходному значению. В противном случае, если принятая последовательность информации для обнаружения ошибки не идентична последовательности информации для обнаружения ошибки, соответствующей выбранному исходному значению, блок 580 принятия решения об ошибке решает, что в принятых битах есть ошибка. На основании результата решения, принятого блоком 580 принятия решения об ошибке, детектор 350 продолжительности пакета на фиг.6 может определить продолжительность принятых битов.
Как было описано выше, в устройстве для обнаружения ошибки по фиг.7 контроллер 550 исходного значения работает в зависимости от продолжительности пакетных данных. Когда первые 13 принятых битов, переданных из передатчика, получены полностью, переключатели SW1-SW3 переключаются на свои нижние выходы, так что переключатели SW1 и SW2 получают заданный входной бит "0". После этого 8 битов обнаружения ошибки (или избыточных битов) формируются посредством сдвига значений регистров столько раз, сколько имеется битов обнаружения ошибки (8). Блок 580 обнаружения ошибки сравнивает биты обнаружения ошибки (прикрепленные передатчиком), включенные в принятые биты, с вновь сформированными битами обнаружения ошибки. Блок 580 обнаружения ошибки решает, что в принятых битах нет ошибки, если биты обнаружения ошибки, включенные в принятые биты, идентичны вновь сформированным битам обнаружения ошибки. Однако, если биты обнаружения ошибки, включенные в принятые биты, не идентичны вновь сформированным битам обнаружения ошибки, блок 580 обнаружения ошибки решает, что в принятых битах есть ошибка. Хотя в данном варианте контроллер 550 исходного значения и блок 580 обнаружения ошибки выполнены раздельно, эти элементы можно реализовать в составе одного контроллера.
В таблице 2 показаны результаты моделирования, полученные путем передачи каждого из кадров управляющей информации, имеющих продолжительность во временных интервалах 1(2), 2(4), 4(255) и 4(0), 10000 раз в состоянии без помех. При этом числа в скобках показывают исходные значения генератора ЦИК в десятичной системе исчисления. В данной модели исходное значение регистра установлено на N1=2 для кадра управляющей информации продолжительностью 1 временной интервал. Исходное значение регистра установлено на N2=4 для кадра управляющей информации продолжительностью 2 временных интервала. Исходное значение регистра установлено на N3=255 для кадра управляющей информации продолжительностью 4 временных интервала, соответствующего пакетным данным продолжительностью 4 временных интервала. Исходное значение регистра установлено на N4=0 для кадра управляющей информации продолжительностью 4 временных интервала, соответствующего пакетным данным продолжительностью 8 временных интервалов. Результирующие значения, полученные путем компьютерного моделирования, включают вероятность Pd успешного детектирования, ложную вероятность Pfa, неправильную вероятность Pm и вероятность ошибки Ре, сумму ложной вероятности Pfa и неправильной вероятности Pm. В таблице 2 видно, что вероятность ошибки Ре в обнаружении кадра управляющей информации, содержащего 2(4) временных интервала и 4(255) временных интервала, очень низкая по сравнению с соответствующими ошибками, показанными в таблице 1.
Таблица 2
ВКУПД (ЦИК) Pd Pfa Pm Pe
1(2) 9,889e-01 0,000e+00 1,110e-02 1,110e-02
2(4) 9,936e-01 0,000e+00 6,400e-03 6,400e-03
4(255) 9,969e+00 0,000e+00 3,100e-03 3,100e-03
4(0) 9,956e-01 0,000e+00 4,400e-03 4,400e-03
ВКУПД (ЦИК) Успешный ЦИК Предназначено для других символов ЦИК
  1(2) 2(4) 4(255) 4(0) 1(2) 2(4) 4(255) 4(0)
1(2) 10000 36 37 38 0 36 37 38
2(4) 45 10000 7 12 45 0 7 12
4(255) 31 0 10000 0 31 0 0 0
4(0) 44 0 0 1000 44 0 0 0
Как было описано выше, система подвижной связи для передачи пакетных данных устанавливает различные исходные значения регистра генератора ЦИК не только в кадрах управляющей информации одинаковой продолжительности, но также в кадрах управляющей информации различной продолжительности при передаче и приеме сигналов на канале управления пакетными данными, что позволяет решить проблему возникновения ошибки во время приема кадра управляющей информации приемником СВИ.
Несмотря на то, что изобретение было проиллюстрировано и описано со ссылкой на его конкретный вариант, специалистам в данной области техники будет понятно, что возможны различные изменения в его форме и деталях, не выходящие за рамки сущности и объема притязаний изобретения, охарактеризованного в прилагаемой формуле изобретения. Например, настоящее изобретение было описано со ссылкой только на случай, когда передатчик канала управления пакетными данными на фиг.1 кодирует последовательность управляющей информации продолжительностью 2 временных интервала для управления пакетными данными продолжительностью 2 временных интервала со скоростью кодирования R=1/4 перед передачей, и к другому случаю, когда передатчик канала управления пакетными данными кодирует последовательность управляющей информации продолжительностью 4 временных интервала для управления пакетными данными продолжительностью 4 временных интервала со скоростью кодирования R=1/4 и выполняет повторение символов закодированной последовательности управляющей информации перед передачей. Однако настоящее изобретение можно также применить и в передатчике канала пакетных данных, а также в передатчике канала управления пакетными данными. То есть, настоящее изобретение можно применить в системе связи, которая кодирует первую информацию с первой продолжительностью с заданной скоростью кодирования перед передачей, или кодирует вторую информацию с продолжительностью, превосходящей в F раз первую продолжительность (где F - число кратное 2) с заданной скоростью кодирования перед передачей, повторенной F раз.

Claims (32)

1. Устройство для формирования последовательности информации для обнаружения ошибки, предназначенной для определения продолжительности передаваемой последовательности данных, в системе связи, выполненной с возможностью передачи, по меньшей мере, двух последовательностей данных различной продолжительности во временных интервалах по каналу данных и передачи по каналу управления данными последовательности управляющих данных такой же продолжительности, как и последовательности данных, причем последовательность управляющих данных включает в себя последовательность управляющей информации, показывающую информацию в отношении формата передачи данных каждой последовательности данных, и последовательность информации для обнаружения ошибки, предназначенную для обнаружения ошибки в последовательности управляющей информации, содержащее множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, множество сумматоров, определенных заданным передающим многочленом и расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую через входной тракт, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, оператор для ввода последовательности управляющей информации и выдачи последовательности информации для обнаружения ошибки, выполненный с возможностью, во время приема последовательности управляющей информации, формирования последовательности битов обратной связи посредством последовательного прибавления битов последовательности управляющей информации к выходным битам конечного регистра из упомянутых регистров, подачи сформированной последовательности битов обратной связи в сумматоры и выдачи последовательности управляющей информации, и после завершения приема последовательности управляющей информации, последовательного прибавления заданного входного бита к выходным битам конечного регистра и выдачи результата сложения в качестве последовательности информации для обнаружения ошибки, и контроллер, предназначенный для подачи в регистры одного исходного значения, выбранного, по меньшей мере, из двух заданных исходных значений, определенных отдельно, по меньшей мере, для двух последовательностей данных.
2. Устройство по п.1, отличающееся тем, что оператор содержит первый переключатель для избирательной выдачи последовательности управляющей информации и заданного входного бита, выходной сумматор для прибавления выходного сигнала первого переключателя к выходным битам конечного регистра, второй переключатель для избирательной подачи выходного сигнала выходного сумматора и заданного входного бита в качестве последовательности битов обратной связи в сумматоры и третий переключатель для избирательной выдачи последовательности управляющей информации и последовательности информации для обнаружения ошибки из выходного сумматора.
3. Устройство по п.2, отличающееся тем, что первый переключатель выполнен с возможностью выдачи последовательности управляющей информации во время приема последовательности управляющей информации и выдачи заданного входного бита после завершения приема последовательности управляющей информации.
4. Устройство по п.3, отличающееся тем, что второй переключатель выполнен с возможностью подачи выходного сигнала выходного сумматора в сумматоры во время приема последовательности управляющей информации и подачи заданного входного бита в сумматоры после завершения приема последовательности управляющей информации.
5. Устройство по п.4, отличающееся тем, что третий переключатель выполнен с возможностью выдачи последовательности управляющей информации во время приема последовательности управляющей информации и выдачи последовательности информации для обнаружения ошибки после завершения приема последовательности управляющей информации.
6. Устройство по п.1, отличающееся тем, что две последовательности данных имеют различную продолжительность во временных интервалах.
7. Устройство по п.6, отличающееся тем, что продолжительность одной последовательности данных из двух последовательностей данных во временных интервалах в два раза превосходит продолжительность другой последовательности данных.
8. Устройство для формирования последовательности передаваемой информации посредством прикрепления последовательности информации для обнаружения ошибки к входной последовательности информации из первой последовательности информации или второй последовательности информации в системе связи, кодирующей первую последовательность информации с первой продолжительностью во временных интервалах с заданной скоростью кодирования перед передачей или кодирующей вторую последовательность информации со второй продолжительностью во временных интервалах, превосходящей в F раз (где F - число кратное 2) первую продолжительность, с заданной скоростью кодирования перед передачей, повторенной F раз, содержащее множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, множество сумматоров, определенное заданным порождающим многочленом, расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую через входной тракт, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, оператор для ввода входной последовательности информации и выдачи последовательности информации для обнаружения ошибки, выполненный с возможностью во время приема входной последовательности информации формирования последовательности битов обратной связи посредством последовательного прибавления битов входной последовательности информации к выходным битам конечного регистра из упомянутых регистров, подачи сформированной последовательности битов обратной связи в сумматоры и выдачи входной последовательности информации в качестве последовательности передаваемой информации, и после завершения приема входной последовательности информации, подачи заданного входного бита в сумматоры, последовательного прибавления заданного входного бита к выходным битам конечного регистра для формирования последовательности информации для обнаружения ошибки и выдачи последовательности информации для обнаружения ошибки в качестве последовательности передаваемой информации, и контроллер, предназначенный для подачи в регистры одного исходного значения, выбранного из двух заданных исходных значений, определенных отдельно для первой последовательности информации и второй последовательности информации.
9. Устройство по п.8, отличающееся тем, что входная последовательность информации представляет собой последовательность управляющей информации, показывающую информацию относительно формата передачи данных пакетных данных.
10. Устройство по п.9, отличающееся тем, что первая последовательность информации представляет собой последовательность управляющей информации продолжительностью 2 временных интервала, а вторая последовательность информации представляет собой последовательность управляющей информации продолжительностью 4 временных интервала.
11. Устройство по п.8, отличающееся тем, что оператор содержит первый переключатель для избирательной выдачи входной последовательности информации и заданного входного бита, выходной сумматор для прибавления выходного сигнала первого переключателя к выходным битам конечного регистра, второй переключатель для избирательной подачи в сумматоры выходного сигнала выходного сумматора и заданного входного бита в качестве последовательности битов обратной связи и третий переключатель для избирательной выдачи входной последовательности информации и выходных битов выходного сумматора в качестве последовательности передаваемой информации.
12. Устройство для проверки ошибки в принятой последовательности управляющих данных для определения продолжительности последовательностей данных, переданных по каналу данных, в системе связи, включающей в себя передатчик, выполненный с возможностью передачи, по меньшей мере, двух последовательностей данных различной продолжительности во временных интервалах по каналу данных и передачи по каналу управления данными последовательности управляющих данных такой же продолжительности, как и последовательности данных, причем последовательность управляющих данных имеет последовательность управляющей информации, показывающую информацию в отношении формата передачи данных каждой последовательности данных, и последовательность информации для обнаружения ошибки в последовательности управляющей информации, и приемник, принимающий последовательности данных, передаваемые по каналу данных от передатчика, и последовательность управляющих данных, передаваемую по каналу управления данными от передатчика, содержащее множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, множество сумматоров, определенное заданным порождающим многочленом, расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую по входному тракту, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, оператор для ввода последовательности управляющей информации и выдачи последовательности информации для обнаружения ошибки, выполненный с возможностью во время приема последовательности управляющей информации формирования последовательности битов обратной связи посредством последовательного прибавления битов последовательности управляющей информации к выходным битам конечного регистра из упомянутых регистров и подачи сформированной последовательности битов обратной связи в сумматоры, и после завершения приема последовательности управляющей информации, последовательного прибавления заданного входного бита к выходным битам конечного регистра и выдачи результата сложения в качестве принятой последовательности информации для обнаружения ошибки, контроллер для подачи в регистры одного исходного значения, выбранного, по меньшей мере, из двух заданных исходных значений, определенных отдельно, по меньшей мере, для двух последовательностей данных, и блок принятия решения об ошибке, предназначенный для сравнения принятой последовательности информации для обнаружения ошибки с последовательностью информации для обнаружения ошибки, соответствующей выбранному исходному значению, чтобы определить тем самым наличие ошибки.
13. Устройство по п.12, отличающееся тем, что оператор содержит первый переключатель для избирательной выдачи последовательности управляющей информации и заданного входного бита, выходной сумматор для прибавления выходного сигнала первого переключателя к выходным битам конечного регистра, второй переключатель для избирательной подачи в сумматоры выходного сигнала выходного сумматора и заданного входного бита в качестве последовательности битов обратной связи и третий переключатель для избирательной выдачи принятой последовательности управляющей информации и принятой последовательности информации для обнаружения ошибки из выходного сумматора.
14. Устройство по п.12, отличающееся тем, что продолжительность одной последовательности данных из двух последовательностей данных во временных интервалах в два раза превосходит продолжительность другой последовательности данных.
15. Устройство по п.12, отличающееся тем, что заданный входной бит имеет значение "0".
16. Устройство для проверки ошибки в принятой последовательности информации в системе связи, включающей в себя передатчик, кодирующий первую последовательность информации с первой продолжительностью во временных интервалах с заданной скоростью кодирования перед передачей или кодирующий вторую последовательность информации со второй продолжительностью во временных интервалах, превосходящей в F раз (где F - число кратное 2) первую продолжительность, с заданной скоростью кодирования перед передачей, повторенной F раз, и прикрепляющий последовательность информации для обнаружения ошибки к первой последовательности информации или второй последовательности информации и передающий результат в качестве последовательности передаваемой информации, и приемник, принимающий последовательность информации от передатчика, содержащее множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, множество сумматоров, определенных заданным порождающим многочленом и расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую по входному тракту, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, оператор для ввода упомянутой последовательности информации и выдачи последовательности информации для обнаружения ошибки, выполненный с возможностью во время приема принимаемой последовательности информации формирования последовательности битов обратной связи посредством последовательного прибавления битов принимаемой последовательности информации к выходным битам конечного регистра из упомянутых регистров и подачи сформированной последовательности битов обратной связи в сумматоры, после завершения приема принимаемой последовательности информации подачи заданного входного бита в сумматоры, последовательного прибавления заданного входного бита к выходным битам конечного регистра и выдачи результата сложения в качестве принятой последовательности информации для обнаружения ошибки, контроллер для подачи в регистры одного исходного значения, выбранного из двух заданных исходных значений, определенных отдельно для первой последовательности информации и второй последовательности информации, блок принятия решения об ошибке, предназначенный для сравнения принятой последовательности информации для обнаружения ошибки с последовательностью информации для обнаружения ошибки, соответствующей выбранному исходному значению, для определения наличия ошибки.
17. Устройство по п.16, отличающееся тем, что последовательность информации представляет собой последовательность управляющей информации, показывающую информацию относительно формата передачи данных пакетных данных.
18. Устройство по п.17, отличающееся тем, что первая последовательность информации представляет собой последовательность управляющей информации продолжительностью 2 временных интервала, а вторая последовательность информации представляет собой последовательность управляющей информации продолжительностью 4 временных интервала.
19. Способ формирования последовательности информации для обнаружения ошибки, предназначенной для определения, были ли переданы, по меньшей мере, две последовательности данных с различной продолжительностью во временных интервалах, в системе связи, выполненной с возможностью передачи, по меньшей мере, двух последовательностей данных различной продолжительности по каналу данных и передачи по каналу управления данными последовательности управляющих данных такой же продолжительности, как и последовательности данных, при этом последовательность управляющих данных включает в себя последовательность управляющей информации, показывающую информацию в отношении формата передачи данных каждой последовательности данных, и последовательность информации для обнаружения ошибки, предназначенную для обнаружения ошибки в последовательности управляющей информации, заключающийся в том, что обеспечивают множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, и множество сумматоров, определенных заданным порождающим многочленом и расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую через входной тракт, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, подают в регистры одно исходное значение, имеющее продолжительность последовательности данных, причем исходное значение выбирают из двух исходных значений, определенных отдельно для продолжительностей двух последовательностей данных, во время приема последовательности управляющей информации формируют последовательность битов обратной связи посредством последовательного прибавления битов последовательности управляющей информации к выходным битам конечного регистра из упомянутых регистров и подают сформированную последовательность битов обратной связи в сумматоры, после завершения приема последовательности управляющей информации последовательно прибавляют заданный входной бит к выходным битам конечного регистра и выдают результат сложения в качестве последовательности информации для обнаружения ошибки.
20. Способ по п.19, отличающийся тем, что продолжительность одной последовательности данных из двух последовательностей данных во временных интервалах в два раза превосходит продолжительность другой последовательности данных.
21. Способ по п.19, отличающийся тем, что заданный входной бит имеет значение "0".
22. Способ формирования последовательности передаваемой информации посредством прикрепления последовательности информации для обнаружения ошибки к входной последовательности информации из первой последовательности информации или второй последовательности информации в системе связи, кодирующей первую последовательность информации с первой продолжительностью с заданной скоростью кодирования перед передачей или кодирующей вторую последовательность информации со второй продолжительностью, превосходящей в F раз, где F - число, кратное 2, первую продолжительность, с заданной скоростью кодирования перед передачей, повторенной F раз, заключающийся в том, что обеспечивают множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, и множество сумматоров, определенных заданным порождающим многочленом и расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую через входной тракт, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, подают в регистры одно исходное значение, выбранное из двух исходных значений, определенных отдельно для первой последовательности информации и второй последовательности информации, во время приема последовательности входной информации, формируют последовательность битов обратной связи посредством последовательного прибавления битов входной последовательности информации к выходным битам конечного регистра из упомянутых регистров, подают сформированную последовательность битов обратной связи в сумматоры и выдают входную последовательность информации в качестве последовательности передаваемой информации и после завершения приема входной последовательности информации подают заданный входной бит в сумматоры, последовательно прибавляют заданный входной бит к выходным битам конечного регистра для формирования последовательности информации для обнаружения ошибки и выдают последовательность информации для обнаружения ошибки в качестве последовательности передаваемой информации.
23. Способ по п.22, отличающийся тем, что входная последовательность информации представляет собой последовательность управляющей информации пакетных данных.
24. Способ по п.23, отличающийся тем, что первая последовательность информации представляет собой последовательность управляющей информации продолжительностью 2 временных интервала, а вторая последовательность информации представляет собой последовательность управляющей информации продолжительностью 4 временных интервала.
25. Способ по п.22, отличающийся тем, что заданный входной бит имеет значение "0".
26. Способ проверки ошибки в принимаемой последовательности управляющих данных для определения продолжительности последовательностей данных, передаваемых по каналу данных, в системе связи, включающей в себя передатчик, выполненный с возможностью передачи, по меньшей мере, двух последовательностей данных различной продолжительности во временных интервалах по каналу данных и передачи по каналу управления данными последовательности управляющих данных такой же продолжительности, как и последовательности данных, причем последовательность управляющих данных имеет последовательность управляющей информации, показывающую скорость данных и формат передачи данных для каждой последовательности данных, и последовательность информации для обнаружения ошибки, предназначенную для обнаружения ошибки в последовательности управляющей информации, и приемник, принимающий последовательности данных, передаваемые по каналу данных от передатчика, и последовательность управляющих данных, передаваемую по каналу управления данными от передатчика, заключающийся в том, что обеспечивают множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, и множество сумматоров, определенных заданным порождающим многочленом и расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую по входному тракту, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, подают в регистры одно исходное значение, имеющее продолжительность последовательности данных, причем исходное значение выбирают из двух исходных значений, определенных отдельно для продолжительностей двух последовательностей данных, во время приема последовательности управляющей информации, включенной в принимаемую последовательность управляющих данных, формируют последовательность битов обратной связи посредством последовательного прибавления битов последовательности управляющей информации к выходным битам конечного регистра из упомянутых регистров и подают сформированную последовательность битов обратной связи в сумматоры, после завершения приема последовательности управляющей информации последовательно прибавляют заданный входной бит к выходным битам конечного регистра и выдают результат сложения в качестве принятой последовательности информации для обнаружения ошибки и сравнивают принятую последовательность информации для обнаружения ошибки с последовательностью информации для обнаружения ошибки, соответствующей выбранному исходному значению, чтобы тем самым определить наличие ошибки.
27. Способ по п.26, отличающийся тем, что продолжительность одной последовательности данных из двух последовательностей данных во временных интервалах в два раза превосходит продолжительность другой последовательности данных.
28. Способ по п.26, отличающийся тем, что заданный входной бит имеет значение "0".
29. Способ проверки ошибки в принимаемой последовательности информации в системе связи, включающей в себя передатчик, кодирующий первую последовательность информации с первой продолжительностью во временных интервалах с заданной скоростью кодирования перед передачей или кодирующий вторую последовательность информации со второй продолжительностью во временных интервалах, превосходящей в F раз, где F - число, кратное 2, первую продолжительность с заданной скоростью кодирования перед передачей, повторенной F раз, и прикрепляющий последовательность информации для обнаружения ошибки к первой последовательности информации или второй последовательности информации, и передающий результат в качестве последовательности передаваемой информации, и приемник, принимающий последовательность информации из передатчика, заключающийся в том, что обеспечивают множество каскадных регистров, количество которых эквивалентно количеству битов в последовательности информации для обнаружения ошибки, и множество сумматоров, определенных заданным порождающим многочленом и расположенных между регистрами, причем каждый сумматор прибавляет последовательность битов, принятую по входному тракту, к последовательности битов обратной связи и выдает результат сложения через выходной тракт, подают в регистры одно исходное значение, выбранное из двух исходных значений, определенных отдельно для первой последовательности информации и второй последовательности информации, во время приема принимаемой последовательности информации формируют последовательность битов обратной связи посредством последовательного прибавления битов принимаемой последовательности информации к выходным битам конечного регистра из упомянутых регистров и подают сформированную последовательность битов обратной связи в сумматоры, после завершения приема принимаемой последовательности информации подают заданный входной бит в сумматоры, последовательно прибавляют заданный входной бит к выходным битам конечного регистра и выдают результат сложения в качестве принятой последовательности информации для обнаружения ошибки и сравнивают принятую последовательность информации для обнаружения ошибки с последовательностью информации для обнаружения ошибки, соответствующей выбранному исходному значению, чтобы тем самым определить наличие ошибки.
30. Способ по п.29, отличающийся тем, что последовательность информации представляет собой последовательность управляющей информации, показывающую информацию относительно формата передачи данных пакетных данных.
31. Способ по п.30, отличающийся тем, что первая последовательность информации представляет собой последовательность управляющей информации продолжительностью 2 временных интервала, а вторая последовательность информации представляет собой последовательность управляющей информации продолжительностью 4 временных интервала.
32. Способ по п.29, отличающийся тем, что заданный входной бит имеет значение "0".
RU2003119139/09A 2001-10-29 2002-10-25 Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи RU2258314C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0066904A KR100433908B1 (ko) 2001-10-29 2001-10-29 통신시스템의 오류 검출 정보 송수신 장치 및 방법
KR2001/66904 2001-10-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
RU2004113955/09A Division RU2341025C2 (ru) 2001-10-29 2004-05-06 Способ передачи и приема информации для обнаружения ошибки в системе связи
RU2005104232/09A Division RU2375821C2 (ru) 2001-10-29 2005-02-16 Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи

Publications (2)

Publication Number Publication Date
RU2003119139A RU2003119139A (ru) 2004-12-10
RU2258314C2 true RU2258314C2 (ru) 2005-08-10

Family

ID=36129259

Family Applications (3)

Application Number Title Priority Date Filing Date
RU2003119139/09A RU2258314C2 (ru) 2001-10-29 2002-10-25 Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи
RU2004113955/09A RU2341025C2 (ru) 2001-10-29 2004-05-06 Способ передачи и приема информации для обнаружения ошибки в системе связи
RU2005104232/09A RU2375821C2 (ru) 2001-10-29 2005-02-16 Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи

Family Applications After (2)

Application Number Title Priority Date Filing Date
RU2004113955/09A RU2341025C2 (ru) 2001-10-29 2004-05-06 Способ передачи и приема информации для обнаружения ошибки в системе связи
RU2005104232/09A RU2375821C2 (ru) 2001-10-29 2005-02-16 Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи

Country Status (13)

Country Link
US (3) US7093181B2 (ru)
EP (3) EP1496637B1 (ru)
JP (3) JP3934608B2 (ru)
KR (1) KR100433908B1 (ru)
CN (3) CN100512084C (ru)
AU (2) AU2002353562B2 (ru)
BR (3) BRPI0216013B1 (ru)
CA (2) CA2433013C (ru)
DE (4) DE20216690U1 (ru)
FR (1) FR2831736B1 (ru)
GB (1) GB2382507B (ru)
RU (3) RU2258314C2 (ru)
WO (1) WO2003039056A1 (ru)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2452103C2 (ru) * 2008-01-30 2012-05-27 Зти Корпорейшн Способ отправки сигналов физического смешанного информационного канала повторной передачи во временном интервале нисходящей частоты пилот-сигнала
US8208495B2 (en) 2006-07-26 2012-06-26 Qualcomm Incorporated Data transmission with supplemental resources
US8352843B2 (en) 2007-03-16 2013-01-08 Qualcomm Incorporated Method and apparatus for coding a communication signal
US8374161B2 (en) 2006-07-07 2013-02-12 Qualcomm Incorporated Method and apparatus for sending data and control information in a wireless communication system
RU2475973C2 (ru) * 2007-08-10 2013-02-20 Фудзицу Лимитед Базовая радиостанция и мобильная станция
US8386878B2 (en) 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
US9143288B2 (en) 2006-07-24 2015-09-22 Qualcomm Incorporated Variable control channel for a wireless communication system
RU2745418C1 (ru) * 2020-09-04 2021-03-25 Федеральное государственное бюджетное образовательное учреждение высшего образования. "Юго-Западный государственный университет" (ЮЗГУ) Способ обнаружения ошибок при передаче информационных пакетов
RU2819174C1 (ru) * 2023-11-23 2024-05-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" Способ определения источника пакетов данных в телекоммуникационных сетях

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433908B1 (ko) * 2001-10-29 2004-06-04 삼성전자주식회사 통신시스템의 오류 검출 정보 송수신 장치 및 방법
KR100830448B1 (ko) * 2001-11-08 2008-05-20 엘지전자 주식회사 통신 시스템에서 패킷 데이터 제어 정보의 전송 방법과전송 체인
CA2508525C (en) * 2002-12-04 2010-11-16 Interdigital Technology Corporation Detection of channel quality indicator
TWI221966B (en) * 2003-08-28 2004-10-11 Sunplus Technology Co Ltd Device for encrypting/protecting program with protection bit codes
JP4446338B2 (ja) * 2004-03-22 2010-04-07 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 再送要求方法、無線通信システム、および受信機
KR100606370B1 (ko) * 2004-11-30 2006-07-31 엘지노텔 주식회사 3지피피 시스템에서의 스케줄링 정보의 오류검출 방법
US7219292B2 (en) * 2005-04-14 2007-05-15 Industrial Technology Research Institute Cyclic redundancy check modification for length detection of message with convolutional protection
EP1944896A1 (en) * 2007-01-09 2008-07-16 Matsushita Electric Industrial Co., Ltd. Configuration of control channels in a mobile communication system
JP5507813B2 (ja) * 2007-02-16 2014-05-28 パナソニック株式会社 送信装置及び受信装置
KR101387534B1 (ko) * 2008-01-03 2014-04-21 엘지전자 주식회사 반복 채널 코딩을 위한 심볼 매핑 방법
KR101388794B1 (ko) * 2008-03-03 2014-04-23 삼성전자주식회사 무선 방송 시스템에서 인-밴드 시그널링 정보 송수신 방법 및 장치
US8683296B2 (en) 2011-12-30 2014-03-25 Streamscale, Inc. Accelerated erasure coding system and method
US8914706B2 (en) 2011-12-30 2014-12-16 Streamscale, Inc. Using parity data for concurrent data authentication, correction, compression, and encryption
RU2595491C2 (ru) * 2013-09-09 2016-08-27 Борис Иванович Крыжановский Способ передачи информации, недоступной для третьих лиц
KR20150084560A (ko) * 2014-01-14 2015-07-22 에스케이하이닉스 주식회사 인코딩 장치, 디코딩 장치 및 그 동작 방법
EP3166246B1 (en) * 2015-11-06 2018-06-20 Fts Computertechnik Gmbh Method to detect and to handle failures in the communication in a computer network
US10686469B2 (en) * 2017-05-15 2020-06-16 Qualcomm Incorporated Payload size ambiguity and false alarm rate reduction for polar codes
CN109474381B (zh) * 2017-09-08 2020-08-07 华为技术有限公司 一种时隙格式指示方法、设备及系统
EP3565186B1 (en) * 2018-05-02 2021-06-30 TTTech Computertechnik AG Device and network to reliably communicate in a network
RU2763290C1 (ru) * 2021-07-02 2021-12-28 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» Способ определения корректности передачи информационных пакетов

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3402390A (en) * 1965-03-01 1968-09-17 Motorola Inc System for encoding and decoding information which provides correction of random double bit and triple bit errors
US4972436A (en) * 1988-10-14 1990-11-20 Hayes Microcomputer Products, Inc. High performance sigma delta based analog modem front end
JPH03226019A (ja) 1990-01-30 1991-10-07 Toshiba Corp Ｃｒｃ演算装置
US5511073A (en) * 1990-06-25 1996-04-23 Qualcomm Incorporated Method and apparatus for the formatting of data for transmission
JP2655547B2 (ja) * 1991-03-13 1997-09-24 富士通株式会社 Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置
KR100220570B1 (ko) * 1995-03-16 1999-09-15 김영환 패킷교환기의 에러검출장치
TW358277B (en) * 1996-05-08 1999-05-11 Matsushita Electric Ind Co Ltd Multiplex transmission method and system, and audio jitter absorbing method used therein
US5862160A (en) * 1996-12-31 1999-01-19 Ericsson, Inc. Secondary channel for communication networks
WO1998058468A1 (fr) * 1997-06-19 1998-12-23 Kabushiki Kaisha Toshiba Systeme de transmission avec multiplexage de donnees d'information, multiplexeur et demultiplexeur utilises a cet effet et codeur et decodeur pour correction d'erreurs
KR100222408B1 (ko) * 1997-08-02 1999-10-01 윤종용 디지털 이동통신시스템에서의 정보 전송량 증가를 위한송신기 및 방법
JPH11127138A (ja) * 1997-10-24 1999-05-11 Sony Corp 誤り訂正符号化方法及びその装置並びにデータ伝送方法
JPH11136138A (ja) 1997-10-30 1999-05-21 Oki Electric Ind Co Ltd 冗長符号生成装置、誤り検出符号化装置、誤り検出装置、冗長符号生成方法および誤り検出方法ならびに情報記録媒体
AU718974B2 (en) * 1998-02-14 2000-05-04 Samsung Electronics Co., Ltd. Data communication device and method for mobile communication system with dedicated control channel
JP3639455B2 (ja) * 1999-04-07 2005-04-20 富士重工業株式会社 多重通信装置
US6374383B1 (en) * 1999-06-07 2002-04-16 Maxtor Corporation Determining error locations using error correction codes
US6405340B1 (en) * 1999-07-02 2002-06-11 Ericsson Inc. Flexible method of error protection in communications systems
US6983414B1 (en) * 2001-03-30 2006-01-03 Cisco Technology, Inc. Error insertion circuit for SONET forward error correction
US7298718B2 (en) * 2001-05-07 2007-11-20 Qualcomm Incorporated Channel allocations in a communications system
US6804220B2 (en) * 2001-05-07 2004-10-12 Qualcomm Incorporated Method and apparatus for generating control information for packet data
US6987778B2 (en) * 2001-05-22 2006-01-17 Qualcomm Incorporated Enhanced channel interleaving for optimized data throughput
KR100433908B1 (ko) * 2001-10-29 2004-06-04 삼성전자주식회사 통신시스템의 오류 검출 정보 송수신 장치 및 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8374161B2 (en) 2006-07-07 2013-02-12 Qualcomm Incorporated Method and apparatus for sending data and control information in a wireless communication system
US9485761B2 (en) 2006-07-07 2016-11-01 Qualcomm Incorporated Method and apparatus for sending data and control information in a wireless communication system
US9143288B2 (en) 2006-07-24 2015-09-22 Qualcomm Incorporated Variable control channel for a wireless communication system
US8208495B2 (en) 2006-07-26 2012-06-26 Qualcomm Incorporated Data transmission with supplemental resources
US8352843B2 (en) 2007-03-16 2013-01-08 Qualcomm Incorporated Method and apparatus for coding a communication signal
US8386878B2 (en) 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
US8862958B2 (en) 2007-07-12 2014-10-14 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
RU2475973C2 (ru) * 2007-08-10 2013-02-20 Фудзицу Лимитед Базовая радиостанция и мобильная станция
RU2452103C2 (ru) * 2008-01-30 2012-05-27 Зти Корпорейшн Способ отправки сигналов физического смешанного информационного канала повторной передачи во временном интервале нисходящей частоты пилот-сигнала
US8345661B2 (en) 2008-01-30 2013-01-01 Zte Corporation Method for sending physical hybrid ARQ indicator channel signals in a downlink pilot time slot
RU2745418C1 (ru) * 2020-09-04 2021-03-25 Федеральное государственное бюджетное образовательное учреждение высшего образования. "Юго-Западный государственный университет" (ЮЗГУ) Способ обнаружения ошибок при передаче информационных пакетов
RU2819174C1 (ru) * 2023-11-23 2024-05-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" Способ определения источника пакетов данных в телекоммуникационных сетях

Also Published As

Publication number Publication date
CA2451619A1 (en) 2003-05-08
BRPI0215824B1 (pt) 2016-07-05
BR0216013A (pt) 2004-12-28
CN100512084C (zh) 2009-07-08
EP1496637B1 (en) 2006-10-11
WO2003039056A1 (en) 2003-05-08
JP3902628B2 (ja) 2007-04-11
US20050066252A1 (en) 2005-03-24
US20040133840A1 (en) 2004-07-08
AU2004200264A1 (en) 2004-02-19
DE60202119D1 (de) 2005-01-05
US7275198B2 (en) 2007-09-25
EP1418696A1 (en) 2004-05-12
RU2341025C2 (ru) 2008-12-10
FR2831736B1 (fr) 2004-03-19
EP1306996A2 (en) 2003-05-02
CA2433013C (en) 2008-12-23
EP1306996B1 (en) 2004-12-01
CN1306743C (zh) 2007-03-21
FR2831736A1 (fr) 2003-05-02
US20030093748A1 (en) 2003-05-15
CN1625092A (zh) 2005-06-08
GB0224686D0 (en) 2002-12-04
BRPI0216013B1 (pt) 2016-06-28
GB2382507A (en) 2003-05-28
EP1496637A1 (en) 2005-01-12
AU2004200264B2 (en) 2005-07-14
CN100505604C (zh) 2009-06-24
AU2002353562A1 (en) 2003-05-12
US7155661B2 (en) 2006-12-26
EP1306996A3 (en) 2003-05-14
CA2451619C (en) 2009-09-15
RU2004113955A (ru) 2005-10-27
US7093181B2 (en) 2006-08-15
DE60209579D1 (de) 2006-04-27
EP1418696B1 (en) 2006-03-01
DE20216690U1 (de) 2003-04-03
DE60209579T2 (de) 2006-08-10
DE60215394D1 (de) 2006-11-23
BRPI0206228B1 (pt) 2016-08-09
KR100433908B1 (ko) 2004-06-04
JP2005507607A (ja) 2005-03-17
CN1491503A (zh) 2004-04-21
JP2005110319A (ja) 2005-04-21
DE60202119T2 (de) 2005-12-01
AU2002353562B2 (en) 2004-07-29
CA2433013A1 (en) 2003-05-08
JP4046732B2 (ja) 2008-02-13
RU2005104232A (ru) 2006-07-27
AU2004200264B8 (en) 2005-08-11
BR0206228A (pt) 2004-12-28
GB2382507B (en) 2004-04-21
BR0215824A (pt) 2004-12-28
KR20030035044A (ko) 2003-05-09
JP2005110320A (ja) 2005-04-21
CN1516383A (zh) 2004-07-28
RU2375821C2 (ru) 2009-12-10
DE60215394T2 (de) 2007-02-01
JP3934608B2 (ja) 2007-06-20

Similar Documents

Publication Publication Date Title
RU2258314C2 (ru) Устройство и способ для передачи и приема информации для обнаружения ошибки в системе связи
KR100770897B1 (ko) 통신 시스템에서 패킷 데이터 제어 채널의 송수신 장치 및방법
US7324578B2 (en) Method and apparatus for transmitting and receiving information about spreading codes used for a packet data channel in a communication system
KR100819267B1 (ko) 통신 시스템에서 패킷 데이터 제어 채널의 송수신 장치 및 방법
RU2258306C2 (ru) Устройство и способ кодирования /декодирования в системе связи
AU2004222832B2 (en) Apparatus and method for transmitting/receiving error detection information in a communication system

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20181026