JP3639455B2 - 多重通信装置 - Google Patents
多重通信装置 Download PDFInfo
- Publication number
- JP3639455B2 JP3639455B2 JP10039699A JP10039699A JP3639455B2 JP 3639455 B2 JP3639455 B2 JP 3639455B2 JP 10039699 A JP10039699 A JP 10039699A JP 10039699 A JP10039699 A JP 10039699A JP 3639455 B2 JP3639455 B2 JP 3639455B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- communication
- transmission
- reception
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の属する技術分野】
本発明は、通信処理を専用に行う通信手段を備えた多重通信装置に関し、詳しくは、多重通信バスから正常に受信したデータをマイクロコンピュータ内に取り込む際、メモリ異常やバス上のノイズによるデータの誤りを検出する多重通信装置に関する。
【0002】
【従来の技術】
近年、自動車等の車両においては、複数の電子制御ユニット(ECU)を搭載してエンジン、トランスミッション、サスペンション、エアコン等の様々な制御を各ECUで分担するようになり、これら複数のECUを多重通信バスで接続し、制御データや制御指令等のやり取りを行なうことでトータルな制御性の向上を図るようにしている。
【0003】
このようなシステムでは、各ECUに、多重通信バスを介した通信処理を専用に行う通信コントローラ等の通信手段をECU内のマイクロコンピュータのパラレルバスに接続し、制御処理を担うCPUを通信処理から解放して負荷を軽減するようにしたものが多い。
【0004】
例えば、特開平6−268581号公報には、各部の動作を制御するCPUにパラレルバスを介して1つの親局を接続すると共に、この親局(マスター局)に多重通信バスを介して複数の子局(スレーブ局)を接続し、CPUからの制御指令や制御データを親局から子局に多重通信バスを介して送信し、また、親局が多重通信バスを介して受信した子局からのデータをCPUに供給する移動体用多重通信装置が開示されている。
【0005】
【発明が解決しようとする課題】
ところで、データ通信においては、1伝送単位毎に、相手先で必要とするデータに対し、宛先や識別コード等のデータ、通信制御用のコード等を付加すると共に、通信のバス上に混入するノイズの影響等に起因する伝送上の誤りを検出するための誤り検出用データを付加して送信することが一般的に行われており、誤り検出用データとしては、1伝送単位毎にビット列を2進数とみなして予め定められた多項式で除算した余りをチェックビットとして付加するCRCチェック方式、データの総和を付加するサムチェック方式、一定単位毎に1ビットの冗長ビットを付加するパリティチェック方式等によるデータが用いられる。
【0006】
しかしながら、通信処理を専用に行う通信コントローラによって制御処理を担うCPUの負荷を軽減しようとする場合、通信コントローラでは上述の誤り検出用データを用いて多重通信バス上で生じるエラーを検出し、異常処理等を行うことが可能であるものの、マイクロコンピュータのパラレルバスを介しての通信コントローラとCPUとの間のデータのやり取りに関して発生する異常を検出することは困難である。
【0007】
このため、従来では、マイクロコンピュータのメモリの異常やパラレルバス上に乗ったノイズによる異常、更には、通信コントローラ自身に備えた送受信用データメモリに異常が発生し、通信コントローラとCPUとの間で誤ったデータがやり取りされた場合であっても、通信が正常に行われている限り、誤ったデータを正常とみなして使用する可能性があり、システム全体の信頼性を低下させる原因となる。
【0008】
本発明は上記事情に鑑みてなされたもので、多重通信バスから正常に受信したデータをマイクロコンピュータ内に取り込む際、メモリ異常やバス上のノイズによるデータの誤りをチェックし、システムの信頼性を向上することのできる多重通信装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1記載の発明は、マイクロコンピュータのパラレルバスを介して送信用データメモリに書き込まれた送信内容のデータを、通信エラーを検出するための誤り検出用データを付加して多重通信バスに送出するとともに、多重通信バスから受信したデータを上記誤り検出用データを用いてチェックし、通信エラーがない場合、受信データを受信用データメモリにストアする通信手段を備えた多重通信装置であって、上記パラレルバスを介して上記送信用データメモリに書き込む送信内容のデータを、該データのエラーを検出するための第2の誤り検出用データを付加して上記送信用データメモリに書き込む手段と、上記受信用データメモリから上記パラレルバスを介して読み込むデータを、該データに含まれる上記第2の誤り検出用データを用いて正常か否かを判定する手段と、上記受信用データメモリから読み込んだデータが正常であると判定した場合、上記通信手段が新たなデータを受信する前に、上記受信用データメモリの上記第2の誤り検出用データを格納するエリアに任意のデータを書き込む手段とを備えたことを特徴とする。
【0012】
すなわち、請求項1記載の発明では、送信内容データに第2の誤り検出用データを付加し、パラレルバスを介して送信用データメモリに書き込むと、通信手段が通信エラーを検出するための誤り検出用データを付加して多重通信バスに送出する。そして、通信手段が多重通信バスを介してデータを受信し、誤り検出用データを用いて通信エラーがないことを確認した上で受信用データメモリに格納すると、この受信用データメモリからパラレルバスを介してデータを読み込み、第2の誤り検出用データを用いて読み込んだデータが正常か否かを判定することで、メモリ異常やパラレルバス上のノイズ等による通信内容データの誤りを検出する。そして、受信用データメモリから読み込んだデータが正常であると判定した場合、通信手段が新たなデータを受信する前に、受信用データメモリの第2の誤り検出用データを格納するエリアに任意のデータを書き込むことで、通信手段が新たなデータを受信してデータを更新しない限り通信上のエラー発生或いはマイクロコンピュータ内での異常発生であることを認識可能とし、また、受信データが変更されることを待つことなく、メモリ異常を早期に検出可能とする。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。図1〜図4は本発明の実施の第1形態に係わり、図1は通信フォーマットを示す説明図、図2はECUの送信動作に係わる処理を示すフローチャート、図3はECUの受信動作に係わる処理を示すフローチャート、図4は制御システムの要部構成を示す説明図である。
【0016】
図4は、例えば自動車等の車両に搭載される複数の電子制御ユニット(ECU)を多重通信系を介して結合してなる制御システムの構成を示し、図においては、複数のECUをECU10とECU20とで代表し、ECU10とECU20とが多重通信バス30を介して接続されると共に、図示しない他のECUに多重通信バス30を介して接続されている。以下、各ECU間の通信を、ECU10とECU20との間の通信として説明する。
【0017】
ECU10は、CPU11、ROM12、RAM13、図示しないセンサ・スイッチ類やアクチュエータ類が接続される入出力(I/O)インターフェース14、多重通信バス30を介した通信処理を専用に行う通信手段としての通信コントローラ15をパラレルバス16を介して互いに接続してなるマイクロコンピュータを中心として構成され、その他、各部に安定化電源を供給する電源回路17を備えている。
【0018】
ECU20も同様であり、CPU21、ROM22、RAM23、I/Oインターフェース24、通信コントローラ25をパラレルバス26を介して互いに接続してなるマイクロコンピュータを備え、その他、各部に安定化電源を供給する電源回路27を備えている。
【0019】
ECU10とECU20との間の多重通信バス30を介した通信は、専用の通信コントローラ15,25によって管理・制御され、CPU11,21の通信処理に要する負荷を軽減しつつ、多重通信バス30に混入するノイズの影響等に起因する伝送上の誤りを検出し、確実且つ高速なデータ伝送を実現することができる。
【0020】
すなわち、例えばECU10からECU20へデータを送信する場合、ECU10側では、CPU11が、例えばエンジン回転数やスロットル開度といった制御データ等の送信対象とする内容データをパラレルバス16を介して通信コントローラ15内の送信用データメモリに書き込み、送信を許可すると、通信コントローラ15では、送信用データメモリに書き込まれたデータに、宛先や識別コード等のデータ、CRCチェック方式、サムチェック方式、パリティチェック方式等による伝送上のエラーを検出するための誤り検出用データ、その他、通信制御用のコード等を通信の1パケット毎に付加し、多重通信バス30に送出する。
【0021】
受信側のECU20では、通信コントローラ25が多重通信バス30からデータを受信し、受信した1パケット毎のデータを、CRCチェックコードやサムチェックデータ等によって伝送上の異常がないか否かをチェックする。そして、正常に通信で伝送上の誤りが無ければ、通信コントローラ25内の受信用データメモリに格納し、異常であれば、再度、送信を要求する等の処理を行う。
【0022】
ここで、各ECUを結合する多重通信系としては、高速通信に対応可能な通信ネットワークを採用することが望ましく、本形態では、車両の通信ネットワークとしてISOの標準プロトコルの一つであるCAN(Controller Area Network)を例に取って説明する。
【0023】
周知のように、CANのメッセージは、データ送信用のデータフレーム、送信要求のリモートフレーム、通信エラー検出時のエラーフレーム、受信側が受信準備未了時に出力するオーバーロードフレームの4種類であり、制御データや制御指令等の送受信に使用されるデータフレームは、図1に示されるフォーマットを備えている。
【0024】
すなわち、データフレームでは、通信開始のスタートオブフレームに続くアービトレーションフレームに、メッセージの優先順位を決定すると共にメッセージの宛先・内容を識別するためのアイデンティファイアが格納され、さらに、通信制御用のコントロールフィールドに続くデータフィールドに、制御指令や制御データ等の送信とするデータが格納される。データフィールドの後は、通信エラーチェック用のCRCフィールド、メッセージの終わりを示すエンドオブフレーム等が続き、エンドオブフレームとスタートオブフレームとの間がメッセージとメッセージとの間を示すインターフレームスペースとなる。
【0025】
データフィールドは、nバイトの可変長フィールド(n=0〜8:n=0でリモートフレーム)であり、各ECU間の制御データに関する通信では、n=1〜8のデータフィールドにおいて、1バイト或いは2バイト毎に、例えば、バッテリ電圧、エンジン回転数、スロットル開度等の各制御項目を割り当てることができ、また、1バイトの各ビット毎に各種スイッチのON,OFF状態、変速機のレンジ位置等を割り当てることができる。
【0026】
この場合、多重通信バス30を介した通信上のエラーは通信コントローラ15,25によってチェックされるが、通信コントローラ15とCPU11との間のデータのやり取り、或いは通信コントローラ25とCPU21との間のデータのやり取りに際し、通信コントローラ15,25内のメモリやRAM13,23の送受信バッファエリアに発生する一過性の異常、パラレルバス16,26上のノイズ等によって発生する異常を、通信コントローラ15,25側で検出することは困難である。
【0027】
従って、多重通信バス30を介した通信で異常が発生していないにも拘わらず、ECU10内部の通信コントローラ15とCPU11との間や、ECU20内部の通信コントローラ25とCPU21との間で、誤ったデータがやり取りされる可能性がある。
【0028】
このため、各ECU10,20の各CPU11,21では、送信時、通信コントローラ15,25が通信上のエラーを検出するために送信の1パケット(1フレーム)毎に付加するCRCチェックコード等の誤り検出用データとは別に、制御指令や制御データ等の送信対象とする内容データに対し、この送信内容データのエラーを検出するためのCRCチェックコードやサムチェックデータ等の第2の誤り検出用データを付加するようにしており、この第2の誤り検出用データを付加したデータを、データフィールドに格納するデータとして、パラレルバス16,26を介して通信コントローラ15,25内の送信用データメモリに書き込む。
【0029】
同時に、CPU11,21は、通信コントローラ15,25の受信用データメモリからパラレルバス16,26を介して読み込むデータフィールドの内容に対し、読み込んだデータに誤りがないか否かをデータフィールド内に含まれる第2の誤り検出用データを用いて判定するようにしており、通信コントローラ15,25内のメモリやRAM13,23の送受信バッファエリアに発生する異常、パラレルバス16,26上のノイズ等によって発生する異常等によるデータ化けを検出することができる。
【0030】
本形態では、データフィールドに含める第2の誤り検出用データとしてサムチェックデータを用いるようにしており、図1に示すように、データフィルードの送信内容データDATA1,DATA2,DATA3,…に、データDATA1,DATA2,DATA3,…の総和を取った1バイト或いは2バイトのサムチェックデータSUMを付加する。
【0031】
すなわち、各ECU10,20の各マイクロコンピュータには、送信内容データに第2の誤り検出用データを付加して通信コントローラ15,25の送信用データメモリに書き込む手段、及び、通信コントローラ15,25の受信用データメモリから読み込むデータを第2の誤り検出用データを用いて正常か否かを判定する手段としての機能が備えられており、具体的には、図2及び図3のフローチャートに示す処理において、各手段の機能を実現する。
【0032】
以下、各ECUにおける送信動作及び受信動作について、図2及び図3のフローチャートを用いて説明する。
【0033】
図2は、各ECUにおける送信時の動作を示すフローチャートであり、例えば、ECU10からECU20を対象として制御データを送信する場合、先ず、ステップS10でCPU11が送信内容の制御データDATA1,DATA2,DATA3,DATA4,DATA5,DATA6,DATA7を全て加算し、サムチェックデータDATA8を算出する。
【0034】
次いで、ステップS20で、制御データDATA1〜DATA7の末尾にサムチェックデータDATA8を付加したデータを通信コントローラ15の送信用データメモリに書き込み、通信コントローラ15に送信開始を許可して、本来の制御処理に戻る。
【0035】
ステップS30以降は通信コントローラ15側の処理であり、ステップS30で、送信用データメモリに書き込まれたデータDATA1〜DATA8をデータフィールドに格納し、前後に、アイデンティファイアを格納したアービトレーションフレームやCRCチェックコードを格納したCRCフィールド等を付加して1パケットの通信メッセージを生成する。そして、ステップS40で、多重通信バス30上に優先順位が上位のメッセージが送出されていないことを確認した上でパケットを多重通信バス30に送出し、今回の送信動作を完了する。
【0036】
一方、図3は多重通信バス30上に送出されたデータに対する受信動作を示すフローチャートであり、受信側であるECU20では、ステップS50で、通信コントローラ25が多重通信バス30から受信したデータに対するCRCチェックを行い、その結果、異常であれば、ステップS60へ分岐し、エラーフレームの送出による他のECUへの異常通達やリモートフレームの送出による再送信要求等の異常時処理を行って今回の受信動作を完了する。
【0037】
また、ステップS50での受信データに対するCRCチェックの結果、正常である場合には、メッセージのアイデンティファイアから取り込むべきデータか否かを識別し、予めCPU21によって指定されたアイデンティファイアと一致する場合、受信用データメモリに受信データを書き込み、例えば割り込みをかける等してデータ受信があったことをCPU21に知らせ、次のメッセージの受信に備える。
【0038】
続くステップS70以降はCPU21側の処理であり、ステップS70で、受信データからアイデンティファイア、CRCチェックコード、その他の制御コードを外したデータフィールドの内容を、CPU21が通信コントローラ25の受信用データメモリから読み込み、一旦、RAM23の送受信バッファエリアにストアする。
【0039】
次に、ステップS80で、各データDATA1〜DATA7を加算して総和を取り、最後のサムチェックデータDATA8と比較する。そして、データDATA1〜DATA7の総和と、サムチェックデータDATA8とが一致した場合、RAM23の送受信バッファエリアにストアしたデータの内容は正しいと判定し、ステップS90でデータDATA1〜DATA7を制御データとして用いた処理を行い、今回の受信動作を完了する。
【0040】
また、ステップS80で、データDATA1〜DATA7の総和とサムチェックデータDATA8とが一致しない場合には、RAM23の送受信バッファエリアにストアしたデータの内容には誤りがあると判定し、ステップS100で、RAM23の送受信バッファエリアのデータを破棄し、前回のデータを使用する等の異常処理を行って今回の受信動作を完了する。
【0041】
これにより、多重通信バス30上に乗るノイズ等の影響による通信上のエラーを通信コントローラ15や通信コントローラ25で検出し、CPU11,21に負荷をかけることなく異常時処理を行えると同時に、CPU11,21と通信コントローラ15,25との間におけるRAM13,23の異常やパラレルバス16,26上のノイズ等によるデータ化けを検出することが可能となり、各ECUのマイクロコンピュータ内での送信内容データのやり取りを保証し、システム全体の信頼性を向上することができる。
【0042】
図5は本発明の実施の第2形態に係わり、ECUの受信動作に係わる処理を示すフローチャートである。
【0043】
第2形態は、通信コントローラからのデータ受信を知らせる割り込み等による新たな負荷をCPU側に生じることなく、受信データが更新されなかったことを検出可能とするものであり、受信用データメモリから読み込んだデータが正常であると判定した場合、通信コントローラが新たなデータを受信する前に、受信用データメモリの第2の誤り検出用データを格納するエリアに任意のデータを書き込む機能を追加するものである。
【0044】
すなわち、例えばECU20を受信側として説明すると、図5に示すように、第1形態と同様、ステップS50でのCRCチェック結果、正常であり、ステップS70を経てステップS80へ進むと、CPU21がデータDATA1〜DATA7の総和とサムチェックデータDATA8とを比較する。
【0045】
そして、サムチェックが正常である場合には、ステップS80からステップS85へ進んで、通信コントローラ25の受信用データメモリのサムチェックデータDATA8が格納されるエリアに、CPU21が任意の数値(例えばaaH)を書き込み、ステップS90で、データDATA1〜DATA7を制御データとして用いた処理を行い、今回の受信動作を完了する。
【0046】
これにより、システムとして送受信が一定周期で行われるよう規定されており、データ受信の度に通信コントローラ25からCPU21へ割り込み等をかけず、一定周期毎にCPU21が通信コントローラ25の受信用データメモリを読みに行く場合、次の周期で受信が行われずに受信データが更新されなかったとき、データDATA1〜DATA7の総和と任意の数値で書き換えられたサムチェックデータDATA8とが一致しないことになり、CPU21は、通信上のエラーによってデータ受信がなく前周期のデータのままである、或いは内部での異常発生によるサムチェックの不一致であるといったことを認識でき、異常動作を未然に防止することができる。
【0047】
また、送受信が一定周期で行われるとは限らず、前回のデータと同じデータが継続して送られるような場合、前述の第1形態では、通信コントローラ15,25のデータメモリエリア、或いは、RAM13,23の送受信用バッファエリアにビット固着等の異常が発生すると、それまでと違うデータが送られるまで異常を検出することは困難であるが、本形態では、受信データを正常に受け取った後、新たなデータを受信する前にサムチェックデータDATA8を任意の数値で書き換えるため、受信データが変更されることを待つことなく早期にメモリ異常を検出することができる。
【0048】
【発明の効果】
以上説明したように、請求項1記載の発明によれば、送信内容データに第2の誤り検出用データを付加し、パラレルバスを介して送信用データメモリに書き込むと、通信手段が通信エラーを検出するための誤り検出用データを付加して多重通信バスに送出する。そして、通信手段が多重通信バスを介してデータを受信し、誤り検出用データを用いて通信エラーがないことを確認した上で受信用データメモリに格納すると、この受信用データメモリからパラレルバスを介してデータを読み込み、第2の誤り検出用データを用いて読み込んだデータが正常か否かを判定するので、多重通信バスから正常に受信したデータをマイクロコンピュータ内に取り込む際、メモリ異常やバス上のノイズによるデータの誤りを検出ことができ、システムの信頼性を向上することができる。そして、受信用データメモリから読み込んだデータが正常であると判定した場合、通信手段が新たなデータを受信する前に、受信用データメモリの第2の誤り検出用データを格納するエリアに任意のデータを書き込むので、通信手段が新たなデータを受信してデータを更新しない限り通信上のエラー発生或いはマイクロコンピュータ内での異常発生であることを認識させることができ、また、受信データが変更されることを待つことなく、メモリ異常を早期に検出することができる。
【図面の簡単な説明】
【図1】本発明の実施の第1形態に係わり、通信フォーマットを示す説明図
【図2】同上、ECUの送信動作に係わる処理を示すフローチャート
【図3】同上、ECUの受信動作に係わる処理を示すフローチャート
【図4】同上、制御システムの要部構成を示す説明図
【図5】本発明の実施の第2形態に係わり、ECUの受信動作に係わる処理を示すフローチャート
【符号の説明】
11,21…CPU
15,25…通信コントローラ(通信手段)
16,26…パラレルバス
30 …多重通信バス
DATA1〜DATA7…送信内容データ
SUM,DATA8…サムチェックデータ(第2の誤り検出用データ)
Claims (1)
- マイクロコンピュータのパラレルバスを介して送信用データメモリに書き込まれた送信内容のデータを、通信エラーを検出するための誤り検出用データを付加して多重通信バスに送出するとともに、多重通信バスから受信したデータを上記誤り検出用データを用いてチェックし、通信エラーがない場合、受信データを受信用データメモリにストアする通信手段を備えた多重通信装置であって、
上記パラレルバスを介して上記送信用データメモリに書き込む送信内容のデータを、該データのエラーを検出するための第2の誤り検出用データを付加して上記送信用データメモリに書き込む手段と、
上記受信用データメモリから上記パラレルバスを介して読み込むデータを、該データに含まれる上記第2の誤り検出用データを用いて正常か否かを判定する手段と、
上記受信用データメモリから読み込んだデータが正常であると判定した場合、上記通信手段が新たなデータを受信する前に、上記受信用データメモリの上記第2の誤り検出用データを格納するエリアに任意のデータを書き込む手段とを備えたことを特徴とする多重通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10039699A JP3639455B2 (ja) | 1999-04-07 | 1999-04-07 | 多重通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10039699A JP3639455B2 (ja) | 1999-04-07 | 1999-04-07 | 多重通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000293442A JP2000293442A (ja) | 2000-10-20 |
JP3639455B2 true JP3639455B2 (ja) | 2005-04-20 |
Family
ID=14272833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10039699A Expired - Fee Related JP3639455B2 (ja) | 1999-04-07 | 1999-04-07 | 多重通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3639455B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433908B1 (ko) * | 2001-10-29 | 2004-06-04 | 삼성전자주식회사 | 통신시스템의 오류 검출 정보 송수신 장치 및 방법 |
JP5761944B2 (ja) * | 2010-08-11 | 2015-08-12 | 株式会社富士通アドバンストエンジニアリング | エラーチェック回路及びエラーチェック方法 |
JP5712995B2 (ja) * | 2012-12-20 | 2015-05-07 | トヨタ自動車株式会社 | 通信システム、通信装置及び通信方法 |
-
1999
- 1999-04-07 JP JP10039699A patent/JP3639455B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000293442A (ja) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111934966B (zh) | 不正常检测电子控制单元、车载网络系统以及不正常检测方法 | |
US20180144119A1 (en) | Misuse detection method, misuse detection electronic control unit, and misuse detection system | |
EP1839150B1 (en) | Fault diagnosis data recording system and method | |
KR101956940B1 (ko) | 메모리 크기에 매칭하여 직렬 데이터 전송을 하는 방법 및 장치 | |
JP3099663B2 (ja) | 通信システム | |
JP4195272B2 (ja) | Can−コントローラ内部のデータ伝送におけるエラーの認識方法,can−コントローラ,プログラム,記録媒体,及び制御装置 | |
CN110460573A (zh) | 一种应用于汽车ecu安全升级管理系统及方法 | |
KR101001074B1 (ko) | 버스 상에 데이터를 전송하기 위한 방법 | |
JP4880035B2 (ja) | 車載用の中継接続ユニット | |
JP5286659B2 (ja) | 車載装置中継システム、車載装置中継方法及び中継装置 | |
CN112347021A (zh) | 用于串行通信装置的安全模块 | |
JP2014045421A (ja) | ネットワークシステム | |
KR101334017B1 (ko) | 차량 네트워크의 메시지 무결성 체크 시스템 및 방법 | |
US8447447B2 (en) | Actuation system for a drive unit of a motor vehicle | |
JP5019983B2 (ja) | 車載通信システム、中継装置及び通信方法 | |
JP3639455B2 (ja) | 多重通信装置 | |
WO2010140193A1 (ja) | データ中継装置、及び当該装置で用いられるデータ中継方法 | |
JP2003172199A (ja) | 車両用電子制御装置のプログラム書き換えシステム | |
JP5573318B2 (ja) | 車載情報収集装置 | |
JP5888252B2 (ja) | 車両用通信装置、情報処理装置 | |
JP2007038816A (ja) | ネットワークシステム及びその管理方法 | |
CN114978898A (zh) | 数据传输控制方法、装置、抬头显示器和存储介质 | |
KR20200052746A (ko) | 차량 게이트웨이 시스템 및 그 제어 방법 | |
US20230261898A1 (en) | Relay device, communication network system, and communication control method | |
JP3401360B2 (ja) | 多重伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |