RU2173937C2 - Система коммутации сигналов - Google Patents

Система коммутации сигналов Download PDF

Info

Publication number
RU2173937C2
RU2173937C2 RU99113908/09A RU99113908A RU2173937C2 RU 2173937 C2 RU2173937 C2 RU 2173937C2 RU 99113908/09 A RU99113908/09 A RU 99113908/09A RU 99113908 A RU99113908 A RU 99113908A RU 2173937 C2 RU2173937 C2 RU 2173937C2
Authority
RU
Russia
Prior art keywords
circuit
output
bus
switching
information
Prior art date
Application number
RU99113908/09A
Other languages
English (en)
Other versions
RU99113908A (ru
Inventor
Н.Н. Пономарев
Ю.Н. Максимов
Н.В. Гоев
О.В. Миловзоров
Original Assignee
Федеральное государственное унитарное предприятие Рязанское конструкторское бюро "Глобус"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное унитарное предприятие Рязанское конструкторское бюро "Глобус" filed Critical Федеральное государственное унитарное предприятие Рязанское конструкторское бюро "Глобус"
Priority to RU99113908/09A priority Critical patent/RU2173937C2/ru
Publication of RU99113908A publication Critical patent/RU99113908A/ru
Application granted granted Critical
Publication of RU2173937C2 publication Critical patent/RU2173937C2/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относится к информационно-измерительным системам и может быть использовано в автоматизированных системах контроля параметров радиоэлектронного оборудования. Техническим результатом является повышение надежности системы. Система содержит модули коммутации, каждый из которых включает регистр приема информации, дешифратор адреса модуля коммутации, группу усилителей, исполнительные элементы коммутации, первую, вторую, третью и четвертую схемы И, первую, вторую и третью схемы НЕ, первую и вторую схемы ИЛИ, триггер, первый и второй магистральные усилители. 1 ил.

Description

Изобретение относится к информационно-измерительным системам и может быть использовано, в частности, в автоматизированных системах контроля параметров радиоэлектронного оборудования.
Современные тенденции развития систем контроля параметров предполагают построение систем коммутации для них методом агрегатирования на основе типовых модулей коммутаторов. Известен коммутатор (а.с. 1598143, H 03 K 17/00, SU) для подключения измеряемых сигналов к преобразователям тех или иных физических величин в автоматизированных системах контроля параметров. Коммутатор имеет автономное цифровое программное управление по цифровому интерфейсу и содержит регистры приема цифровой информации, дешифраторы и исполнительные реле, контакты которых обеспечивают коммутацию сигналов. При наращивании числа контролируемых сигналов необходимо включать одинаковые модули коммутаторов на общую шину, соединенную с измерительным входом какого-либо преобразователя.
Недостатком этого коммутатора является снижение надежности системы при наращивании числа контролируемых сигналов за счет добавления в систему дополнительных модулей коммутаторов, обусловленное возможностью замыкания входных сигналов, коммутируемых различными модулями коммутации, через общую выходную шину в случае, например, ошибки при составлении программы работы системы в целом.
Наиболее близкой по технической сущности к предлагаемому устройству является система коммутации, описанная в книге под редакцией Н.Н. Пономарева "Проектирование внешних средств автоматизированного контроля радиоэлектронного оборудования", М. "Радио и связь", 1984 г., стр. 278-279, рис. 9. 11. Это устройство содержит два независимых канала коммутации, управляемых по цифровому интерфейсу, каждый из которых включает регистр приема цифровой информации, дешифратор, усилители логических сигналов (формирователи) и исполнительные реле. При необходимости наращивания числа коммутируемых сигналов следует использовать несколько таких коммутаторов, объединив их сигнальные выходы для подачи на аналого-цифровой преобразователь.
Недостатком этой системы коммутации является низкая надежность, обусловленная возможностью замыкания входных сигналов, коммутируемых различными модулями коммутации, через общую выходную шину в случае, например, ошибки при составлении программы работы системы в целом.
Для повышения надежности предложена система коммутации сигналов, содержащая модули коммутации, объединенные шиной сигнального выхода системы и входами подключенные к шинам данных, адреса модуля коммутации, записи информации и общего сброса, каждый модуль коммутации содержит регистр приема информации, дешифратор адреса модуля коммутации, группу усилителей и исполнительные элементы коммутации, отличающиеся тем, что в нее введены общие для всех модулей коммутации шина запрета записи информации и шина прерывания, а в каждый модуль введены: первая, вторая, третья и четвертая схемы "И", первая, вторая и третья схемы "НЕ", первая и вторая схемы "ИЛИ", триггер, первый и второй магистральные усилители, причем в каждом модуле выход регистра приема информации через дешифратор и группу усилителей соединен с исполнительными элементами коммутации, которые соединены с шиной сигнального выхода системы, первая схема "И" первым и вторым входами подключена соответственно к выходу дешифратора адреса модуля коммутации и шине записи информации, вторая схема "И" первым и вторым входами подключена соответственно к выходу первой схемы "И" и выходу второй схемы "ИЛИ", третья схема "И" первым, вторым и третьим входами подключена соответственно к выходу первой схемы "И", через первую схему "НЕ" к выходу второй схемы "И" и входу разрешения записи регистра приема информации и через вторую схему "НЕ"- к выходу первой схемы "ИЛИ", четвертая схема "И" первым и вторым входами подключена соответственно к выходу первой схемы "ИЛИ" и к шине запрета записи информации, первая схема "ИЛИ" входами подключена к выходам группы усилителей, а выходом - через первый магистральный усилитель к шине запрета записи информации, вторая схема "ИЛИ" первым и вторым входами подключена соответственно к выходу четвертой схемы "И" и через третью схему "НЕ" к шине запрета записи информации, выход триггера через второй магистральный усилитель подключен к шине прерывания, S вход триггера подключен к выходу третьей схемы "И", a R вход - к шине общего сброса, которая подключена к входу сброса регистра приема информации.
На чертеже представлена структурная схема системы.
На чертеже изображены:
1 - модули коммутации;
2 - шина записи информации;
3 - шина адреса модуля коммутации;
4 - шина данных;
5 - шина запрета записи информации;
6 - шина сигнального выхода системы;
7 - шина общего сброса;
8 - шина прерывания;
9 - регистр приема информации;
10 - дешифратор;
11 - группа усилителей;
12 - исполнительные элементы коммутации;
13 - дешифратор адреса модуля коммутации;
14, 15, 16, 17 - соответственно первая, вторая, третья и четвертая схемы "И";
18, 19, 20 - соответственно первая, вторая и третья схемы "НЕ";
21, 22 - соответственно первая и вторая схемы "ИЛИ";
23 - триггер;
24, 25 - соответственно первый и второй магистральные усилители.
Система коммутации содержит: модули 1 коммутации, шины 2 записи информации, шины 3 адреса модуля коммутации, шину 4 данных, шину 5 запрета записи информации, шину 6 сигнального выхода системы, шину 7 общего сброса, шины 8 прерывания, регистр 9 приема информации, дешифратор 10, группу 11 усилителей, исполнительные элементы коммутации 12, дешифратор 13 адреса модуля коммутации, первую - 14, вторую - 15, третью -16 и четвертую - 17 схемы "И"; первую - 18, вторую - 19 и третью - 20 схемы "НЕ"; первую - 21 и вторую - 22 схемы "ИЛИ"; 23 - триггер; первый - 24 и второй - 25 магистральные усилители.
Система коммутации подключается с помощью шин 2, 3, 4, 5, 6, 7, 8 к контроллеру интерфейса (на фигуре условно не показан) и работает следующим образом. После подачи питания на систему контроллер интерфейса подает на шину 7 сигнал общего сброса, устанавливающий регистр 9 и триггер 23 в исходное положение, при этом на шине 5 запрета записи информации устанавливается низкий уровень сигнала.
Для выбора коммутируемой цепи контроллер интерфейса подает на систему коммутации по шине 3 адрес модуля коммутации в системе, по шине 4 данные о номере цепи выбранного модуля коммутации и по шине 2 сигнал записи данных, указывающий на готовность информации на шинах 3 и 4. Дешифратор 13 формирует на одном из входов схемы 14 "И" местный сигнал адреса модуля коммутации (АДРЕС М.)
Информация в регистр 9 с шины 4 данных будет записана по сигналу разрешения (РАЗРЕШ), сформированному схемой 15 "И" и поступающему на вход разрешения записи регистра 9 приема информации.
Логические схемы 14, 15, 17, 20, 21, 22 реализуют логическую функцию:
РАЗРЕШ = ЗАПИСЬ•АДРЕС М • (ЗАПРЕТ+ЗАПРЕТ•КОМ. ВКЛ),
где КОМ. ВКЛ - сигнал, формируемый схемой 21 "ИЛИ" и свидетельствующий о выдаче управляющих сигналов на исполнительные элементы коммутации и включении одной из цепей данного модуля;
ЗАПИСЬ - сигнал на шине записи информации;
ЗАПРЕТ - сигнал на шине запрета записи информации.
Таким образом, информация в регистр 9 с шины 4 данных будет записана, если имеет место обращение к выбранному посредством указания адреса модулю коммутации, а сигнал ЗАПРЕТ либо отсутствует, либо сформирован выбранным модулем.
Код цепи, подлежащей соединению с выходом системы, записанный в регистр 9, дешифрируется дешифратором 10 (в некоторых вариантах построения модулей коммутации дешифратор 10 может отсутствовать) и через группу усилителей 11 поступает на исполнительные элементы коммутации 12, которые непосредственно производят соединение выбранной цепи с выходом системы.
Схема 21 "ИЛИ" формирует сигнал КОМ. ВКЛ на логические схемы 19 и 17, а также на магистральный усилитель 24, который и формирует на шине 5 запрета записи информации высокий уровень (сигнал ЗАПРЕТ) в случае соединения той или иной цепи с выходом системы коммутации.
Схемы 14, 18, 19, 16 формируют сигнал прерывания КПР, свидетельствующий о попытке одновременного подключения более чем одной цепи на выход системы несколькими модулями коммутации. При этом реализуется следующая логическая функция:
КПР = ЗАПИСЬ•АДРЕС М • КОМ. ВКЛ•РАЗРЕШ
Сигнал КПР запоминается триггером 23 и через магистральный усилитель 25 поступает на шину 8 прерывания, показывая контроллеру интерфейса, что возникла нештатная ситуация, например, в результате ошибки программиста или каких-либо других причин.
Контроллер интерфейса по сигналу прерывания прекращает дальнейшую передачу информации в подсистему коммутации до устранения причин возникновения нештатной ситуации, а при возобновлении передач информации в систему коммутации начинает их с подачи сигнала сброса на шину 7, устанавливающего триггер 23 в исходное положение, снимая таким образом сигнал прерывания с шины 8.
Таким образом, введение новых элементов и связей в систему исключает одновременное подключение двух цепей на общий выход при наращивании объема коммутируемых цепей системы за счет включения в нее дополнительных модулей, а следовательно, обеспечивает повышение надежности системы при ее эксплуатации.

Claims (1)

  1. Система коммутации сигналов, содержащая модули коммутации, объединенные шиной сигнального выхода системы и входами подключенные к шинам данных, адреса модуля коммутации, записи информации и общего сброса, каждый модуль коммутации содержит регистр приема информации, дешифратор адреса модуля коммутации, группу усилителей и исполнительные элементы коммутации, отличающаяся тем, что в систему введены общие для всех модулей коммутации шина запрета записи информации и шина прерывания, а в каждый модуль введены первая, вторая, третья и четвертая схемы И первая, вторая и третья схемы НЕ, первая и вторая схемы ИЛИ триггер, первый и второй магистральные усилители, причем, выход регистра приема информации через дешифратор и группу усилителей соединен с исполнительными элементами коммутации, которые соединены с шиной сигнального выхода системы, первая схема И первым и вторым входами подключена соответственно к выходу дешифратора адреса модуля коммутации и к шине записи информации, вторая схема И первым и вторым входами подключена соответственно к выходу первой схемы И и выходу второй схемы ИЛИ соответственно, третья схема И первым, вторым и третьим входами подключена соответственно к выходу первой схемы И, через первую схему НE к выходу второй схемы И и входу разрешения записи регистра приема информации и через вторую схему НЕ - к выходу первой схемы ИЛИ, четвертая схема И первым и вторым входами подключена соответственно к выходу первой схемы ИЛИ и к шине запрета записи информации, первая схема ИЛИ входами подключена к выходам группы усилителей, а выходом - через первый магистральный усилитель к шине запрета записи информации, вторая схема ИЛИ первым и вторым входами подключена соответственно к выходам четвертой схемы И и через третью схему НЕ к шине запрета записи информации, выход триггера через второй магистральный усилитель подключен к шине прерывания, S вход триггера подключен к выходу третьей схемы И a R вход - к шине общего сброса, которая подключена к входу сброса регистра приема информации.
RU99113908/09A 1999-06-23 1999-06-23 Система коммутации сигналов RU2173937C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU99113908/09A RU2173937C2 (ru) 1999-06-23 1999-06-23 Система коммутации сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU99113908/09A RU2173937C2 (ru) 1999-06-23 1999-06-23 Система коммутации сигналов

Publications (2)

Publication Number Publication Date
RU99113908A RU99113908A (ru) 2001-04-27
RU2173937C2 true RU2173937C2 (ru) 2001-09-20

Family

ID=48282069

Family Applications (1)

Application Number Title Priority Date Filing Date
RU99113908/09A RU2173937C2 (ru) 1999-06-23 1999-06-23 Система коммутации сигналов

Country Status (1)

Country Link
RU (1) RU2173937C2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ПОНОМАРЕВ Н.Н. Проектирование внешних средств автоматизированного контроля радиоэлектронного оборудования. - М.: Радио и связь, 1984, с.278-279, рис. 9.11. *

Similar Documents

Publication Publication Date Title
US6885219B2 (en) Programmable driver for an I/O pin of an integrated circuit
US6900660B2 (en) IC with digital and analog circuits and mixed signal I/O pins
RU2191396C2 (ru) Тестовый режим высокого импеданса для jtag
KR100299149B1 (ko) I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법
EP0482495B1 (en) Finite-state machine for reliable computing and adjustment systems
RU2173937C2 (ru) Система коммутации сигналов
EP0797209B1 (en) Timesharing internal bus, particularly for non-volatile memories
JP2004185619A (ja) クロックソースを切り替えるシステムおよび方法
US5563830A (en) Semiconductor memory device with data bus having plurality of I/O pins and with circuitry having latching and multiplexing function
US6470011B1 (en) Time division multiplex highway switch control system and control method of T-S-T three-stage switches in electronic switching system
US5293572A (en) Testing system of computer by generation of an asynchronous pseudo-fault
US20020064081A1 (en) Device for accessing a rom unit with groups of memory module information saved therein
US7259591B1 (en) Multi-bit configuration pins
JP2003242049A (ja) マイクロコンピュータの異常検出方法
JP3888571B2 (ja) モード切替回路
SU694863A1 (ru) Устройство дл тестового контрол цифровых узлов электронных вычислительных машин
JP3117984B2 (ja) 半導体不揮発性メモリ装置
JP3137089B2 (ja) マイクロコンピュータ
SU1389011A1 (ru) Коммутатор
JP3008914B2 (ja) 半導体集積回路
JPS6316316A (ja) リセツト装置
JP3310482B2 (ja) マイクロコンピュータ
JPH0325229Y2 (ru)
SU1242963A1 (ru) Устройство дл контрол адресных шин интерфейса
JPH08242271A (ja) 系切替え装置

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner