RU2103808C1

RU2103808C1 - Timer

Info

Publication number: RU2103808C1
Application number: RU96122571/09A
Authority: RU
Inventors: Конкордий Иннокентьевич Харазов
Original assignee: Конкордий Иннокентьевич Харазов
Priority date: 1996-11-27
Filing date: 1996-11-27
Publication date: 1998-01-27

Abstract

FIELD: control, monitoring, measuring, computing, communicating devices for various industries. SUBSTANCE: timer has double-ended D flip-flop, controlled by AND, OR, NOT gates and delay line built around NOT gate and RC circuit. EFFECT: provision for holding input signal of desired length upon arrival of input pulse signal. 1 dwg

Description

Изобретение относится к устройствам отсчета времени и может найти применение в системах управления, контроля, измерения, в вычислительных устройствах, устройствах связи различных отраслей техники,
Известен таймер, описанный, например, в [1], содержащий двоичный счетчик импульсов и дешифратор с множеством выходов, К недостаткам такого устройства следует отнести необходимость дополнительной установки внешнего генератора импульсов и ключа, позволяющего управлять работой устройства при импульсном управляющем сигнале.The invention relates to devices for counting time and can find application in control systems, control, measurement, computing devices, communication devices of various industries,
A known timer is described, for example, in [1], containing a binary pulse counter and a decoder with many outputs. The disadvantages of such a device include the need for additional installation of an external pulse generator and key that allows you to control the operation of the device with a pulse control signal.

Известно также устройство, описанное, например, в [2], содержащее D - триггер, инверсный выход которого соединен с выходной шиной, и четное число элементов НЕ, а также дополнительный D - триггер и элемент И с шиной управления режимом работы. К недостаткам такого устройства следует отнести необходимость дополнительной установки внешнего ключа, позволяющего управлять работой устройства при импульсном управляющем сигнале. It is also known the device described, for example, in [2], containing a D-trigger, the inverse output of which is connected to the output bus, and an even number of elements NOT, as well as an additional D-trigger and the element And with the control bus operating mode. The disadvantages of such a device include the need for additional installation of a foreign key that allows you to control the operation of the device with a pulse control signal.

В качестве прототипа принято устройство, описанное в [2]. As a prototype adopted the device described in [2].

Целью предлагаемого изобретения является расширение функциональных возможностей, а именно возможность формирования сигнала заданной длительности при импульсном управляющем входном сигнале. The aim of the invention is the expansion of functionality, namely the possibility of generating a signal of a given duration with a pulse control input signal.

Постоянная цель достигается еме, что в устройство дополнительно введены двухтактный D - триггер, линия задержки на двух схемах НЕ, а также схемы И, ИЛИ и НЕ для управления триггером. A constant goal is achieved by the fact that a push-pull D-trigger is additionally introduced into the device, a delay line on two NOT circuits, as well as AND, OR and NOT circuits for controlling the trigger.

Сущность изобретения поясняется чертежом, где приведена схема таймера. The invention is illustrated in the drawing, which shows a timer circuit.

Устройство содержит вход Вх, двухтактный триггер 1, подсоединенный к выходу Вых устройства и линии задержки на двух элементах НЕ 2, 3 и RC - цепочку, а также выходной элемент НЕ 4. Кроме этого, устройство содержит схему управления триггером, состоящую из двухвходового элемента ИЛИ 5, двухвходового элемента И 6 и элемента НЕ 7. The device contains an input Вх, a push-pull trigger 1 connected to the output of the device’s Output and a delay line on two elements NOT 2, 3 and RC — a chain, as well as an output element NOT 4. In addition, the device contains a trigger control circuit consisting of a two-input element OR 5, two-input element AND 6 and element NOT 7.

Вход Вх устройства соединен со входами D и C₂ двухтактного D - триггера 1, прямой выход которого соединен с выходом Вых устройства и входом первого элемента НЕ 2, выход которого в свою очередь соединен со входом второго элемента НЕ 3. К выходу элемента НЕ 3 подсоединен резистор R, подсоединенный к входу третьего элемента НЕ 4 и конденсатору C. Два первых элемента НЕ, резистор R и конденсатор C, подключенный второй стороной к минусу источника питания (массе), образуют линию задержки устройства. Вход Вх устройства соединен также с одним из входов элемента ИЛИ 5, ко второму входу которого подключен выход элемента И 6. Один из входов схемы И 6 соединен с выходом элемента не 4, а второй - с выходом элемента НЕ 7, вход которого соединен с прямым выходом триггера 1. Выход элемента ИЛИ 5 соединен со входом C₁ триггера 1. Емкость конденсатора C и сопротивление резистора R выбираются из условия обеспечения заданной выдержки времени. Резистор R может быть переменным для настройки выдержки времени.The input Вх of the device is connected to the inputs D and C _{2 of the} push-pull D-trigger 1, the direct output of which is connected to the output of the Output of the device and the input of the first element NOT 2, the output of which in turn is connected to the input of the second element NOT 3. Connected to the output of the element NOT 3 a resistor R connected to the input of the third element NOT 4 and the capacitor C. The first two elements NOT, the resistor R and the capacitor C connected by the second side to the minus of the power source (ground) form a delay line of the device. The device input Bx is also connected to one of the inputs of the OR element 5, to the second input of which the output of the And 6 element is connected. One of the inputs of the And 6 circuit is connected to the output of the element not 4, and the second to the output of the element NOT 7, the input of which is connected to the direct trigger output 1. The output of the OR element 5 is connected to input C _{1 of} trigger 1. The capacitance of the capacitor C and the resistance of the resistor R are selected from the condition of providing a given time delay. Resistor R can be variable to set the time delay.

Использование двухтактного D - триггера и схемы управления им, реализованной на элементах НЕ, И и ИЛИ, в источниках не обнаружено. The use of a push-pull D-trigger and a control circuit for it, implemented on the elements NOT, AND and OR, were not found in the sources.

Устройство работает следующим образом. The device operates as follows.

В исходном состоянии триггер находится в нулевом состоянии прямого и единичном инверсного выходов (выключен), а конденсатор C разряжен. На выходе Вых устройства сигнал отсутствует. При поступлении кратковременного управляющего сигнала на вход Вх устройства, он передается на входы D и C₂ двухтактного D - триггера 1 и один из входов элементов ИЛИ 5, с выхода которого сигнал передается на вход C₁ триггера, переключая его в единичное состояние прямого и нулевого инверсного выходов (включая). Ввиду того, что конденсатор C разряжен, на выходе элемента НЕ 4 существует сигнал логической единицы, поступающий на один из входов элемента И 6. При появлении нулевого сигнала на инверсном выходе триггера и инвертирования его элементом НЕ 7 на втором входе элемента И 6 и ее выхода также появляется сигнал логической единицы. Элемент ИЛИ 5 передает единичный сигнал на вход C₁ триггера, удерживая его во включенном состоянии, после чего управляющий сигнал может быть снят. На выходе Вых устройства появляется выходной сигнал. Оновременно сигнал через элементы НЕ 2 и НЕ 3 поступает на RC-цепочку, Конденсатор C заряжается до уровня минимальной логической единицы, вызывая переключение элемента НЕ 4. Ее выходной нулевой логический сигнал передается на элемент И 6, с выхода которого он передается на элемент ИЛИ 5 и на вход C₁ триггера 1. Независимо от состояния входа Вх устройства, триггер 1 переключается в нулевое состояние прямого и единичного инверсного выходов (выключается) и сигнал на выходе Вых устройства исчезает.In the initial state, the trigger is in the zero state of the direct and single inverse outputs (off), and the capacitor C is discharged. There is no signal at the output of the device’s output. Upon receipt of a short-term control signal at the input of the device input, it is transmitted to the inputs D and C _{2 of the} push-pull D-trigger 1 and one of the inputs of the OR elements 5, from the output of which the signal is transmitted to the input C _{1 of the} trigger, switching it to the single state of direct and zero inverse outputs (including). Due to the fact that the capacitor C is discharged, at the output of the element HE 4 there is a logic unit signal supplied to one of the inputs of the element And 6. When a zero signal appears on the inverse output of the trigger and invert it with the element HE 7 at the second input of the element And 6 and its output a logical unit signal also appears. The OR element 5 transmits a single signal to the input C _{1 of the} trigger, holding it in the on state, after which the control signal can be removed. An output signal appears at the output of the device output. At the same time, the signal through the elements NOT 2 and NOT 3 is fed to the RC circuit, the capacitor C is charged to the level of the minimum logical unit, causing the switching of the element NOT 4. Its output zero logic signal is transmitted to the element And 6, from the output of which it is transmitted to the element OR 5 and to the input C _{1 of} trigger 1. Regardless of the state of the input device In, the trigger 1 switches to the zero state of the direct and single inverse outputs (turns off) and the signal at the output of the Device outputs disappears.

Claims

A timer containing a D-trigger, the D-input of which is connected to the input of the device, four elements NOT, AND element, the first input of which is connected to the output of the first element NOT, characterized in that an RC-circuit is inserted into it, the OR element, the output of which is connected with the C1-input of the D-trigger, made push-pull, the C2-input of which is connected to the input of the device and the first input of the OR element, the second input of which is connected to the output of the AND element, the second input of which is connected to the output of the second element NOT, the input of which is connected to the inverse D-trigger output, direct my output of which is the output of the device and through the third element is NOT connected to the input of the fourth element is NOT, whose output through the RC-chain is connected to the input of the first element NOT.