RU2147788C1 - Delay line - Google Patents

Delay line Download PDF

Info

Publication number
RU2147788C1
RU2147788C1 RU97121314A RU97121314A RU2147788C1 RU 2147788 C1 RU2147788 C1 RU 2147788C1 RU 97121314 A RU97121314 A RU 97121314A RU 97121314 A RU97121314 A RU 97121314A RU 2147788 C1 RU2147788 C1 RU 2147788C1
Authority
RU
Russia
Prior art keywords
input
output
delay line
trigger
signal
Prior art date
Application number
RU97121314A
Other languages
Russian (ru)
Other versions
RU97121314A (en
Inventor
К.И. Харазов
Original Assignee
Харазов Конкордий Иннокентьевич
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харазов Конкордий Иннокентьевич filed Critical Харазов Конкордий Иннокентьевич
Priority to RU97121314A priority Critical patent/RU2147788C1/en
Publication of RU97121314A publication Critical patent/RU97121314A/en
Application granted granted Critical
Publication of RU2147788C1 publication Critical patent/RU2147788C1/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

FIELD: data signal transmitting devices for various industries. SUBSTANCE: delayed signal is assigned definite time at short- time input control signal. To this end, device has flip-flop, AND gates, internal delay line, diodes, resistors, capacitors, NOT gates, and OR gate. EFFECT: enlarged functional capabilities. 1 dwg

Description

Изобретение относится к устройствам передачи информационного сигнала и может найти применение в системах управления, контроля, измерения, вычислительных и других устройствах различных отраслей техники. The invention relates to devices for transmitting an information signal and can find application in control systems, monitoring, measurement, computing and other devices of various industries.

Известна линия задержки, описанная, например, в [1], содержащая несколько последовательно включенных элементов НЕ. К недостаткам такого устройства следует отнести невозможность задания задержанному сигналу определенной длительности. A known delay line, described, for example, in [1], containing several elements NOT connected in series. The disadvantages of such a device include the inability to set a delayed signal of a certain duration.

Известно также устройство, описанное, например, в [2], содержащее 2 формирователя задержанных импульсов, включающих в себя триггеры, входы которых соединены с выходами элементов И. К недостаткам такого устройства также следует отнести невозможность задания задержанному сигналу определенной длительности и значительная сложность устройства. A device is also known, described, for example, in [2], containing 2 delayed pulse shapers, which include triggers whose inputs are connected to the outputs of elements I. The disadvantages of such a device also include the impossibility of defining a delayed signal of a certain duration and the significant complexity of the device.

Целью настоящего изобретения является расширение функциональных возможностей устройства, а именно возможность задания задержанному сигналу определенной длительности при кратковременном входном управляющем сигнале. The aim of the present invention is to expand the functionality of the device, namely the ability to set a delayed signal of a certain duration with a short-term input control signal.

Поставленная цель достигается тем, что в устройство дополнительно установлены внутренняя линия задержки, два диода, две RC-цепочки и три элемента НЕ. This goal is achieved by the fact that the device additionally has an internal delay line, two diodes, two RC circuits and three elements NOT.

В качестве прототипа принято устройство, описанное в [2]. As a prototype adopted the device described in [2].

Сущность изобретения поясняется чертежом, где приведена схема линии задержки. The invention is illustrated in the drawing, which shows a diagram of a delay line.

Вход Вх устройства /фиг. 1/ соединен с первым входом двухвходового элемента ИЛИ 1, выход которого соединен с первым входом первого двухвходового элемента И 2, выход которого соединен с входом D однотактного D-триггера 3. Вход D триггера соединен через внутреннюю линию задержки 4 с синхровходом C. Прямой выход D-триггера 3 соединен со вторым входом элемента ИЛИ 1 и анодом первого диода 5, катод которого соединен с первым резистором 6 /R1/, соединенного с первым конденсатором 7 /C1/, вторая сторона которого соединена с общим минусом источника питания, и входом первого элемента НЕ 8. Его выход соединен с входом второго элемента НЕ 9. Выход второго элемента НЕ 9 соединен с первым входом второго двухвходового элемента И 10, выход которого соединен с выходом Вых устройства и анодом второго диода 11, катод которого соединен со вторым резистором 12 /R2/, соединенного со вторым конденсатором 13 /C2/, вторая сторона которого соединена с общим минусом источника питания, и входом третьего элемента НЕ 14. Его выход соединен со вторым входом первого элемента И 2 и вторым входом второго элемента И 10.Device Input B / FIG. 1 / is connected to the first input of the two-input element OR 1, the output of which is connected to the first input of the first two-input element AND 2, the output of which is connected to the input D of the single-cycle D-trigger 3. Input D of the trigger is connected via an internal delay line 4 to the clock input C. Direct output D-trigger 3 is connected to the second input of the OR element 1 and the anode of the first diode 5, the cathode of which is connected to the first resistor 6 / R 1 / connected to the first capacitor 7 / C 1 /, the second side of which is connected to the common minus of the power source, and input of the first element NOT 8. Its output is connected to the input of the second element NOT 9. The output of the second element is NOT 9 connected to the first input of the second two-input element And 10, the output of which is connected to the output of the device and the anode of the second diode 11, the cathode of which is connected to the second resistor 12 / R 2 / connected to the second capacitor 13 / C 2 /, the second side of which is connected to the common minus of the power source, and the input of the third element is NOT 14. Its output is connected to the second input of the first element And 2 and the second input of the second element And 10.

Резисторы 6 /R1/ и 12 /R2/ могут быть выполнены переменными для возможности регулировки временных характеристик устройства.Resistors 6 / R 1 / and 12 / R 2 / can be made variable to be able to adjust the time characteristics of the device.

Посредством цепочки R1C1 осуществляется время задержки линии задержки, а посредством цепочки R2C2 - длительность задержанного сигнала. Диоды 5 и 11 установлены для исключения разрядки конденсаторов 7 /C1/ и 13 /C2/ через резистор 6 /R1/ и элемент ИЛИ 1 и через резистор 12 /R2/ и выход Вых устройства соответственно.Through the chain R 1 C 1 the delay time of the delay line is carried out, and through the chain R 2 C 2 the duration of the delayed signal is carried out. Diodes 5 and 11 are installed to prevent the discharge of capacitors 7 / C 1 / and 13 / C 2 / through the resistor 6 / R 1 / and the element OR 1 and through the resistor 12 / R 2 / and the output of the device Output, respectively.

Использование двух RC-цепочек, двух диодов, трех элементов НЕ и D-триггера для задания задержанному сигналу определенной длительности при кратковременном входном управляющем сигнале в источниках не обнаружено. The use of two RC circuits, two diodes, three elements of NOT and a D-trigger to set the delayed signal to a certain duration with a short-term input control signal in the sources was not detected.

Устройство работает следующим образом. В исходном состоянии D-триггер 3 находится в выключенном состоянии /нулевое состояние прямого выхода и единичное - инверсного/, а конденсаторы 7 /C1/ и 13 /C2/ разряжены. Вследствие этого на вторых входах элементов И 2 и И 10 существуют единичные сигналы. На выходе Вых устройства существует нулевой выходной сигнал. При поступлении на вход Вх кратковременного входного управляющего сигнала и на первый вход элемента ИЛИ 1 единичный сигнал поступает на первый вход первого элемента И 2, далее на вход D и через внутреннюю линию задержки 4 на вход C D-триггера. D-триггер включается /переходит в единичное состояние прямого выхода и нулевое - инверсного/. Единичный сигнал с прямого выхода триггера поступает на второй вход элемента ИЛИ 1, поддерживая триггер во включенном состоянии. После этого момента входной сигнал может быть снят. Единичный сигнал с прямого выхода триггера поступает через диод 5 на резистор 6 /R1/ и вызывает начало зарядки конденсатора 7 /C1/. Начинается отсчет времени задержки сигнала. При достижении на конденсаторе 7 уровня напряжения минимальной единицы после двойного инвертирования элементами НЕ 8 и НЕ 9 единичный сигнал поступает на первый вход второго элемента И 10 и далее на выход Вых устройства. Одновременно через диод 11 единичный сигнал поступает на резистор 12 /R2/, вызывая начало зарядки конденсатора 13 /C2/. Начинается отсчет времени выдержки выходного сигнала. При достижении на конденсаторе 13 уровня напряжения минимальной единицы сигнал после инвертирования элементом НЕ 14 в нулевой форме поступает на вторые входы элементов И 2 и И 10. Сигнал на выходе Вых прекращается, а D-триггер выключается.The device operates as follows. In the initial state, the D-flip-flop 3 is in the off state / zero state of the direct output and a single state of inverse /, and the capacitors 7 / C 1 / and 13 / C 2 / are discharged. As a result of this, at the second inputs of the elements And 2 and And 10 there are single signals. There is a zero output signal at the output of the device. When a short-term input control signal is received at input Вх and at the first input of OR element 1, a single signal is fed to the first input of the first element And 2, then to input D and through an internal delay line 4 to input C of the D-trigger. The D-trigger is switched on / goes into a single state of direct output and zero - inverse /. A single signal from the direct output of the trigger goes to the second input of the OR element 1, keeping the trigger in the on state. After this point, the input signal can be removed. A single signal from the direct output of the trigger enters through the diode 5 to the resistor 6 / R 1 / and causes the start of charging the capacitor 7 / C 1 /. The delay time begins. When the voltage reaches the minimum unit on the capacitor 7 after double inversion by the elements NOT 8 and NOT 9, a single signal is fed to the first input of the second element And 10 and then to the output of the device. At the same time, through the diode 11, a single signal is supplied to the resistor 12 / R 2 /, causing the start of charging of the capacitor 13 / C 2 /. The delay time of the output signal begins. When the voltage level of the minimum unit is reached on the capacitor 13, the signal after inverting by the element NOT 14 in zero form is fed to the second inputs of the elements And 2 and I. The signal at the output of the outputs is terminated, and the D-trigger is turned off.

Литература:
1. Гольденберг Л.И. Импульсные устройства. М.: Радио и связь, 1981, стр. 134, рис. 5, 19а.Literature:
1. Goldenberg L.I. Impulse devices. M .: Radio and communication, 1981, p. 134, fig. 5, 19a.

2. Авторское свидетельство СССР N 1152083, H 03 K 5/26, 1985. 2. USSR author's certificate N 1152083, H 03 K 5/26, 1985.

Claims (1)

Линия задержки, содержащая вход и выход, триггер, первый и второй двухвходовые элементы И, отличающаяся тем, что в нее дополнительно введены внутренняя линия задержки, два диода, первый и второй резисторы, первый и второй конденсаторы и три элемента НЕ, при этом триггер выполнен в виде D-триггера, вход линии задержки соединен с первым входом двухвходового элемента ИЛИ, выход которого соединен с первым входом первого двухвходового элемента И, выход которого соединен с D-входом D-триггера и через внутреннюю линию задержки соединен с С-входом D-триггера, прямой выход которого соединен со вторым входом двухвходового элемента ИЛИ и анодом первого диода, катод которого соединен с первым резистором, соединенным с первым конденсатором, вторая сторона которого соединена с общим минусом источника питания и входом первого элемента НЕ, выход которого соединен со входом второго элемента НЕ, выход которого соединен с первым входом второго двухвходового элемента И, выход которого соединен с выходом линии задержки и анодом второго диода, катод которого соединен со вторым резистором, соединенным со вторым конденсатором, вторая сторона которого соединена с общим минусом источника питания и входом третьего элемента НЕ, выход которого соединен со вторым входом первого двухвходового элемента И и вторым входом второго двухвходового элемента И. The delay line containing the input and output, the trigger, the first and second two-input elements And, characterized in that it additionally includes an internal delay line, two diodes, the first and second resistors, the first and second capacitors and three elements NOT, while the trigger is made in the form of a D-trigger, the input of the delay line is connected to the first input of the two-input element OR, the output of which is connected to the first input of the first two-input element And, the output of which is connected to the D-input of the D-trigger and connected through the internal delay line to the C-input of D- t a Igger whose direct output is connected to the second input of the two-input OR element and the anode of the first diode, the cathode of which is connected to the first resistor connected to the first capacitor, the second side of which is connected to the common minus of the power source and the input of the first element NOT, the output of which is connected to the input of the second element NOT, the output of which is connected to the first input of the second two-input element And, the output of which is connected to the output of the delay line and the anode of the second diode, the cathode of which is connected to the second resistor, connected to the second capacitor, the second side of which is connected to the common minus of the power source and the input of the third element NOT, the output of which is connected to the second input of the first two-input element And and the second input of the second two-input element I.
RU97121314A 1997-12-08 1997-12-08 Delay line RU2147788C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU97121314A RU2147788C1 (en) 1997-12-08 1997-12-08 Delay line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU97121314A RU2147788C1 (en) 1997-12-08 1997-12-08 Delay line

Publications (2)

Publication Number Publication Date
RU97121314A RU97121314A (en) 1999-10-27
RU2147788C1 true RU2147788C1 (en) 2000-04-20

Family

ID=20200318

Family Applications (1)

Application Number Title Priority Date Filing Date
RU97121314A RU2147788C1 (en) 1997-12-08 1997-12-08 Delay line

Country Status (1)

Country Link
RU (1) RU2147788C1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ГОЛЬДЕНБЕРГ Л.И. Импульсные устройства. - М.: Радио и связь, с.134, рис.5.19а. *

Similar Documents

Publication Publication Date Title
KR970062320A (en) Method and device for stopping control of car starter
KR910010862A (en) CMOS Power-On Reset Circuit
KR880005746A (en) Semiconductor integrated circuit
US5929684A (en) Feedback pulse generators
RU2147788C1 (en) Delay line
US3454884A (en) Duty cycle control circuit
KR940001585A (en) Sample Data Receiver Squelch Device and Squelch Method
RU2103808C1 (en) Timer
RU2130692C1 (en) Timer
RU2130231C1 (en) Signal delay line
RU2100901C1 (en) Timers
KR930022715A (en) Automatic polarity detection and correction method and device using link pulse
RU2117387C1 (en) Delay line
RU2103813C1 (en) Delay line
SU739557A1 (en) Device for raising to power
SU518871A1 (en) Device for transmitting pulse signals
SU790214A1 (en) Delay device
SU1148008A1 (en) Device for checking clock-pulse generator
SU1136332A1 (en) Device for checking pulse generators
KR920004509Y1 (en) Reset circuit using switching elements
KR100238467B1 (en) Touch key pad operation circuit
SU815917A1 (en) Electronic switch
US3517212A (en) Electrical circuit having pulse output with duration proportional to input signal
SU642817A1 (en) Device for monitoring phase sequence in three-phase mains
SU1335893A1 (en) Phase-to-code commutator converter