RU2130231C1

RU2130231C1 - Signal delay line

Info

Publication number: RU2130231C1
Application number: RU98105766A
Authority: RU
Inventors: К.И. Харазов
Original assignee: Харазов Конкордий Иннокентьевич
Priority date: 1998-03-20
Filing date: 1998-03-20
Publication date: 1999-05-10

Abstract

FIELD: information transmission equipment, in particular, for control equipment, instruments, computer engineering, communication equipment, and so on. SUBSTANCE: device has D flip-flop 3, two OR gates 1, 2, two AND gates 6, 8, RC circuit and two NOT gates 5, 7. EFFECT: possibility to delay output signal upon ceasing of input signal of arbitrary duration. 1 dwg

Description

Изобретение относится к устройствам передачи информационного сигнала и может найти применение в система управления, контроля, измерения, вычислительных устройствах и устройствах связи различных отраслей техники. The invention relates to devices for transmitting an information signal and can find application in a control system, control, measurement, computing devices and communication devices of various industries.

Известна линия задержки, описанная, например, в [1], содержащая несколько последовательно включенных инверторов. К недостаткам такого устройства следует отнести невозможность задержки сигнала, а не его появления. A known delay line, described, for example, in [1], containing several series-connected inverters. The disadvantages of such a device include the impossibility of delaying the signal, and not its appearance.

Известна также линия задержки, описанная, например, в [2], содержащая однотактный D-триггер, генератор прямоугольных импульсов, двоичный счетчик и два элемента ИЛИ. К недостаткам такого устройства также следует отнести невозможнось задержки сигнала, а не его появления. A delay line is also known, described, for example, in [2], containing a single-cycle D-flip-flop, a rectangular pulse generator, a binary counter, and two OR elements. The disadvantages of such a device should also include the impossibility of signal delay, and not its appearance.

В качестве прототипа принято устройство, описанное в [2]. As a prototype adopted the device described in [2].

Целью настоящего изобретения является изменение его функциональной возможности на противоположное, а именно возможность задержки сигнала, а не его появления. The aim of the present invention is to change its functionality to the opposite, namely the possibility of delaying the signal, and not its appearance.

Поставленная цель достигается тем, что в устройство вместо генератора импульсов и двоичного счетчика введено RC-звено, два элемента И, два элемента НЕ и линия задержки для управления D-триггером. This goal is achieved by the fact that instead of a pulse generator and a binary counter, an RC link, two AND elements, two NOT elements and a delay line for controlling the D-trigger are introduced into the device.

Сущность изобретения поясняется чертежом, где приведена схема линии задержки сигнала. The invention is illustrated in the drawing, which shows a diagram of a signal delay line.

Вход Вх устройства соединен с первым входом первого двухвходового элемента ИЛИ 1 и первым входом второго двухвходового элемента ИЛИ 2. Выход первого элемента ИЛИ 1 соединен со вторым входом элемента ИЛИ 2 и выходом Вых устройства. Выход второго элемента ИЛИ 2 соединен с D-входом D-триггера 3, который в свою очередь соединен через линию задержки 4 со своим входом C. Вход Вх устройства соединен с входом первого элемента НЕ 5, выход которого соединен с первым входом первого двухвходового элемента И 6, ко второму входу которого подсоединен прямой выход Q D-триггера. Выход первого элемента И 6 соединен с резистором R, соединенным второй стороной с конденсатором C и входом второго элемента НЕ 7, выход которого соединен с первым входом второго двухвходового элемента 8, выход которого соединен со вторым входом первого элемента ИЛИ 1. Вторая сторона конденсатора C соединена с минусом источника питания. The input device In is connected to the first input of the first two-input element OR 1 and the first input of the second two-input element OR 2. The output of the first element OR 1 is connected to the second input of the element OR 2 and the output of the device. The output of the second element OR 2 is connected to the D-input of the D-trigger 3, which in turn is connected via a delay line 4 to its input C. The input Bx of the device is connected to the input of the first element NOT 5, the output of which is connected to the first input of the first two-input element And 6, to the second input of which a direct output Q of the D-flip-flop is connected. The output of the first element And 6 is connected to a resistor R connected by the second side to the capacitor C and the input of the second element NOT 7, the output of which is connected to the first input of the second two-input element 8, the output of which is connected to the second input of the first element OR 1. The second side of the capacitor C is connected with minus the power source.

Использования двух элементов ИЛИ, D-триггера, линии задержки, двух элементов И, RC-звена и двух элементов НЕ для достижения поставленной цели в источниках не обнаружено. The use of two OR elements, a D-trigger, a delay line, two AND elements, an RC link, and two NOT elements to achieve this goal was not found in the sources.

Устройство работает следующим образом. В исходном состоянии входной и выходной сигналы отсутствуют. Триггер 3 находится в выключенном состоянии

При поступлении входного сигнала на вход Вх устройства он поступает на первый вход первого элемента ИЛИ 1 и выход Вых устройства. Одновременно входной сигнал поступает на первый вход второго элемента ИЛИ 2 и вход первого элемента НЕ 5. С-элемента ИЛИ 2 сигнал поступает на D-вход, а через линию задержки 4 на C-вход триггера 3. Триггер 3 переключается с состояния

Единичный сигнал с его прямого выхода Q поступает на второй вход элемента И 8 и второй вход элемента И 6. На выходе элемента И 6 единичный сигнал отсутствует, так как на выходе первого элемента НЕ 5 при наличии входного сигнала на входе устройства существует нулевой сигнал. Конденсатор C разряжен и на выходе элемента НЕ 7 существует единичный сигнал, поступающий на первый вход элемента И 8. Единичный сигнал с выхода элемента И 8 поступает на второй вход элемента ИЛИ 1, поддерживая на его выходе и выходе Вых устройства единичный сигнал. В таком состоянии схема находится на протяжении существования входного сигнала. При снятии входного сигнала на выходах элементов НЕ 5 и И 6 появляется единичный сигнал и начинается процесс зарядки конденсатора C через резистор R. На выходе Вых устройства единичный выходной сигнал сохраняется. При достижении на конденсаторе напряжения единичного уровня на выходе элемента НЕ 7 появляется нулевой сигнал, который передается на первый вход элемента И 8 и далее на второй вход элемента ИЛИ 1. Сигнал на выходе Вых устройства исчезает. Одновременно единичный сигнал исчезает на первом входе элемента ИЛИ 2. D-триггер выключается и процесс зарядки конденсатора заканчивается.The device operates as follows. In the initial state, the input and output signals are absent. Trigger 3 is off

When an input signal arrives at the input of the input device, it goes to the first input of the first element OR 1 and the output of the output of the device. At the same time, the input signal enters the first input of the second element OR 2 and the input of the first element NOT 5. From the C-element OR 2, the signal enters the D-input, and through the delay line 4 to the C-input of trigger 3. Trigger 3 switches from state

A single signal from its direct output Q is fed to the second input of the And 8 element and the second input of the And 6 element. At the output of the And 6 element, there is no single signal, since there is a zero signal at the output of the first element NOT 5 if there is an input signal at the input of the device. The capacitor C is discharged and at the output of the element HE 7 there is a single signal supplied to the first input of the element And 8. A single signal from the output of the element And 8 is fed to the second input of the element OR 1, supporting a single signal at its output and the output of the device. In this state, the circuit is during the existence of the input signal. When the input signal is removed, a single signal appears at the outputs of the elements NOT 5 and AND 6 and the process of charging the capacitor C through the resistor R begins. At the output of the output of the device, the single output signal is saved. When the voltage reaches the unit voltage at the output of the element NOT 7, a zero signal appears, which is transmitted to the first input of the And 8 element and then to the second input of the OR element 1. The signal at the output of the Output of the device disappears. At the same time, a single signal disappears at the first input of the OR element 2. The D-trigger turns off and the capacitor charging process ends.

Время задержки выходного сигнала на выходе Вых устройства после снятия сигнала на его входе определяется постоянной времени RC-звена. The delay time of the output signal at the output of the output of the device after removing the signal at its input is determined by the time constant of the RC link.

Список литературы
1. Харазов К. И. , Трофимов В.И. "Функциональные устройства систем управления ЛА", М., изд. МАИ, 1990, стр. 13, рис. 8.List of references
1. Kharazov K.I., Trofimov V.I. "Functional devices of aircraft control systems", M., ed. MAI, 1990, p. 13, fig. eight.

2. Авторское свидетельство СССР N 301838, кл. H 03 K 17/28, 1971. 2. USSR author's certificate N 301838, cl. H 03 K 17/28, 1971.

Claims

A signal delay line containing an input and an output, a D-trigger, the first and second elements OR, characterized in that an additional resistor, a capacitor, the first and second elements AND, the first and second elements are NOT, and a delay line, the input of the device is connected to the first input of the first OR element, the input of the first element NOT and the first input of the second OR element, the output of which is connected to the D-input, and through the delay line with the C-input of the D-trigger, the output of the first element is NOT connected to the first input of the first AND element, whose second entrance the direct output Q of the D-flip-flop is connected, and its output is connected to the resistor R, the second side of which is connected to the capacitor C and the input of the second element NOT, the output of which is connected to the first input of the second element And, to the second input of which the direct output of the Q D-flip-flop , the output of the second AND element is connected to the second input of the first OR element, the output of which is connected to the output of the device and the second input of the second OR element, the second side of the capacitor C is connected to the minus of the power source.