RU2032964C1 - Устройство на интегральных схемах - Google Patents
Устройство на интегральных схемах Download PDFInfo
- Publication number
- RU2032964C1 RU2032964C1 SU925036573A SU5036573A RU2032964C1 RU 2032964 C1 RU2032964 C1 RU 2032964C1 SU 925036573 A SU925036573 A SU 925036573A SU 5036573 A SU5036573 A SU 5036573A RU 2032964 C1 RU2032964 C1 RU 2032964C1
- Authority
- RU
- Russia
- Prior art keywords
- hard
- bases
- circuits
- working surfaces
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Использование: в производстве устройств на интегральных схемах, особенно, в производстве гибридных запоминающих устройств. Сущность изобретения: устройство содержит по крайней мере четыре полупроводниковых интегральных компонента памяти, смонтированных на рабочих поверхностях двух жестких печатных схем, соединенных гибкой печатной схемой. Основания жестких печатных схем и расположенная между ними опорная электроизоляционная рамка образуют корпус типа 1Р, внутри которого находятся уязвимые компоненты схемы. 5 з.п. ф-лы, 5 ил.
Description
Изобретение относится к микроэлектронике и может быть использовано в производстве устройств на интегральных схемах, особенно в производстве гибридных запоминающих устройств.
Известно полупроводниковое устройство, содержащее верхнее и нижнее основания, на каждом из которых смонтировано по крайней мере по одному полупроводниковому элементу, внешние выводы которых через металлизацию, расположенную на основаниях, присоединены к жестким внешним выводам [1]
Основания расположены рабочими поверхностями одна к другой и соединены слоем герметика.
Основания расположены рабочими поверхностями одна к другой и соединены слоем герметика.
Известное устройство фактически содержит два независимых устройства, расположенных на разных основаниях и имеющих независимые системы внешних выводов. Функциональное объединение известного устройства возможно только с помощью внешних коммутаций.
Наиболее близким к заявляемому является устройство на интегральных схемах, содержащее опорную электроизоляционную рамку и слой герметизирующего материала, расположенные между обращенными одна к другой своими рабочими поверхностями первым и вторым основаниями, на каждом из которых смонтированы по крайней мере две интегральные схемы, при этом расположенные на разных основаниях проводники электрически соединены между собой с помощью проволочного монтажа. Устройство также содержит коллинеарные жесткие внешние выводы, установленные перпендикулярно к основаниям [2]
Известное устройство не ремонтопригодно, так как проверка его работоспособности возможна только после его окончательной сборки, а разборка невозможна, вследствие чего выход годных устройств недостаточно высок.
Известное устройство не ремонтопригодно, так как проверка его работоспособности возможна только после его окончательной сборки, а разборка невозможна, вследствие чего выход годных устройств недостаточно высок.
Целью изобретения является увеличение выхода годных устройств за счет обеспечения их ремонтопригодности.
Поставленная цель достигается тем, что в устройстве на интегральных схемах, содержащем обращенные одна к другой своими рабочими поверхностями и электрически соединенные первое и второе основания, расположенные между ними опорную электроизоляционную рамку и слои герметизирующего материала, а также коллинеарные жесткие внешние выводы, причем на каждом основании смонтированы по крайней мере две интегральные схемы, первое и второе основания выполнены в виде многослойных жестких печатных схем, а их электрическое соединение выполнено по крайней мере одной гибкой печатной схемой, краевые части которой расположены на рабочих поверхностях жестких печатных схем и обращены к ним своими нерабочими поверхностями, коллинеарные жесткие внешние выводы смонтированы на жестких печатных схемах и параллельны им, а в качестве интегральных схем применены полупроводниковые компоненты памяти.
Поставленная цель в сочетании с миниатюризацией устройства достигается тем, что в устройстве на интегральных схемах, содержащем обращенные одна к другой своими рабочими поверхностями и электрически соединенные первое и второе основания, расположенные между ними опорную электроизоляционную рамку и слои герметизирующего материала, а также коллинеарные жесткие внешние выводы, причем на каждом основании смонтированы по крайней мере две интегральные схемы, первое и второе основания выполнены в виде многослойных жестких печатных схем, а их электрическое соединение выполнено по крайней мере одной гибкой печатной схемой, краевые части которой расположены на рабочих поверхностях жестких печатных схем и обращены к ним своими рабочими поверхностями, коллинеарные жесткие внешние выводы смонтированы на жестких печатных схемах и параллельны им, а в качестве интегральных схем применены полупроводниковые компоненты памяти.
Для снижения стоимости устройства, центральная часть гибкой печатной схемы находится вне пространства, ограниченного первым и вторым основаниями и опорной электроизоляционной рамкой, причем, с целью защиты проводников от повреждения и повышения тем самым надежности устройства, центральная часть гибкой печатной схемы может быть покрыта защитным слоем диэлектрика.
Поставленные цели, а также цель, увеличение надежности предлагаемого устройства, достигаются тем, что опорная электроизоляционная рамка выполнена с пазами для жестких внешних выводов, а также тем, что конфигурация пазов соответствует конфигурации жестких внешних выводов.
На фиг. 1 изображен разрез предлагаемого устройства в направлении, параллельном жестким внешним выводам (вариант 1); на фиг. 2 разрез предлагаемого устройства в направлении, перпендикулярном к жестким внешним выводам; на фиг. 3 разрез предлагаемого устройства в направлении, параллельном жестким внешним выводам (вариант 2); на фиг. 4 опорная электроизоляционная рамка с пазами; на фиг. 5 разрез предлагаемого устройства с внешним расположением центральной части гибкой печатной схемы.
Устройство содержит два основания 1 и 2 (фиг. 1), выполненные в виде многослойных жестких печатных схем, на рабочих поверхностях которых расположено не менее двух слоев проводников, в общем случае между слоями существует электрическое соединение.
На фиг. 1 показаны два слоя проводников 3 и 4, каждый слой проводников покрыт слоем диэлектрика 5 и 6 с контактными окнами 7. На жестких печатных схемах 1 и 2 смонтированы жесткие внешние выводы 8.
Между жесткими печатными схемами 1 и 2 расположены два слоя герметизирующего материала 9 и опорная электроизоляционная рамка 10.
Жесткие печатные схемы 1 и 2 соединены гибкой печатной схемой 11, краевые части 12 которой расположены на рабочих поверхностях жестких печатных схем 1 и 2. Гибкая печатная схема 11 обращена к рабочим поверхностям жестких печатных схем 1 и 2 своей нерабочей поверхностью, а на ее рабочей поверхности расположены проводники 13, соединенные с проводниками 4 через контактные окна 7 и отверстия 14 в гибкой печатной схеме (фиг. 1).
Проводники 13, расположенные на краевой части 12 гибкой печатной схемы 11, выполняют функции коммутации элементов схемы в пределах данной жесткой печатной схемы (см. левую половину нижнего основания на фиг. 1), а такие же проводники, расположенные на центральной части 15 гибкой печатной схемы 11, предназначены для коммутации элементов, расположенных на разных жестких печатных схемах.
На жестких печатных схемах 1 и 2 смонтированы полупроводниковые интегральные компоненты памяти 16 (преимущественно, в бескорпусном исполнении или в малогабаритных корпусах), их внешние выводы 17 соединены с проводниками 4 (фиг. 1 и 2). Возможно также подсоединение выводов 17 к нижележащим слоям проводников.
В другом варианте предлагаемое устройство содержит два основания, выполненные в виде многослойных жестких печатных схем 1 и 2, каждая из которых содержит по крайней мере два слоя проводников 3 и 4, каждый слой проводников покрыт слоем диэлектрика (5 и 6) с контактными окнами 7. На жестких печатных схемах 1 и 2 смонтированы жесткие внешние выводы 8.
Между жесткими печатными схемами 1 и 2 расположены два слоя герметизирующего материала 9 и опорная электроизоляционная рамка 10.
Жесткие печатные схемы 1 и 2 соединены гибкой печатной схемой 11, краевые части 12 которой расположены на рабочих поверхностях жестких печатных схем 1 и 2. Гибкая печатная схема 11 обращена к рабочим поверхностям жестких печатных схем 1 и 2 своей рабочей поверхностью, на которой расположены проводники 13, соединенные с проводниками 4 через контактные окна 7. Отверстия 14 в гибкой печатной схеме в данном варианте являются технологическими и предназначены для осуществления процесса соединения проводников 4 и 13 (фиг. 3).
Во втором варианте гибкая печатная схема 11 обращена своей рабочей поверхностью к рабочим поверхностям жестких печатных схем 1 и 2, благодаря чему расположенные на ней проводники 13 могут проходить под полупроводниковыми компонентами памяти 16. В результате экономится площадь, выделяемая под специальные "посадочные" места для полупроводниковых компонентов памяти, что позволяет уменьшить размеры жестких печатных схем и миниатюризовать устройство.
Предлагаемое устройство функционирует следующим образом.
Электрические сигналы поступают от внешних устройств на жесткие внешние выводы 8, затем через проводники 3, 4 и 13, на полупроводниковые интегральные компоненты памяти 16.
При выводе информации сигнал поступает в обратном порядке от полупроводниковых компонентов 16 на внешние устройства.
Проверку функционирования предлагаемого устройства можно осуществить до его окончательной сборки, на промежуточной стадии изготовления, после того, как жесткие печатные схемы соединены гибкой печатной схемой и на них смонтированы полупроводниковые интегральные компоненты памяти и жесткие внешние выводы. Хотя такая "промежуточная" конструкция является "полуфабрикатом" устройства, в ней полностью реализована электрическая схема устройства. Это обстоятельство позволяет на промежуточном этапе изготовления устройства произвести проверку его функционирования, подавая на внешние выводы соответствующие сигналы; в случае неисправности можно заменить неисправные компоненты, т. е. предлагаемое устройство ремонтопригодно. Это позволяет повысить выход годных устройств.
В обоих вариантах предлагаемого устройства жесткие печатные схемы 1 и 2 и опорная электроизоляционная рамка 10 образуют жесткий корпус, внутри которого расположены все уязвимые компоненты устройства (фиг. 1, 2 и 3), что обеспечивает надежность устройства.
В устройстве может быть применена опорная электроизоляционная рамка 10 с пазами 18, 19 в местах прохождения через корпус жестких внешних выводов 8, как показано на фиг. 4. При этом для каждого жесткого внешнего вывода 8 может быть выполнен отдельный паз 18 или общий паз 19 для всех жестких внешних выводов (фиг. 4).
Благодаря наличию пазов рамка более плотно прилегает к основаниям, что улучшает герметизацию устройства и повышает его надежность.
На фиг. 5 показан вариант устройства, в котором центральная часть 15 гибкой печатной схемы 11 находится вне пространства, ограниченного первой (1) и второй (2) жесткими печатными схемами и опорной электроизоляционной рамкой 10.
В таком варианте может быть применена опорная электроизоляционная рамка 10 с пазами 20 в местах прохождения через корпус гибкой печатной схемы 11 (фиг. 4), что улучшает герметизацию устройства и повышает его надежность.
Такой вариант конструкции позволяет уменьшить размеры жестких печатных схем и снизить т.о. стоимость устройства, которая в большой степени определяется размерами и соответственно стоимостью жестких печатных схем.
При этом центральная часть 15 гибкой печатной схемы 11 может быть покрыта защитным слоем диэлектрика 21 (фиг. 5), что обеспечивает защиту проводников от повреждения и высокую надежность устройства.
Claims (6)
1. УСТРОЙСТВО НА ИНТЕГРАЛЬНЫХ СХЕМАХ, содержащее обращенные друг к другу своими рабочими поверхностями и электрически соединенные два основания по меньшей мере с двумя интегральными схемами на каждом из них, а также опорную электроизоляционную рамку и слои герметизирующего материала, расположенные между основаниями, и коллинеарные жесткие внешние выводы, отличающееся тем, что оба основания выполнены в виде многослойных жеситких печатных схем, а их электирическое соединение выполнено по меньшей мере одной гибкой печатной схемой, краевые части которой расположены на рабочих поверхностях жестких печатных схем и обращены к ним своими нерабочими поверхностями, колинеарные жесткие внешние выводы смонтированы на жестких печатных схемах и параллельны им, а в качестве интегральных схем использованы полупроводниковые компоненты памяти.
2. Устройство на интегральных схемах, содержащее обращенные друг к другу своими рабочими поверхностями и электрически соединенные два основания по меньшей мере с двумя интегральными схемами на каждом из них, а также опорную электроизолированную рамку и слои герметизирующего материала, расположенные между основаниями, и коллинеарные жесткие внешние выводы, отличающееся тем, что оба основания выполнены в виде многослойных жестких печатных схем, а их электрическое соединение выполнено по меньшей мере одной гибкой печатной схемой, краевые части которой расположены на рабочих поверхностях жестких печатных схем и обращены к ним своими рабочими поверхностями, коллинеарные жесткие внешние выводы смонтированы на жестких печатных схемах и параллельны им, а в качестве интегральных схем использованы полупроводниковые компоненты памяти.
3. Устройство по п. 1 или 2, отличающееся тем, что центральная часть гибкой печатной схемы находится вне пространства, ограниченного первым и вторым основаниями и опорной электроизоляционной рамкой.
4. Устройство по п. 3, отличающееся тем, что центральная часть гибкой печатной схемы покрыта защитным слоем диэлектрика.
5. Устройство по п.1 или 2, или 3, или 4, отличающееся тем, что опорная электроизоляционная рамка выполнена с пазами для жестких внешних выводов.
6. Устройство по п.5, отличающееся тем, что конфигурация пазов соответствует конфигурации жестких внешних выводов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU925036573A RU2032964C1 (ru) | 1992-04-08 | 1992-04-08 | Устройство на интегральных схемах |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU925036573A RU2032964C1 (ru) | 1992-04-08 | 1992-04-08 | Устройство на интегральных схемах |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2032964C1 true RU2032964C1 (ru) | 1995-04-10 |
Family
ID=21601484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU925036573A RU2032964C1 (ru) | 1992-04-08 | 1992-04-08 | Устройство на интегральных схемах |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2032964C1 (ru) |
-
1992
- 1992-04-08 RU SU925036573A patent/RU2032964C1/ru active
Non-Patent Citations (2)
| Title |
|---|
| 1. Заявка Японии N 58-45186, кл. H 01L 23/02. * |
| 2. Заявка Японии N 61-270838, кл. H 01L 21/60. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4264375B2 (ja) | パワー半導体モジュール | |
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| KR101062260B1 (ko) | 집적 회로 조립체 | |
| CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
| US5949135A (en) | Module mounted with semiconductor device | |
| US5528083A (en) | Thin film chip capacitor for electrical noise reduction in integrated circuits | |
| CA1180824A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| JPH04217396A (ja) | 電子回路モジュール | |
| KR970061020A (ko) | 메모리모듈 및 ic카드 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| US5986886A (en) | Three-dimensional flexible electronic module | |
| US5708568A (en) | Electronic module with low impedance ground connection using flexible circuits | |
| JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるｉｃパッケージ | |
| RU2032964C1 (ru) | Устройство на интегральных схемах | |
| US6664629B2 (en) | Semiconductor device | |
| JP2821315B2 (ja) | シングルインラインモジュール | |
| JPH05259373A (ja) | 電力用半導体装置 | |
| JPH09180891A (ja) | 電子回路装置 | |
| EP1110175B1 (en) | Integrated circuit with electrical contact | |
| JPH04196161A (ja) | ハイブリッド回路装置 | |
| KR100725175B1 (ko) | 칩 리드프레임 모듈 | |
| JP2001203428A (ja) | サージ保護回路 | |
| KR0135895Y1 (ko) | 캐피시터 내장 패키지 | |
| KR20000071262A (ko) | 전기장치 |