RU2030104C1

RU2030104C1 - Generator of pseudorandom sequences

Info

Publication number: RU2030104C1
Authority: RU
Inventors: В.И. Петренко; А.Ф. Чипига
Original assignee: Петренко Вячеслав Иванович; Чипига Александр Федорович
Priority date: 1991-04-01
Filing date: 1991-04-01
Publication date: 1995-02-27

Abstract

FIELD: pulse equipment. SUBSTANCE: generator of pseudorandom sequences has control input 1, input 2 of setting of sequence length, input 3 of setting of isomorphous coefficient, clock pulse generator 4, pulse counters 8 and 9, storage 16, register 13, AND gate 5, comparators 6 and 7, modulo adders 10-12, registers 14 and 15 and delay element 17. EFFECT: expanded functional capabilities thanks to widening of class of generated pseudorandom sequences. 1 dwg

Description

Изобретение относится к импульсной технике и может быть использовано в радиотехнике и вычислительной технике. The invention relates to a pulse technique and can be used in radio engineering and computer engineering.

Известен генератор псевдослучайных последовательностей (авт. св. СССР N 1406739, кл. Н 03 К 3/84, 1987), содержащий два счетчика, генератор тактовых импульсов, блок памяти и регистр, причем выход блока памяти соединен с входом регистра, а выход регистра является выходом устройства. Этот генератор, выбранный в качестве прототипа, позволяет генерировать К псевдослучайных последовательностей (ПСП) длиной N и их циклические сдвижки, т.е. генерировать автоморфизмы ПСП. Однако это устройство имеет ограниченные функциональные возможности, так как не позволяет генерировать изоморфные преобразования и циклические сдвижки изоморфных преобразований ПСП. A known pseudo-random sequence generator (ed. St. USSR N 1406739, class N 03 K 3/84, 1987), containing two counters, a clock, a memory unit and a register, the output of the memory unit connected to the input of the register, and the output of the register is the output of the device. This generator, selected as a prototype, allows you to generate K pseudo-random sequences (PSP) of length N and their cyclic shifts, i.e. generate automorphisms of the SRP. However, this device has limited functionality, since it does not allow generating isomorphic transformations and cyclic shifts of isomorphic transformations of the SRP.

Цель изобретения - расширение функциональных возможностей за счет увеличения класса генерируемых псевдослучайных последовательностей. The purpose of the invention is the expansion of functionality by increasing the class of generated pseudo-random sequences.

Для достижения указанной цели в генератор псевдослучайных последовательностей, содержащий два счетчика, генератор тактовых импульсов, блок памяти и первый регистр, выход которого является выходом генератора, а информационный вход соединен с выходом блока памяти, введены элемент И, две схемы сравнения, три сумматора по модулю, второй и третий регистры и элемент задержки, причем вход управления генератором соединен с первым входом элемента И и входом чтения блока памяти, вход задания длины последовательности соединен с первыми входами первой и второй схем сравнения, первого, второго и третьего сумматоров по модулю, а вход задания изоморфного коэффициента соединен с вторыми входами первого и второго сумматоров по модулю, причем выход генератора тактовых импульсов соединен с вторым входом элемента И, выход которого соединен с входом элемента задержки, с входом записи второго регистра и счетным входом первого счетчика, выход которого соединен с вторым входом первой схемы сравнения, выход которой соединен с обнуляющим входом первого счетчика, с входом записи третьего регистра и счетным входом второго счетчика, выход которого соединен с вторым входом второй схемы сравнения, а обнуляющий вход - с ее выходом, при этом информационные входы второго и третьего регистров соединены с выходами первого и второго сумматоров по модулю, а выходы соединены с их третьими входами соответственно и с вторым и третьим входами третьего сумматора по модулю соответственно, выход которого соединен с адресным входом блока памяти, выход элемента задержки соединен с входом записи первого регистра. To achieve this goal, a pseudo-random sequence generator containing two counters, a clock generator, a memory unit and a first register, the output of which is the output of the generator, and the information input is connected to the output of the memory unit, the And element, two comparison circuits, three adders modulo , the second and third registers and the delay element, the generator control input being connected to the first input of the AND element and the reading input of the memory block, the input for setting the length of the sequence connected to the first inputs ne the second and second adders modulo, and the input of the job isomorphic coefficient is connected to the second inputs of the first and second adders modulo, and the output of the clock generator is connected to the second input of the element And, the output of which is connected to the input of the delay element , with the input of the second register record and the counting input of the first counter, the output of which is connected to the second input of the first comparison circuit, the output of which is connected to the zeroing input of the first counter, with the input of the third register record pa and the counting input of the second counter, the output of which is connected to the second input of the second comparison circuit, and the nulling input is connected to its output, while the information inputs of the second and third registers are connected to the outputs of the first and second adders modulo, and the outputs are connected to their third inputs respectively, with the second and third inputs of the third adder modulo, respectively, whose output is connected to the address input of the memory unit, the output of the delay element is connected to the recording input of the first register.

Сущность изобретения заключается в реализации алгоритма децимации по заранее известным коэффициентам децимации (т.е. изоморфным коэффициентам) опорных ПСП (базовых изоморфизмов). Децимируя опорную ПСП по коэффициенту децимации r = n, где n может принимать значения от 1 до N-1 (т.е. выбирая каждый n-й символ опорной ПСП по модулю N), получают изоморфизм опорной ПСП. Свойства получаемых изоморфизмов, количество и порядок выбора коэффициентов децимации известны (Бессарабова А.А. Теоремы о сдвигах при децимациях М-последовательностей. - Радиотехника, 1985, N 11, с.58-61; Горбенко И. Д. Свойства характеристических дискретных сигналов. - Радиотехника и электроника, 1990, N 2, т.35, с.357-363; Замула А.А. Построение системы нелинейных дискретных сигналов характеристического типа методом децимации. - Радиотехника (Харьков), 1988, N 87, с.23-27 и т.п.). The essence of the invention lies in the implementation of the decimation algorithm according to previously known decimation coefficients (i.e., isomorphic coefficients) of the reference SRP (basic isomorphisms). Decimating the reference SRP by the decimation coefficient r = n, where n can take values from 1 to N-1 (i.e., choosing each nth symbol of the reference SRP modulo N), an isomorphism of the reference SRP is obtained. The properties of the obtained isomorphisms, the number and order of choice of the decimation coefficients are known (Bessarabova A.A. Shift theorems for decimations of M-sequences. Radio Engineering, 1985, N 11, pp. 58-61; I. Gorbenko, Properties of characteristic discrete signals. - Radio engineering and electronics, 1990, N 2, t. 35, p. 357-363; Zamula AA Building a system of nonlinear discrete signals of characteristic type by decimation method. - Radio engineering (Kharkov), 1988, N 87, p.23- 27, etc.).

Введение элемента И обеспечивает управление работой генератора. Введение первой и второй схем сравнения обеспечивает изменение коэффициентов пересчета первого и второго счетчиков. Введение первого, второго и третьего сумматора по модулю и второго и третьего регистров позволяет формировать адреса в зависимости от коэффициентов децимации. Введение элемента задержки обеспечивает запись ПСП в первый (выходной) регистр после окончания процесса формирования адресов и считывания информации из блока памяти. The introduction of the And element provides control over the operation of the generator. The introduction of the first and second comparison schemes provides a change in the conversion factors of the first and second counters. The introduction of the first, second and third adders modulo and the second and third registers allows you to generate addresses depending on the decimation coefficients. The introduction of the delay element ensures the recording of the SRP in the first (output) register after the end of the process of generating addresses and reading information from the memory block.

На чертеже представлена функциональная электрическая схема генератора псевдослучайных последовательностей. The drawing shows a functional electrical diagram of a pseudo-random sequence generator.

Генератор псевдослучайных последовательностей содержит вход 1 управления, вход 2 задания длины последовательности, вход 3 задания изоморфного коэффициента, генератор 4 тактовых импульсов, элемент И 5, первую 6 и вторую 7 схемы сравнения, первый 8 и второй 9 счетчики, первый 10, второй 11 и третий 12 сумматоры по модулю, первый 13, второй 14 и третий 15 регистры, блок 16 памяти, элемент 17 задержки и выход 18. The pseudo-random sequence generator contains a control input 1, a sequence length input 2, an isomorphic coefficient input 3, a clock pulse generator 4, an I 5 element, a first 6 and a second 7 comparison circuit, the first 8 and second 9 counters, the first 10, the second 11 and the third 12 modulo adders, the first 13, the second 14 and the third 15 registers, the memory unit 16, the delay element 17 and the output 18.

Генератор псевдослучайных последовательностей работает следующим образом. The pseudo-random sequence generator operates as follows.

В исходном состоянии счетчики 8 и 9 и регистры 13, 14 и 15 обнулены. На вход 2 задания длины последовательности воздействует двоичный код N длины последовательности. На вход 3 воздействует двоичный код коэффициента децимации. Начало работы генератора определяется моментом подачи на его вход 1 управления единичного потенциала, который удерживается в течение всего времени работы генератора. В блоке 16 памяти (при организации N и К) может храниться NxK разрядных слов, что обеспечивает возможность генерации К различных ПСП с их циклической перестройкой, а также их всевозможных изоморфизмов с циклической перестройкой. При этом в блоке 16 памяти хранятся только опорные ПСП (базовые изоморфизмы). Для одного базового изоморфизма в каждом слове (ячейке) отведен один разряд, т.е. его элементы хранятся в смежных ячейках с адресами с нулевого по (N-1)-й. Чтение числа из блока 16 памяти разрешается единичным потенциалом, поступающим на его вход разрешения чтения со входа 1 генератора. In the initial state, the counters 8 and 9 and the registers 13, 14 and 15 are reset. The input 2 for setting the sequence length is affected by the binary code N of the sequence length. Input 3 is affected by a binary decimation coefficient code. The start of operation of the generator is determined by the moment of supplying to its input 1 control unit potential, which is held during the whole time of the generator. In the memory block 16 (when organizing N and K), NxK bit words can be stored, which makes it possible to generate K various SRPs with their cyclic rearrangement, as well as their various isomorphisms with cyclic rearrangement. At the same time, in the memory block 16 only reference PSPs (basic isomorphisms) are stored. For one basic isomorphism in each word (cell) one digit is allocated, i.e. its elements are stored in adjacent cells with addresses from zero to (N-1) th. Reading a number from memory block 16 is allowed by a single potential arriving at its input read permission from input 1 of the generator.

Тактовые импульсы с выхода генератора 1 тактовых импульсов через открытый элемент И 5 поступают на счетный вход счетчика 8, который по срезу этих импульсов осуществляет их последовательное суммирование; на вход элемента 17 задержки и на вход записи регистра 14, осуществляя по фронту запись в него информации с выхода сумматора 10 по модулю. Время задержки элемента 17 должно быть не меньше суммы времен записи в регистр 14, срабатывания сумматора 12 и чтения информации из блока 16 памяти. В результате воздействия первого тактового импульса в счетчик 8 запишется двоичный код единицы, в регистр 14 - код изоморфного коэффициента, на выходе блока 16 памяти окажется информация, записанная в него по адресу, численно равному изоморфному коэффициенту. В регистр 13 под воздействием импульса с выхода элемента 17 задержки запишется информация, воздействующая на его информационный вход. В результате на выходе 18 будут сформированы первые элементы всех К изоморфизмов. Если коэффициент децимации равен 1, то на выходе 18 формируются элементы базовых изоморфизмов. Clock pulses from the output of the generator 1 clock pulses through the open element And 5 are fed to the counting input of the counter 8, which through the slice of these pulses carries out their sequential summation; to the input of the delay element 17 and to the input of the register register 14, recording information from the output of the adder 10 modulo along the front. The delay time of the element 17 should be not less than the sum of the times of writing to the register 14, the operation of the adder 12 and reading information from the memory unit 16. As a result of the influence of the first clock pulse, the binary unit code is written in counter 8, the code of the isomorphic coefficient is recorded in register 14, the output of the memory block 16 will contain information written to it at an address numerically equal to the isomorphic coefficient. In the register 13 under the influence of a pulse from the output of the delay element 17, information is recorded that acts on its information input. As a result, at the output 18, the first elements of all K isomorphisms will be formed. If the decimation coefficient is 1, then at the output 18, elements of basic isomorphisms are formed.

После воздействия второго тактового импульса в счетчике 8 будет записан двоичный код числа два, в регистр 14 запишется код (r_i + r_i) MOD N, где r_i - выбранный изоморфный коэффициент на входе 3 генератора. Код указанного числа окажется на выходе сумматора 12 (так как на третий вход сумматора 12 по модулю воздействует нулевая комбинация с выхода регистра 15). По данному коду осуществляется считывание очередных элементов изоморфизмов опорных ПСП и выдача их на выход 18 генератора через регистр 13. Таким образом, в течение первых N тактов осуществляется выдача на выход 18 генератора изоморфизмов всех К опорных ПСП (или К опорных ПСП в случае равенства изоморфного коэффициента единице).After the action of the second clock pulse, a binary code of two will be written in counter 8, the code (r _i + r _i ) MOD N will be written in register 14, where r _i is the selected isomorphic coefficient at input 3 of the generator. The code of the indicated number will be at the output of adder 12 (since the third input of adder 12 is modulo affected by the zero combination from the output of register 15). This code reads the next elements of the isomorphisms of the reference SRPs and outputs them to the output 18 of the generator through register 13. Thus, during the first N cycles, the output of the 18th generator of the isomorphisms of all K reference SRPs (or K reference SRPs in the case of equal isomorphic coefficient unit).

Далее генератор работает следующим образом. Как только в счетчике 8 окажется записанным код числа N, схема 6 сравнения выдаст импульс, который обнулит счетчик 8, сосчитается счетчиком 9 и запишет в регистр 15 код изоморфного коэффициента, поступающий на его вход с выхода сумматора 11 по модулю. В течение следующих N тактов на выходе 18 будут сформированы циклические сдвижки (на один элемент) изоморфизмов, сформированных в течение предыдущих N тактов. При этом сумматор 12 по модулю будет выдавать на свой выход последовательность адресов, сдвинутую на величину, записанную в регистре 15, и т.д. Итак, в течение первых N тактов генератор формирует изоморфизмы К опорных ПСП или базовые изоморфизмы, если изоморфный коэффициент равен единице, в течение последующих N тактов их циклическую сдвижку на один элемент и т. д. В результате в течение N² тактов на выходе 18 будут сформированы все циклические сдвижки К изоморфизмов, выбранных посредством задания изоморфного коэффициента по входу 3.Next, the generator operates as follows. As soon as the code number N is written in counter 8, the comparison circuit 6 will give out a pulse that will reset counter 8, will be counted by counter 9, and will write into register 15 the code of the isomorphic coefficient received at its input from the output of adder 11 modulo. Over the next N cycles, output 18 will generate cyclic shifts (per element) of isomorphisms generated during the previous N cycles. In this case, the adder 12 modulo will output a sequence of addresses shifted by the value recorded in the register 15, etc. So, during the first N cycles, the generator generates K isomorphisms of the reference SRPs or basic isomorphisms, if the isomorphic coefficient is equal to one, during the next N cycles their cyclic shift by one element, etc. As a result, during N ² cycles at output 18 there will be all cyclic shifts of K isomorphisms are formed, selected by setting an isomorphic coefficient at input 3.

Технико-экономическая эффективность предлагаемого изобретения заключается в расширении функциональных возможностей за счет увеличения класса генерируемых псевдослучайных последовательностей. Так, например, если в качестве опорных ПСП используются характеристические дискретные сигналы, то количество изоморфных коэффициентов равно φ(N)/2-1, где φ( ^.) - функция Эйлера. Во столько же раз увеличивается количество генерируемых ПСП и их циклических сдвижек.Feasibility study of the present invention is to expand the functionality by increasing the class of generated pseudo-random sequences. So, for example, if characteristic discrete signals are used as reference SRPs, then the number of isomorphic coefficients is equal to φ (N) / 2-1, where φ ( ^. ) Is the Euler function. The number of generated PSPs and their cyclic shifts increases by the same amount.

Положительный эффект обеспечивается возможностью генерации всех изоморфизмов опорных ПСП и их циклических сдвижек. The positive effect is ensured by the possibility of generating all isomorphisms of the supporting PSP and their cyclic shifts.

Claims

Pseudo-random sequence generator, comprising two pulse counters, a clock pulse generator, a memory unit and a first register, the output of which is the output of the generator, and the information input is connected to the output of the memory unit, characterized in that, in order to expand the functionality by increasing the class of generated pseudo-random sequences, an element And, two comparison blocks, three adders modulo, second and third registers and a delay element are introduced into it, and the control input is connected to the first input of the AND element and the read input of the memory block, the input for setting the sequence length is connected to the first inputs of the first and second comparison blocks, the first, second and third adders modulo, and the input for setting the isomorphic coefficient is connected to the second inputs of the first and second adders modulo the clock generator is connected to the second input of the AND element, the output of which is connected to the input of the delay element, the recording input of the second register and with the counting input of the first pulse counter, the output of which is connected to the second input of the first comparison unit, the output of which is connected to the zeroing input of the first pulse counter, the recording input of the third register and with the counting input of the second pulse counter, the output of which is connected to the second input of the second comparison block, the output of which is connected to the zeroing input of the second pulse counter, the information inputs of the second and third registers are connected to the outputs of the first and second adders modulo, the outputs of the first and second registers are connected respectively by the third inputs of the first and second th modulo adders and a second and third inputs of the third adder modulo respectively, whose output is connected to the address input of the storage unit, the delay element output coupled to an input of the first register entries.