Claims (1)
Программируемое логическое устройство, содержащее группу n инверторов переменных, n групп передающих транзисторов (n - число входных переменных) по 2i, i=1, n транзисторов в группе, группу 2n инверторов настройки, выходной инвертор, входы n переменных, 2n входов настройки, выход устройства, причем затвор каждого четного транзистора i-й группы из n групп передающих транзисторов подключен к i-му входу входов n переменных, стоки четных и нечетных транзисторов n-ой группы объединены и подключены к истокам соответствующих 2n-1 транзисторов n-1-й группы, стоки которых объединены и подключены к истокам соответствующих 2n-2 транзисторов n-2-й группы, транзисторы в группах n-3, n-4…2 соединены аналогично, стоки двух последних транзисторов 1-й группы объединены и подключены ко входу выходного инвертора, выход которого является выходом устройства, входы n переменных подключены ко входам соответствующих инверторов из группы n инверторов, отличающееся тем, что в него дополнительно введены группа 2n транзисторов переменных, группа 2n транзисторов отключения настройки, инвертор управления группой транзисторов переменных, транзистор управления тестом, вход задания сигнала, диагностические выходы, вход управления тестом, причем истоки 2n транзисторов n-й группы количеством 2n являются диагностическими выходами устройства и подключены к стокам соответствующим из 2n транзисторов группы 2n транзисторов отключения настройки, истоки которых подключены к выходам соответствующих инверторов группы 2n инверторов настройки, входы которых являются группой 2n входов настройки, затворы транзисторов группы 2n транзисторов отключения настройки подключены к затворам нечетных транзисторов группы 2n транзисторов переменных и к выходу инвертора управления группой транзисторов, а затворы четных транзисторов группы 2n транзисторов переменных подключены ко входу управления тестом, входу инвертора управления группой транзисторов переменных, вход задания сигнала подключен к истоку транзистора управления тестом, сток которого подключен ко входу выходного инвертора, а затвор транзистора управления тестом подключен ко входу управления тестом.
A programmable logic device containing a group of n variable inverters, n groups of transmitting transistors (n is the number of input variables) 2 eachi, i = 1, n transistors in a group, group 2n inverters settings, output inverter, inputs of n variables, 2n setting inputs, device output, and the gate of each even transistor of the i-th group of n groups of transmitting transistors is connected to the i-th input of the inputs of n variables, the drains of the even and odd transistors of the n-th group are combined and connected to the sources of the corresponding 2n-1 transistors of the n-1st group, the drains of which are combined and connected to the sources of the corresponding 2n-2 transistors of the n-2nd group, transistors in the groups n-3, n-4 ... 2 are connected in the same way, the drains of the last two transistors of the 1st group are combined and connected to the input of the output inverter, the output of which is the output of the device, the inputs of n variables are connected to the inputs of the corresponding inverters from the group of n inverters, characterized in that the group 2n transistors of variables is additionally introduced into it, group 2n tuning off transistors, a variable transistor group control inverter, a test control transistor, a signal reference input, diagnostic outputs, a test control input, and sources 2n group 2 transistorsn are diagnostic outputs of the device and are connected to drains corresponding of 2n group 2 transistorsn setting off transistors, the sources of which are connected to the outputs of the corresponding inverters of group 2n inverters settings, the inputs of which are group 2n tuning inputs, gates of transistors of group 2n disconnection transistors are connected to the gates of odd transistors of a group of 2n variable transistors and to the output of a transistor group control inverter, and the gates of even transistors of a group of 2n variable transistors are connected to a test control input, a variable transistor group control inverter input, a signal reference input is connected to the source of a test control transistor , the drain of which is connected to the input of the output inverter, and the gate of the test control transistor is connected to the test control input.