Claims (17)
1. Вычислительная система, содержащая трехканальный системный модуль, к которому через системную магистраль подключены n вычислительных модулей, m модулей связи и запоминающее устройство санкционированного доступа, отличающаяся тем, что в ее состав введены установленный между выходами каналов системного модуля в магистраль переключатель каналов, к управляющим входам которого подключены выходы блока контроля и управления, подключенного входами к выходам каналов системного модуля, кроме того к системной магистрали подключен таймер, а к ее управляющим шинам подключены установочными входами перестраиваемый формирователь синхроимпульсов и управляемый источник вторичного электропитания, выходы которых являются соответственно синхронизирующими выходами и выходами постоянного и импульсного питания, подключенными к соответствующим входам модулей системы.1. A computing system comprising a three-channel system module, to which n computing modules, m communication modules and an authorized access memory are connected via the system bus, characterized in that it includes a channel selector installed between the channel outputs of the system module into the bus, to the control the inputs of which the outputs of the monitoring and control unit are connected, connected by the inputs to the outputs of the channels of the system module, in addition, a timer is connected to the system bus, and its control buses are connected by installation inputs to a tunable clock driver and a controlled secondary power source, the outputs of which are respectively synchronizing outputs and outputs of constant and pulse power connected to the corresponding inputs of the system modules.
2. Система по п.1, отличающаяся тем, что переключатель каналов содержит три полевых транзистора, истоки которых являются входами, стоки - выходами, а управляющие входы подключены к затворам транзисторов.2. The system according to claim 1, characterized in that the channel selector contains three field-effect transistors, the sources of which are inputs, the drains are outputs, and the control inputs are connected to the gates of the transistors.
3. Система по п.1, отличающаяся тем, что блок контроля и управления содержит первый, второй и третий буферные регистры, входы которых являются входами блока, причем выход первого регистра подключен к первым входам первой и второй схем совпадения, выход второго регистра подключен к ко второму входу первой и первым входам второй и третьей схем совпадения, а выход третьего регистра подключен ко вторым входам третьей и первой схем совпадения, при этом выход каждой из схем совпадения подключен к входу своего, соответственно первого, второго и третьего триггеров неисправностей, выход каждого из которых подключен к входам контрольной группы логических схем, выходы которой являются выходами блока.3. The system according to claim 1, characterized in that the control and control unit comprises first, second and third buffer registers, the inputs of which are inputs of the unit, the output of the first register being connected to the first inputs of the first and second matching circuits, the output of the second register being connected to to the second input of the first and first inputs of the second and third coincidence circuits, and the output of the third register is connected to the second inputs of the third and first coincidence circuits, while the output of each of the coincidence circuits is connected to its input, respectively, of the first, second and three rd triggers fault, the output of each of which is connected to the control inputs of the group of logic circuits, wherein the outputs are the outputs.
4. Система по п.1, отличающаяся тем, что вычислительный модуль содержит блок процессора с подключенными к нему через первую и вторую магистраль соответственно блоком запоминающих устройств и блоком связи по магистрали, два входа-выхода которого являются входами выходами модуля, а выход этого блока подключен к управляющему входу блока синхронизации, выходы которого подключены к синхровходам блока процессора.4. The system according to claim 1, characterized in that the computing module comprises a processor unit with memory units and a communication unit connected to it via the first and second highway, the two input-output ports of which are the outputs of the module, and the output of this unit connected to the control input of the synchronization unit, the outputs of which are connected to the sync inputs of the processor unit.
5. Система по п.1, отличающаяся тем, что модуль связи содержит процессор с подключенными к нему через магистраль запоминающим устройством и устройством связи по магистрали, два входа-выхода которого являются входами-выходами модуля, а выход этого устройства подключен к управляющему входу устройства синхронизации, синхровыходы которого подключены к синхровходам процессора, вход-выход которого через кодирующе-декодирующее устройство подключен к приемопередатчику мультиплексной линии связи, вход-выход которого является входом-выходом модуля и системы.5. The system according to claim 1, characterized in that the communication module comprises a processor with a memory device and a communication device connected to it via the highway, the two inputs and outputs of which are the inputs and outputs of the module, and the output of this device is connected to the control input of the device synchronization, the sync outputs of which are connected to the synchro inputs of the processor, the input-output of which is connected to the transceiver of the multiplex communication line through the coding-decoding device, the input-output of which is the input-output of dulea and systems.
6. Система по п.1, отличающаяся тем, что таймер содержит первый, второй и контрольный счетчики, выходы которых подключены к входам схемы контроля, подключенной через контрольную связь к схеме связи по магистрали, к которой через первую и вторую формировательные связи подключены соответственно первый и второй счетчики-формирователи, а два входа-выхода этой схемы являются входами-выходами таймера.6. The system according to claim 1, characterized in that the timer comprises first, second and control counters, the outputs of which are connected to the inputs of the control circuit connected via control communication to the communication circuit along the highway, to which, through the first and second forming connections, respectively, the first and the second counters are shapers, and the two inputs and outputs of this circuit are timer inputs / outputs.
7. Система по п.1, отличающаяся тем, что источник вторичного электропитания содержит модуль постоянного питания и модуль импульсного питания, силовой, установочный и три управляющих входа которых являются одноименными входами источника, а выходы постоянного и импульсного питания модулей - одноименными выходами источника.7. The system according to claim 1, characterized in that the secondary power source contains a constant power module and a pulse power module, power, installation and three control inputs of which are the same source inputs, and the outputs of constant and pulse power modules are the same source outputs.
8. Система по п.1, отличающаяся тем, что перестраиваемый формирователь синхроимпульсов содержит первый, второй и третий перестраиваемые генераторы импульсов, выход каждого из которых подключен к входу своего, соответственно первого, второго и третьего блоков фазирования, фазирующий выход каждого из которых подключен к фазирующим входам двух других блоков и фазирующим входам блока мажоритации, к синхронизирующим выходам которого подключены синхронизирующие выходы блоков фазирования, а выходы блока мажоритации являются выходами формирователя.8. The system according to claim 1, characterized in that the tunable driver of the clock contains the first, second and third tunable pulse generators, the output of each of which is connected to the input of its own, respectively, of the first, second and third phasing units, the phasing output of each of which is connected to the phasing inputs of two other blocks and the phasing inputs of the majority block, to the synchronizing outputs of which the synchronizing outputs of the phasing blocks are connected, and the outputs of the majority block are the outputs of Vatel.
9. Система по п.7, отличающаяся тем, что модуль постоянного питания содержит три конвертора, частотные выходы которых являются одноименными выходами блока, а выходы подключены к входам блока управления и контроля и через блок отключения подключены к входам блока выравнивания, выход которого является контрольным выходом и выходом модуля, подключенным к контрольному входу блока управления и контроля, выходы которого подключены к управляющим входам блока отключения.9. The system according to claim 7, characterized in that the constant-current supply module contains three converters, the frequency outputs of which are the unit outputs of the same name, and the outputs are connected to the inputs of the control and monitoring unit and through the shutdown unit are connected to the inputs of the equalization unit, the output of which is the control the output and output of the module connected to the control input of the control and monitoring unit, the outputs of which are connected to the control inputs of the shutdown unit.
10. Система по п.7, отличающаяся тем, что модуль импульсного питания содержит три идентичных ветви, объединенные с каждой из сторон, в каждой из которых последовательно включены два полевых транзистора, причем одна из объединенных сторон является силовым входом, вторая - выходом, а три управляющих сигнала разведены таким образом, что каждый из них подключен к затворам двух транзисторов, установленных в разных ветвях, образуя выборку «2 из 3».10. The system according to claim 7, characterized in that the switching power supply module contains three identical branches, combined on each side, in each of which two field-effect transistors are connected in series, one of the combined sides being a power input, the second an output, and three control signals are separated in such a way that each of them is connected to the gates of two transistors installed in different branches, forming a sample of “2 out of 3”.
11. Система по п.9, отличающаяся тем, что конвертор содержит последовательно включенные фильтр, защитный диод, трансформатор с включенным в первичную обмотку транзистором-прерывателем и выходной фильтр, выход которого является выходом конвертора и подключен к преобразователю напряжения в частоту, подключенного выходом к элементу развязки, выход которого является частотным выходом конвертора и подключен к входу частотно-импульсного модулятора, установочный вход которого является одноименным входом конвертора, а выход подключен к базе транзистора-прерывателя.11. The system according to claim 9, characterized in that the converter comprises a series-connected filter, a protective diode, a transformer with a transistor-chopper included in the primary winding and an output filter, the output of which is the output of the converter and connected to a voltage to frequency converter connected to the output by decoupling element, the output of which is the frequency output of the converter and connected to the input of the pulse-frequency modulator, the installation input of which is the input of the converter of the same name, and the output is connected to the base anzistora-breaker.
12. Система по п.8, отличающаяся тем, что блок фазирования содержит элемент И, первый вход которого является входом блока, выход подключен к входу сдвигового регистра и входу динамического счетчика, подключенного выходами через дешифратор к запускающему входу триггера останова, выход которого является фазирующим выходом блока и подключен к первому входу элемента И и к первому входу мажоритарного элемента, выход которого подключен к входу триггера пуска, подключенного выходом к сбрасывающему входу триггера останова, а ко второму и третьему входам мажоритарного элемента подключены выходы триггеров привязки, входы которых являются фазирующими входами блока, при этом выходы четных и нечетных разрядов сдвигового регистра подключены соответственно к запускающим и сбрасывающим входам f формирователей синхроимпульсов, выходы которых являются синхронизирующими выходами блока.12. The system of claim 8, characterized in that the phasing unit contains an element And, the first input of which is the input of the unit, the output is connected to the input of the shift register and the input of the dynamic counter connected by the outputs through the decoder to the triggering input of the stop trigger, the output of which is phasing the output of the block and is connected to the first input of the AND element and to the first input of the majority element, the output of which is connected to the input of the start trigger, connected by the output to the reset input of the stop trigger, and to the second and third the inputs of the majority element are connected to the outputs of the binding triggers, the inputs of which are the phasing inputs of the block, while the outputs of the even and odd bits of the shift register are connected respectively to the triggering and resetting inputs f of the shaper pulses, the outputs of which are the synchronizing outputs of the block.
13. Система по п.8, отличающаяся тем, что перестраиваемый генератор импульсов содержит группу последовательно включенных инверторов, выходы которых подключены к входам первого мультиплексора, выход которого является фазирующим выходом блока и подключен к входу первого инвертора группы и входу первого счетчика частоты, подключенного выходом к первым входам первой схемы сравнения, ко вторым входам которой подключены выходы первого регистра кода частоты, а инкрементный и декрементный выходы этой схемы подключены к одноименным входам первого счетчика кода частоты, подключенного выходами к управляющим входам первого мультиплексора, причем входы второго регистра кода частоты и второго счетчика кода частоты являются установочным входом генератора.13. The system of claim 8, characterized in that the tunable pulse generator contains a group of series-connected inverters, the outputs of which are connected to the inputs of the first multiplexer, the output of which is a phasing output of the unit and connected to the input of the first inverter of the group and the input of the first frequency counter connected by the output to the first inputs of the first comparison circuit, to the second inputs of which the outputs of the first register of the frequency code are connected, and the incremental and decrement outputs of this circuit are connected to the inputs of the same name th counter frequency code outputs connected to control inputs of the first multiplexer, the inputs of the second register and a second code frequency counter frequency code generator installation are input.
14. Система по п.11, отличающаяся тем, что частотно-импульсный модулятор содержит n последовательно включенных инверторов, подключенных выходами к входам второго мультиплексора, выход которого подключен к входу первого инвертора и является выходом модулятора, вход которого является входом второго счетчика частоты, подключенного выходами к первым входам второй схемы сравнения, ко вторым входам которой подключены выходы второго регистра кода частоты, а инкрементный и декрементный выходы этой схемы подключены к одноименным входам второго счетчика кода частоты, подключенного выходами к управляющим входам второго мультиплексора, причем входы второго регистра кода частоты и второго счетчика кода частоты являются установочным входом модулятора.14. The system according to claim 11, characterized in that the pulse-frequency modulator contains n series-connected inverters connected by outputs to the inputs of the second multiplexer, the output of which is connected to the input of the first inverter and is the output of the modulator, the input of which is the input of the second frequency counter connected outputs to the first inputs of the second comparison circuit, to the second inputs of which the outputs of the second frequency code register are connected, and the incremental and decrement outputs of this circuit are connected to the inputs of the second with the same name a frequency code counter connected by outputs to the control inputs of the second multiplexer, the inputs of the second frequency code register and the second frequency code counter being the installation input of the modulator.
15. Система по п.11, отличающаяся тем, что блок управления и контроля содержит первый, второй, третий и четвертый частотные счетчики, у которых входы первых трех являются частотными входами блока, а вход четвертого счетчика подключен к выходу контрольного преобразователя напряжения в частоту, вход которого является контрольным входом блока, причем выход первого частотного счетчика подключен к первым входам первого и второго сумматоров, выход второго частотного счетчика подключен к первым входам второго и третьего сумматора, второй вход которого объединен со вторым входом первого сумматора и подключен к выходу третьего частотного счетчика, а выход четвертого счетчика подключен к первому входу четвертого сумматора, ко второму входу которого подключен выход регистра контрольного кода, вход которого является установочным входом блока и объединен с входом регистра допуска, подключенного выходом к первым входам первой, второй, третьей и четвертой контрольных схем сравнения, ко вторым входам которых подключены выходы соответственно первого, второго, третьего и четвертого сумматоров, а выходы всех четырех контрольных схем сравнения подключены к входам, соответствующих им, соответственно первого, второго, третьего и четвертого триггеров неисправности, выходы которых подключены к входам управляющей группы логических элементов, выходы которой являются выходами блока.15. The system according to claim 11, characterized in that the control and monitoring unit comprises first, second, third and fourth frequency counters, in which the inputs of the first three are frequency inputs of the unit, and the input of the fourth counter is connected to the output of the control voltage-to-frequency converter, the input of which is the control input of the block, the output of the first frequency counter connected to the first inputs of the first and second adders, the output of the second frequency counter connected to the first inputs of the second and third adder, the second input to It is combined with the second input of the first adder and connected to the output of the third frequency counter, and the output of the fourth counter is connected to the first input of the fourth adder, to the second input of which is connected the output of the control code register, the input of which is the installation input of the unit and combined with the input of the tolerance register connected an output to the first inputs of the first, second, third and fourth control circuits of comparison, to the second inputs of which the outputs of the first, second, third and fourth sums are connected mators, and the outputs of all four control comparison circuits are connected to the inputs corresponding to them, respectively, of the first, second, third and fourth fault triggers, the outputs of which are connected to the inputs of the control group of logic elements, the outputs of which are the outputs of the block.
16 Система по п.4, отличающаяся тем, что блок синхронизации содержит управляемый генератор импульсов, подключенный к входу сдвигающего регистра, к запускающему входу которого подключен выход последнего разряда регистра, при этом управляющий вход генератора является входом блока, а выходы сдвигающего регистра - выходами блока.16 The system according to claim 4, characterized in that the synchronization unit contains a controlled pulse generator connected to the input of the shift register, to the triggering input of which the output of the last bit of the register is connected, while the control input of the generator is the input of the block, and the outputs of the shift register are the outputs of the block .
17 Система по п.11, отличающаяся тем, что динамический триггер выполнен как транзисторный усилитель, к базе транзистора которого кроме резисторного делителя подключена LC цепь, индуктивность которой имеет рабочую обмотку и намотанную поверх нее встречно компенсационную, концы которой закорочены.
17 The system according to claim 11, characterized in that the dynamic trigger is designed as a transistor amplifier, in addition to the resistor divider, an LC circuit is connected to the base of the transistor, the inductance of which has a working winding and a counter-compensation coil wound over it, the ends of which are shorted.