Claims (8)
1. Вычислительная система, содержащая К модулей процессоров, L модулей запоминающих устройств и М модулей обмена, отличающаяся тем, что в ее состав введены первая и вторая группа коммутаторов, формирователь синхроимпульсов и блок контроля и управления, входы которого подключены к контрольным сигнальным и информационным выходам модулей, а выходы подключены к управляющим входам формирователя синхроимпульсов и управляющим входам первой и второй группы коммутаторов, причем первые выходы и входы процессоров каждого канала подключены к входам и выходам первой группы входов и выходов первого коммутатора, входы и выходы второй группы выходов которого подключены к входам и входам запоминающих устройств соответствующего канала, а вторые выходы и входы процессора подключены к входам и выходам первой группы входов и выходов второго коммутатора, у которого выходы и входы второй группы выходов и входов подключены к входам и выходам устройств обмена своего канала, при этом последовательный и синхронизирующий выходы и последовательный вход устройств обмена являются одноименными выходами и входами системы, кроме того контрольные сигнальные и информационные выходы модулей подключены к одноименным входам блока контроля и управления, управляющие выходы которого подключены к одноименным входам коммутаторов, а дополнительный выход и синхронизирующий вход подключены к одноименным входу и выходу формирователя синхроимпульсов, остальные синхронизирующие выходы которого подключены к одноименным входам модулей.1. A computing system containing K processor modules, L memory modules and M exchange modules, characterized in that it includes the first and second group of switches, a clock generator and a control and control unit, the inputs of which are connected to the control signal and information outputs modules, and the outputs are connected to the control inputs of the shaper of the clock pulses and the control inputs of the first and second groups of switches, and the first outputs and inputs of the processors of each channel are connected to the input m and the outputs of the first group of inputs and outputs of the first switch, the inputs and outputs of the second group of outputs of which are connected to the inputs and inputs of the storage devices of the corresponding channel, and the second outputs and inputs of the processor are connected to the inputs and outputs of the first group of inputs and outputs of the second switch, and the inputs of the second group of outputs and inputs are connected to the inputs and outputs of the exchange devices of their channel, while the serial and synchronizing outputs and the serial input of the exchange devices are of the same name system moves and inputs, in addition, the control signal and information outputs of the modules are connected to the inputs of the monitoring and control unit of the same name, the control outputs of which are connected to the inputs of the switches of the same name, and the additional output and the synchronization input are connected to the inputs and outputs of the sync driver, of which the other synchronizing outputs connected to the module inputs of the same name.
2. Система по п.1, отличающаяся тем, что блок управления и контроля содержит регистр состояния, входы которого являются входами блока, а выходы подключены к группе схем И, ИЛИ, НЕ, выходы которых подключены к входам регистров управления структурой и частотой, выходы которых являются выходами блока.2. The system according to claim 1, characterized in that the control and monitoring unit contains a status register, the inputs of which are inputs of the unit, and the outputs are connected to a group of AND, OR, NOT circuits, the outputs of which are connected to the inputs of the structure and frequency control registers, outputs which are the outputs of the block.
3. Система по п.1, отличающаяся тем, что каждый коммутатор содержит несколько (К) двухвходовых мультиплексоров, первые входы которых являются входами коммутатора, а выходы являются выходами коммутатора и выходы последующих по номеру мультиплексоров подключены к вторым входам предыдущих, а вход первого и выход последнего является входом и выходом наращивания.3. The system according to claim 1, characterized in that each switch contains several (K) two-input multiplexers, the first inputs of which are the inputs of the switch, and the outputs are the outputs of the switch and the outputs of the following multiplexers by number are connected to the second inputs of the previous ones, and the input of the first and the output of the latter is the input and output of the building.
4. Система по п.1, отличающаяся тем, что устройство обмена содержит регистры адреса, данных и адреса абонента, первые входы и выходы которых являются входами устройства, при этом выход регистра адреса подсистемы подключен к входу делителя частоты, выход которого является синхронизирующим выходом устройства и подключен к одноименным входам регистров данных и адреса абонента, соединенных последовательно в сдвиговый регистр, у которого выход регистра адреса абонента является последовательным выходом устройства, а последовательный вход регистра данных является одноименным входом устройства.4. The system according to claim 1, characterized in that the exchange device contains the address, data and subscriber address registers, the first inputs and outputs of which are device inputs, while the output of the subsystem address register is connected to the input of the frequency divider, the output of which is the synchronizing output of the device and connected to the same inputs of the data registers and the address of the subscriber connected in series in the shift register, in which the output of the register of the subscriber address is the serial output of the device, and the serial input reg Data Istra is the device input of the same name.
5. Система по п.1, отличающаяся тем, что формирователь синхроимпульсов содержит три блока формирования и три задающих генератора, управляющие входы которых являются входом формирователя, а выходы каждого из них подключены к входу своего блока формирования, у каждого из которых фазирующий выход подключен к фазирующим входам двух других блоков, выходы которых являются выходами формирователя.5. The system according to claim 1, characterized in that the generator of clock pulses contains three forming units and three master generators, the control inputs of which are the input of the former, and the outputs of each of them are connected to the input of their forming unit, each of which has a phasing output connected to phasing inputs of two other blocks, the outputs of which are the outputs of the shaper.
6. Система по п.5, отличающаяся тем, что блок формирования содержит элемент И, первый вход которого является входом блока, подключенным к задающему генератору, а выход элемента подключен к сдвиговому регистру, выходы которого подключены к входам дешифратора, выход которого подключен к запускающему входу триггера останова, выход которого подключен к второму входу элемента И и первому входу мажоритарного элемента, выход которого подключен к входу триггера пуска, выход которого подключен к сбрасывающему входу триггера останова, а синхронизирующий вход триггера пуска объединен с первым входом элемента И и синхронизирующими входами первого и второго триггеров привязки, входы которых являются фазирующими входами блока, а выходы подключены к второму и третьему входам мажоритарного элемента, при этом выходы нечетных и четных разрядов сдвигового регистра подключены соответственно к запускающим и сбрасывающим входам триггеров-формирователей, выходы которых являются выходами блока.6. The system according to claim 5, characterized in that the forming unit contains an AND element, the first input of which is the input of the unit connected to the master oscillator, and the output of the element is connected to the shift register, the outputs of which are connected to the inputs of the decoder, the output of which is connected to the triggering the input of the stop trigger, the output of which is connected to the second input of the AND element and the first input of the majority element, the output of which is connected to the input of the start trigger, the output of which is connected to the reset input of the stop trigger, and synchronize the starting trigger input is combined with the first input of the AND element and the synchronizing inputs of the first and second binding triggers, the inputs of which are the phasing inputs of the block, and the outputs are connected to the second and third inputs of the majority element, while the outputs of the odd and even bits of the shift register are connected respectively to the triggering and resetting inputs of triggers-formers, the outputs of which are the outputs of the block.
7. Система по п.5, отличающаяся тем, что задающий генератор содержит несколько (n) последовательно включенных инверторов, подключенных выходами к мультиплексору, вход которого является управляющим входом генератора, а выход подключен к входу первого инвертора и усилителя, выход которого является выходом генератора.7. The system according to claim 5, characterized in that the master oscillator contains several (n) series-connected inverters connected by outputs to the multiplexer, the input of which is the control input of the generator, and the output is connected to the input of the first inverter and amplifier, the output of which is the output of the generator .
8. Система по п.4, отличающаяся тем, что делитель частоты содержит счетчик, вход которого объединен с синхронизирующим входом формирователя и является входом делителя, а выход подключен к входу дешифратора, управляющие входы которого являются входами делителя, а выход подключен к входу формирователя, выход которого является выходом делителя.
8. The system according to claim 4, characterized in that the frequency divider contains a counter, the input of which is combined with the synchronizing input of the shaper and is the input of the divider, and the output is connected to the input of the decoder, the control inputs of which are the inputs of the divider, and the output is connected to the input of the shaper, the output of which is the output of the divider.