RU2007141074A - SPECIALIZED DEVICE FOR LOGIC CALCULATIONS - Google Patents
SPECIALIZED DEVICE FOR LOGIC CALCULATIONS Download PDFInfo
- Publication number
- RU2007141074A RU2007141074A RU2007141074/09A RU2007141074A RU2007141074A RU 2007141074 A RU2007141074 A RU 2007141074A RU 2007141074/09 A RU2007141074/09 A RU 2007141074/09A RU 2007141074 A RU2007141074 A RU 2007141074A RU 2007141074 A RU2007141074 A RU 2007141074A
- Authority
- RU
- Russia
- Prior art keywords
- outputs
- inputs
- memory blocks
- multiplexers
- multiplexer
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Complex Calculations (AREA)
Abstract
Специализированное устройство для логических вычислений, содержащее коммутатор, входы которого являются входами устройства, подачи n булевых переменных, блок конъюнкций, выходы которого подключены к первому блоку памяти, многоместный сумматор, выходы которого являются выходами устройства, выдачи значений булевых функций, отличающееся тем, что, с целью уменьшения длительности вычислений, введены (2k-1) блоков памяти, где k - количество булевых переменных разложения, 2n-k мультиплексоров, при этом (k+1)…n выходы коммутатора подключены ко входам блока конъюнкций, выходы которого подключены ко входам второго, третьего и так далее, 2k-го блоков памяти соответственно, первые выходы блоков памяти подключены к информационным входам первого мультиплексора, вторые выходы блоков памяти подключены к информационным входам второго мультиплексора и так далее, (n-k)-е выходы блоков памяти подключены к информационным входам 2n-k-го мультиплексора соответственно, выходы мультиплексоров подключены ко входам многоместного сумматора, а первый, второй и так далее, k-й адресные входы мультиплексоров соединены соответственно с первым, вторым и так далее, k-м выходами коммутатора.A specialized device for logical computing, comprising a switch, the inputs of which are inputs of the device, supply n Boolean variables, a conjunction block, the outputs of which are connected to the first memory block, a multi-combiner whose outputs are the outputs of the device, outputting values of Boolean functions, characterized in that, in order to reduce the computation time, (2k-1) memory blocks were introduced, where k is the number of Boolean expansion variables, 2n-k multiplexers, while (k + 1) ... n the outputs of the switch are connected to the inputs conjunction block, the outputs of which are connected to the inputs of the second, third, and so on, of the 2nd memory block, respectively, the first outputs of the memory blocks are connected to the information inputs of the first multiplexer, the second outputs of the memory blocks are connected to the information inputs of the second multiplexer, and so on, (nk) the exits of the memory blocks are connected to the information inputs of the 2n-kth multiplexer, respectively, the outputs of the multiplexers are connected to the inputs of the multi-place adder, and the first, second, and so on, the k-th address inputs of the multiplexers with unified respectively with the first, second and so on, k-m outputs of the switch.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007141074/09A RU2373564C2 (en) | 2007-11-06 | 2007-11-06 | Modular calculator of boolean function systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007141074/09A RU2373564C2 (en) | 2007-11-06 | 2007-11-06 | Modular calculator of boolean function systems |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2007141074A true RU2007141074A (en) | 2009-05-20 |
RU2373564C2 RU2373564C2 (en) | 2009-11-20 |
Family
ID=41021183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2007141074/09A RU2373564C2 (en) | 2007-11-06 | 2007-11-06 | Modular calculator of boolean function systems |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2373564C2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2461868C1 (en) * | 2011-10-03 | 2012-09-20 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации | Arithmetic computer of systems of boolean functions |
RU2579991C1 (en) * | 2015-04-27 | 2016-04-10 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Self-checking special-purpose computer of boolean function systems |
RU2586575C1 (en) * | 2015-06-03 | 2016-06-10 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации | Modular polynomial computer of boolean function systems |
RU2586574C1 (en) * | 2015-06-26 | 2016-06-10 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации | Polynomial modular computer systems of boolean functions with error detection |
RU2626343C1 (en) * | 2016-04-13 | 2017-07-26 | Олег Александрович Козелков | Adjustable logic module |
RU2680035C1 (en) * | 2018-04-25 | 2019-02-14 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Failure-resistant specialized calculator of the systems of boolean functions |
-
2007
- 2007-11-06 RU RU2007141074/09A patent/RU2373564C2/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2373564C2 (en) | 2009-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2007141074A (en) | SPECIALIZED DEVICE FOR LOGIC CALCULATIONS | |
CA3065976A1 (en) | A homomorphic processing unit (hpu) for accelerating secure computations under homomorphic encryption | |
Zhong et al. | A power-scalable reconfigurable FFT/IFFT IC based on a multi-processor ring | |
JPS58169663A (en) | Array processor device | |
Falsafi et al. | FPGAs versus GPUs in data centers | |
RU98110876A (en) | NEUROPROCESSOR, DEVICE FOR CALCULATING SATURATION FUNCTIONS, COMPUTING DEVICE AND SUMMER | |
US10185699B2 (en) | Reconfigurable data interface unit for compute systems | |
Dave et al. | Hardware acceleration of matrix multiplication on a xilinx fpga | |
CN103984677A (en) | Embedded reconfigurable system based on large-scale coarseness and processing method thereof | |
Li et al. | An area-efficient FPGA overlay using DSP block based time-multiplexed functional units | |
Ebrahim et al. | Multiple-clone configuration of relocatable partial bitstreams in Xilinx Virtex FPGAs | |
RU2010133016A (en) | DEBUGGING COMPLEX | |
RU2009121955A (en) | SELF-TESTED MODULAR COMPUTER OF LOGIC FUNCTION SYSTEMS | |
CN101149713A (en) | Memory access apparatus | |
TWI506637B (en) | Method and apparatus for a partial-address select-signal generator with address shift | |
Luzhou et al. | Local-and-global stall mechanism for systolic computational-memory array on extensible multi-FPGA system | |
Wei et al. | A unified cryptographic processor for RSA and ECC in RNS | |
RU2005116578A (en) | PROCESSOR WITH POSSIBLE PERFORMANCE FOR FAST FOURIER TRANSFORM | |
El-Khashab et al. | The modular pipeline fast Fourier transform algorithm and architecture | |
RU2539868C1 (en) | Real-time fast fourier transform coprocessor core | |
Tamilselvi et al. | Resourceful fast DHT algorithm for VLSI implementation by split radix algorithm | |
RU2007127729A (en) | PARALLEL SIGNAL PROCESSING DEVICE | |
Gong et al. | Processing LSTM in memory using hybrid network expansion model | |
JP2013254436A (en) | Dynamic reconfiguration circuit, semiconductor integrated circuit and dynamic reconfiguration circuit controlling method | |
Limberg et al. | On Design of High Performance Vector Math Coprocesors for Mobile Appications: SAMIRA Case Study |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20091107 |