RU2586574C1 - Polynomial modular computer systems of boolean functions with error detection - Google Patents

Polynomial modular computer systems of boolean functions with error detection Download PDF

Info

Publication number
RU2586574C1
RU2586574C1 RU2015125333/08A RU2015125333A RU2586574C1 RU 2586574 C1 RU2586574 C1 RU 2586574C1 RU 2015125333/08 A RU2015125333/08 A RU 2015125333/08A RU 2015125333 A RU2015125333 A RU 2015125333A RU 2586574 C1 RU2586574 C1 RU 2586574C1
Authority
RU
Russia
Prior art keywords
input
polynomial
inputs
outputs
values
Prior art date
Application number
RU2015125333/08A
Other languages
Russian (ru)
Inventor
Артем Константинович Вишневский
Николай Александрович Михеев
Сергей Георгиевич Жданов
Original Assignee
Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации filed Critical Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации
Priority to RU2015125333/08A priority Critical patent/RU2586574C1/en
Application granted granted Critical
Publication of RU2586574C1 publication Critical patent/RU2586574C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/721—Modular inversion, reciprocal or quotient calculation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/722—Modular multiplication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/727—Modulo N arithmetic, with N being either (2**n)-1,2**n or (2**n)+1, e.g. mod 3, mod 4 or mod 5

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)

Abstract

FIELD: computer engineering.
SUBSTANCE: invention can be used as a special-purpose calculator - a versatile class of logical calculations. Technical result is achieved by device which contains 2n values storage memory units of residue additive variable X by module P, 2n values of coefficients memory units of information polynomial, 2k memory units of values coefficients of control polynomial, 2k-1 memory units of residue polynomial coefficient values storage, multichannel multiplexer, 2n multipliers by module Ρ of information polynomial, 2k multipliers by module Ρ of check polynomial, 2k-1 multipliers by module Ρ of residue polynomial, 3 multi-input adders by module P, device for residue calculating by module P, memory register, device for supply of values of coefficients of residue polynomial control input, delivery device control input for control values of coefficients, control input of device for supply of values of coefficients of information, control input of device for supply of values of residue additive variable X by module P.
EFFECT: higher reliability of device operating.
1 cl, 1 dwg

Description

Предлагаемое устройство относится к вычислительной технике и может быть использовано как специализированный вычислитель - универсальный в классе логических вычислений.The proposed device relates to computer technology and can be used as a specialized computer - universal in the class of logical computing.

Известен самопроверяемый модулярный вычислитель систем логических функций [1], содержащий блок конъюнкций, входы которого являются входами устройства для подачи n булевых переменных, выходы которого подключены к первому блоку памяти, предназначенному для хранения коэффициентов первого полинома избыточной модулярной числовой нормальной формы, первый сумматор, второй блок памяти, входы которого соединены с выходами блока конъюнкций, при этом второй блок памяти предназначен для хранения коэффициентов второго полинома избыточной модулярной числовой нормальной формы, выходы первого блока памяти подключены к входам первого сумматора, выходы которого подключены к (s+1)-му, (s+2)-му, …, (d+s)-му входам (d - количество реализуемых булевых функций, составляющих информационные разряды разделимого AN-кода, s - количество избыточных булевых функций, соответствующих избыточным разрядам разделимого AN-кода) блока вычисления остатка по модулю и информационным входам регистра памяти, выходы которого являются выходами устройства выдачи значений d булевых функций, выходы второго блока памяти подключены к входам второго сумматора, выходы которого подключены к 1-му, 2-му, …, s-му входам блока вычисления остатка по модулю, выходы которого подключены к входам логического элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с входом подачи синхроимпульсов устройства, а выход подключен к синхровходу регистра памяти.Known self-checking modular calculator of logical function systems [1], containing a conjunction block, the inputs of which are inputs of a device for supplying n Boolean variables, the outputs of which are connected to the first memory block, designed to store the coefficients of the first polynomial of excess modular numeric normal form, the first adder, the second a memory block, the inputs of which are connected to the outputs of the conjunction block, while the second memory block is designed to store the coefficients of the second polynomial of the redundant module numerical normal form, the outputs of the first memory block are connected to the inputs of the first adder, the outputs of which are connected to the (s + 1) th, (s + 2) th, ..., (d + s) th inputs (d is the number of Boolean functions constituting information bits of a separable AN code, s is the number of redundant Boolean functions corresponding to redundant bits of a separable AN code) of the remainder modulo module and information inputs of the memory register, the outputs of which are outputs of the device for outputting d values of Boolean functions, the outputs of the second memory block n connected to the inputs of the second adder, the outputs of which are connected to the 1st, 2nd, ..., s-th inputs of the remainder block modulo, the outputs of which are connected to the inputs of the logic element OR NOT, the output of which is connected to the first input of the AND element, the second input of which is connected to the input of the synchronization pulses of the device, and the output is connected to the clock input of the memory register.

Наиболее близкое по сущности технического решения заявленному устройству является самопроверяемый специализированный вычислитель систем булевых функций [2], содержащий блоки памяти, предназначенные для хранения коэффициентов полиномов избыточной числовой нормальной формы, входы которых являются входами устройства, к которым подключена шина подачи n булевых переменных, выходы которых соединены со входами многоместных сумматоров, выходы которых соединены с информационными входами многоканальных мультиплексоров, выходы первого мультиплексора подключены к (s+1)-му, (s+2)-му, …, (d+s)-му входам (d - количество реализуемых булевых функций, составляющие информационные разряды разделенного AN-кода, s - количество избыточных булевых функций, соответствующих избыточным разрядам разделенного AN-кода) блока вычисления остатка по модулю и информационным входам регистра памяти, выходы которого являются выходами устройства выдачи значений d булевых функций, выходы второго мультиплексора подключены к 1-му, 2-му, …, s-му входам блока вычисления остатка по модулю, выходы которого подключены к входам элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого подключен к входу подачи синхроимпульсов устройства, а выход подключен к синхровходу регистра памяти, шина подачи коэффициентов полиномов избыточной числовой нормальной формы, подключенная к входам блоков памяти, многоканальные мультиплексоры выделения информационных разрядов реализуемых и избыточных булевых функций, блок памяти хранения адресов информационных разрядов, к входу которого подключена шина адреса, выходы которого подключены к адресным входам мультиплексоров.The claimed device closest in essence to the technical solution is a self-checking specialized calculator of Boolean function systems [2], which contains memory blocks designed to store coefficients of polynomials of excess numeric normal form, whose inputs are the inputs of the device, to which the feed bus n of Boolean variables is connected, the outputs of which connected to the inputs of multi-place adders, the outputs of which are connected to the information inputs of multi-channel multiplexers, the outputs of the first mul Iplexers are connected to the (s + 1) th, (s + 2) th, ..., (d + s) th inputs (d is the number of realized Boolean functions that make up the information bits of the divided AN code, s is the number of redundant Boolean functions corresponding to the excess bits of the divided AN code) of the remainder modulo block and the information inputs of the memory register, the outputs of which are outputs of the device for outputting d values of Boolean functions, the outputs of the second multiplexer are connected to the 1st, 2nd, ..., s-th the inputs of the remainder block modulo, the outputs of which are connected to the moves of the OR-NOT element, the output of which is connected to the first input of the And element, the second input of which is connected to the input of the device clock pulses, and the output is connected to the memory register clock input, the supply bus of polynomial coefficients of excess numerical normal form, connected to the inputs of memory blocks, multi-channel multiplexers allocation of information bits of implemented and redundant Boolean functions, a memory block for storing information bits addresses, to the input of which an address bus is connected, the outputs of which are connected to the address inputs of multiplexers.

Недостаток - низкая достоверность функционирования устройства.The disadvantage is the low reliability of the device.

Цель - повышение достоверности функционирования устройства.The goal is to increase the reliability of the operation of the device.

Поставленная цель достигается тем, что в полиномиальный модулярный вычислитель систем булевых функций с обнаружением ошибок вычислений, содержащий блоки памяти хранения значений коэффициентов информационного полинома, управляющие входы которых подключены к управляющим входам устройства подачи значений коэффициентов информационного полинома, многоканальный мультиплексор, управляющий вход которого подключен к управляющему вход устройства подачи значения аддитивной переменной Х, устройство вычисления остатка по модулю Р, многовходовый логический элемент ИЛИ-НЕ, выход которого подключен к первому входу двухвходового логического элемента И, второй вход которого подключен к управляющему входу устройства подачи синхроимпульсов, выход которого подключен к управляющему входу регистра памяти, выходы которого являются выходами устройства выдачи значений булевых функций, введены 2n блоков памяти хранения значений вычетов аддитивной переменной X по модулю Р, управляющие входы которых подключены к управляющему входу устройства подачи значений вычетов аддитивной переменной X по модулю Р, а выходы подключены к информационным входам многоканального мультиплексора, 2k блоков памяти хранения значений коэффициентов контрольного полинома, управляющие входы которых подключены к управляющему входу устройства подачи значений коэффициентов контрольного полинома, 2k-1 блоков памяти хранения значений коэффициентов полинома-остатка, управляющие входы которых подключены к управляющему входу устройства подачи значений коэффициентов полинома-остатка, 2n умножителей по модулю Ρ информационного полинома, 1-е входы которых подключены к выходам многоканального мультиплексора, а 2-е входы подключены к выходам блоков памяти хранения значений коэффициентов информационного полинома, 2k умножителей по модулю Ρ контрольного полинома, 1-е входы которых подключены к выходам многоканального мультиплексора, а 2-е входы подключены к выходам блоков памяти хранения значений коэффициентов контрольного полинома, 2k-1 умножителей по модулю Ρ полинома-остатка, 1-е входы которых подключены к выходам многоканального мультиплексора, а 2-е входы подключены к выходам блоков памяти хранения значений коэффициентов полинома-остатка, 3-й многовходовых сумматора по модулю Р, где входы 1-го сумматора подключены к выходам умножителей по модулю Ρ информационного полинома, а выходы подключены к 1-й группе входов устройства вычисления остатка по модулю Ρ и к входам регистра памяти, входы 2-го сумматора подключены к выходам умножителей по модулю Ρ контрольного полинома, а выходы подключены к 2-й группе входов устройства вычисления остатка по модулю Р, входы 3-го сумматора подключены к выходам умножителей по модулю Ρ полинома-остатка, s двухвходовых логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 1-е входы которых подключены к выходам устройства вычисления остатка по модулю Р, а 2-е входы подключены к выходам 3-го многовходового сумматора по модулю Р.This goal is achieved by the fact that in a polynomial modular computer systems of Boolean functions with detection of calculation errors, containing memory blocks for storing the values of the coefficients of the information polynomial, the control inputs of which are connected to the control inputs of the device for supplying the values of the coefficients of the information polynomial, a multichannel multiplexer, the control input of which is connected to the control input of the device for supplying the value of the additive variable X, the device for calculating the remainder modulo P, many Marketing logical OR-NO element whose output is connected to the first input of the two-input AND gate, the second input of which is connected to the control input of the supply clock device, whose output is connected to the control input of the storage register, the outputs of which are the outputs dispenser Boolean function values, administered 2 n memory blocks for storing the values of the residues of the additive variable X modulo P, the control inputs of which are connected to the control input of the device for supplying the values of the residues of the additive variable X modulo P, and the outputs are connected to the information inputs of a multi-channel multiplexer, 2 k memory blocks for storing the values of the coefficients of the control polynomial, the control inputs of which are connected to the control input of the device for supplying the values of the coefficients of the control polynomial, 2 k -1 memory blocks for storing the values of the coefficients of the polynomial remainder, the control inputs of which are connected to the control input of the device for supplying the coefficient values of the remainder polynomial, 2 n multipliers modulo Ρ the information polynomial, 1 inputs which are connected to the outputs of the multi-channel multiplexer, and the 2 inputs are connected to the outputs of the memory blocks for storing the values of the coefficients of the information polynomial, 2 k multipliers modulo Ρ the control polynomial, the 1st inputs of which are connected to the outputs of the multi-channel multiplexer, and the 2 inputs are connected to the outputs of memory blocks for storing the values of the coefficients of the control polynomial, 2 k -1 multipliers modulo Ρ the remainder polynomial, the first inputs of which are connected to the outputs of the multi-channel multiplexer, and the 2 inputs are connected to the outputs of the block the memory of storing the values of the coefficients of the remainder polynomial, the 3rd multi-input adder modulo P, where the inputs of the 1st adder are connected to the outputs of the multipliers modulo Ρ the information polynomial, and the outputs are connected to the 1st group of inputs of the remainder calculator modulo Ρ and to the inputs of the memory register, the inputs of the 2nd adder are connected to the outputs of the multipliers modulo Ρ the control polynomial, and the outputs are connected to the 2nd group of inputs of the device for calculating the remainder modulo P, the inputs of the 3rd adder are connected to the outputs of the multipliers modulo Ρ gender nome residual, s two-input exclusive OR gates, 1st inputs of which are connected to the outputs of the calculation device residue modulo P and the 2nd inputs connected to the outputs of the third multi-input adder modulo P.

Для представления системы булевых функций (СБФ) ƒ1, …, ƒd интерполяционным полиномом интерпретируем значения наборов переменных СБФ и значения функций на этих наборах как записи чисел в двоичной системе счисления и затем в десятичной:To represent a system of Boolean functions (SBF) ƒ 1 , ..., ƒ d by an interpolation polynomial, we interpret the values of the sets of variables of the SBF and the values of the functions on these sets as writing numbers in a binary number system and then in decimal:

Figure 00000001
Figure 00000001

В результате данной интерпретации получим функцию F(X), область значения и область определения которой {0, 1, …, 2n-1}.As a result of this interpretation, we obtain the function F (X), the range and value of which is {0, 1, ..., 2 n -1}.

Значения аргумента X являются равноудаленными узлами интерполирования, что обеспечивает возможность применения различных способов интерполяции к интерпретированной форме записи СБФ.The values of the argument X are equidistant interpolation nodes, which makes it possible to apply various interpolation methods to the interpreted form of the SBF record.

Воспользуемся методом интерполяции Лагранжа для представления F(X) степенным полиномом:We use the Lagrange interpolation method to represent F (X) by a power polynomial:

Figure 00000002
Figure 00000002

илиor

Figure 00000003
Figure 00000003

где ai - коэффициенты полинома, полученные после выполнения численных операций (i=0, 1, …, 2n-1).where a i are the polynomial coefficients obtained after performing numerical operations (i = 0, 1, ..., 2 n -1).

Известно [3], чтоIt is known [3] that

Figure 00000004
Figure 00000004

где Ρ - простое число,where Ρ is a prime

φ(P) - функция Эйлера.φ (P) is the Euler function.

Тогда (1) примет вид:Then (1) takes the form:

Figure 00000005
Figure 00000005

где bi≡ai (modΡ), i=0, 1, …, s-1;where b i ≡a i (modΡ), i = 0, 1, ..., s-1;

Ρ - простое число, Ρ>s.Ρ is a prime, Ρ> s.

Пример 1. Пример представления системы булевых функций модулярным интерполяционным полиномом, заданной таблицей истинности:Example 1. An example of representing a system of Boolean functions by a modular interpolation polynomial given by a truth table:

Figure 00000006
Figure 00000006

Построим методом Лагранжа интерполяционный полином вида:We construct by the Lagrange method an interpolation polynomial of the form:

Figure 00000007
.
Figure 00000007
.

Используя свойство (2), полученный интерполяционный полином в модулярной форме примет вид:Using property (2), the obtained interpolation polynomial in modular form takes the form:

Figure 00000008
Figure 00000008

Вычисление полинома.Calculation of a polynomial.

Пусть X=6, то есть х1=1, х2=1, х3=0, тогдаLet X = 6, that is, x 1 = 1, x 2 = 1, x 3 = 0, then

H(Х)=7+8·6+5·62+4·63+64+6·66+9·67 (mod 11)=2848411 (mod 11)=5 (mod 11)=(101)2 (mod 11),H (X) = 7 + 8 · 6 + 5 · 6 2 + 4 · 6 3 +6 4 + 6 · 6 6 + 9 · 6 7 (mod 11) = 2848411 (mod 11) = 5 (mod 11) = (101) 2 (mod 11),

где соответственно старший разряд двоичного представления результата вычисления полинома соответствует ƒ1=1, ƒ2=0, ƒ3=1.where, respectively, the leading bit of the binary representation of the calculation result of the polynomial corresponds to ƒ 1 = 1, ƒ 2 = 0, ƒ 3 = 1.

Рассмотрим выполнение контроля вычислений системы булевых функций в интерполяционной модулярной форме с использованием помехоустойчивого циклического кода.Let us consider the execution of control of calculations of a system of Boolean functions in an interpolation modular form using an error-correcting cyclic code.

Пусть полином (2) является информационным полиномом:Let polynomial (2) be an information polynomial:

Figure 00000009
Figure 00000009

тогдаthen

Figure 00000010
Figure 00000010

контрольный полином, соответствующий системе булевых функций, существенно зависимой от k переменных, и соответственно полином-остаток:control polynomial corresponding to a system of Boolean functions substantially dependent on k variables, and accordingly a remainder polynomial:

Figure 00000011
Figure 00000011

Пример 2. Рассмотрим построение контрольного полинома и получение полинома-остатка, для интерполяционного модулярного полинома (4), введем ошибку в вычисление информационного полинома:Example 2. Consider the construction of a control polynomial and obtaining a remainder polynomial for the interpolation modular polynomial (4), we introduce an error in the calculation of the information polynomial:

К(Х)=4+Х+Х3 (mod 11),K (X) = 4 + X + X 3 (mod 11),

соответствующий системе булевых функций:corresponding to the system of Boolean functions:

Figure 00000012
Figure 00000012

тогда полином-остаток примет вид:then the remainder polynomial takes the form:

R(X)=7+7Х+5Х2 (mod 11).R (X) = 7 + 7X + 5X 2 (mod 11).

Вычисление значения полинома с контролем ошибок. Пусть ошибка произошла при записи коэффициентов (коэффициент при X4 равен 5) информационного полинома, X=6, тогда:Calculation of a polynomial value with error control. Suppose that an error occurred while writing the coefficients (the coefficient at X 4 is 5) of the information polynomial, X = 6, then:

Figure 00000013
Figure 00000013

K(Х)=4+6+63 (mod 11)=6 (mod 11),K (X) = 4 + 6 + 6 3 (mod 11) = 6 (mod 11),

Figure 00000014
,
Figure 00000014
,

R(X)=7+7·6+5·62 (mod 11)=6 (mod 11),R (X) = 7 + 7 · 6 + 5 · 6 2 (mod 11) = 6 (mod 11),

в результате чего

Figure 00000015
- ОШИБКА.resulting in
Figure 00000015
- MISTAKE.

Структурная схема предлагаемого устройства представлена на фиг. 1, которое содержит 1.1, …, 1.2n - блоки памяти хранения значений вычетов аддитивной переменной X по модулю Р, 2.1, …, 2.2n - блоки памяти хранения значений коэффициентов информационного полинома; 3.1, …, 2.2k - блоки памяти хранения значений коэффициентов контрольного полинома; 4.1, …, 4.2k-1 - блоки памяти хранения значений коэффициентов полинома-остатка; 5 - многоканальный мультиплексор; 6.1, …, 6.2n - умножители по модулю Ρ [4] информационного полинома; 7.1, …, 7.2k - умножители по модулю Ρ контрольного полинома; 8.1, …, 8.2k-1 - умножители по модулю Ρ полинома-остатка; 9.1, …, 9.3 - многовходовые сумматоры по модулю Ρ [5]; 10 - устройство вычисления остатка по модулю Ρ [6]; 11.1…11.s - двухвходовые логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ; 12 - многовходовый логический элемент ИЛИ-НЕТ; 13 - регистр памяти; 14 - двухвходовый логический элемент И; 15 - управляющий вход устройства подачи значений коэффициентов полинома-остатка; 16 - управляющий вход устройства подачи значений коэффициентов контрольного полинома; 17 - управляющий вход устройства подачи значений коэффициентов информационного полинома; 18 - управляющий вход устройства подачи значений вычетов аддитивной переменной X по модулю Р; 19 - управляющий вход устройства подачи значения аддитивной переменной X; 20 - управляющий вход устройства подачи синхроимпульсов; 21.1, …, 21.d - выходы устройства выдачи значений булевых функций.The block diagram of the proposed device is presented in FIG. 1, which contains 1.1, ..., 1.2 n - memory blocks for storing the values of the residues of the additive variable X modulo P, 2.1, ..., 2.2 n - memory blocks for storing the values of the coefficients of the information polynomial; 3.1, ..., 2.2 k - memory blocks storing the values of the coefficients of the control polynomial; 4.1, ..., 4.2 k -1 - memory blocks storing the values of the coefficients of the polynomial remainder; 5 - multi-channel multiplexer; 6.1, ..., 6.2 n - multipliers modulo Ρ [4] of the information polynomial; 7.1, ..., 7.2 k are multipliers modulo Ρ of the control polynomial; 8.1, ..., 8.2 k -1 - multipliers modulo Ρ the remainder polynomial; 9.1, ..., 9.3 - multi-input adders modulo Ρ [5]; 10 - device for calculating the remainder modulo Ρ [6]; 11.1 ... 11.s - two-input logic elements EXCLUSIVE OR; 12 - multi-input logic element OR-NO; 13 - memory register; 14 - two-input logic element And; 15 - control input device supply values of the coefficients of the polynomial remainder; 16 - control input of the device for supplying the values of the coefficients of the control polynomial; 17 - control input device supply values of the coefficients of the information polynomial; 18 is a control input of the device for feeding the residues of the additive variable X modulo P; 19 is a control input of the device for supplying the value of the additive variable X; 20 - control input of the device for supplying clock pulses; 21.1, ..., 21.d - outputs of the device for issuing the values of Boolean functions.

Управляющий вход устройства подачи значений вычетов аддитивной переменной X по модулю Ρ 18 является управляющим входом блоков памяти хранения значений вычетов аддитивной переменной X по модулю Ρ 1.1, …, 1.2n, управляющий вход устройства подачи значений коэффициентов информационного полинома 17 является управляющим входом блоков памяти хранения значений коэффициентов информационного полинома 2.1, …, 2.2n, управляющий вход устройства подачи значений коэффициентов контрольного полинома 16 является управляющим входом блоков памяти хранения значений коэффициентов контрольного полинома 3.1, …, 3.2k, управляющий вход устройства подачи значений коэффициентов полинома-остатка 15 является управляющим входом блоков памяти хранения значений коэффициентов полинома-остатка 4.1, …, 4.2k-1, управляющий вход устройства подачи значения аддитивной переменной X 19 является управляющим входом многоканального мультиплексора 5, входы которого подключены к выходам блоков памяти хранения значений вычетов аддитивной переменной X по модулю Ρ 1.1, …, 1.2n, где 1-й вход многоканального мультиплексора подключен к выходу блока памяти 1.1, и так далее, и 2n-й вход многоканального мультиплексора подключен к выходу блока памяти 1.2n, умножители по модулю Ρ информационного полинома 6.1, …, 6.2n, 1-е входы которых подключены к выходам многоканального мультиплексора 5, где 1-й вход умножителя 6.1 подключен к 1-му выходу многоканального мультиплексора 5, и так далее, и 1-й вход умножителя 6.2n подключен к 2n-му выходу многоканального мультиплексора 5, а 2-е входы подключены к выходам блоков памяти 2.1, …, 2.2n, где 2-й вход умножителя 6.1 подключен к выходу бока памяти 2.1, и так далее, и 2-й вход умножителя 6.2n подключен к выходу бока памяти 2.2n, умножители по модулю Ρ контрольного полинома 7.1, …, 7.2k, 1-е входы которых подключены к выходам многоканального мультиплексора 5, где 1-й вход умножителя 7.1 подключен к 1-му выходу многоканального мультиплексора 5, и так далее, и 1-й вход умножителя 7.2k подключен к 2k-му выходу многоканального мультиплексора 5, а 2-е входы подключены к выходам блоков памяти 3.1, …, 3.2k, где 2-й вход умножителя 7.1 подключен к выходу бока памяти 3.1, и так далее, и 2-й вход умножителя 7.2k подключен к выходу бока памяти 3.2k, умножители по модулю Ρ полинома-остатка 8.1, …, 8.2k-1, 1-е входы которых подключены к выходам многоканального мультиплексора 5, где 1-й вход умножителя 8.1 подключен к 1-му выходу многоканального мультиплексора 5, и так далее, и 1-й вход умножителя 8.2k-1 подключен к 2k-1-му выходу многоканального мультиплексора 5, а 2-е входы подключены к выходам блоков памяти 4.1, …, 4.2k-1, где 2-й вход умножителя 8.1 подключен к выходу бока памяти 4.1, и так далее, и 2-й вход умножителя 8.2k-1 подключен к выходу бока памяти 4.2k-1, многовходовые сумматоры по модулю Ρ 9.1, …, 9.3, где входы сумматора 9.1 подключены к выходам умножителей по модулю Ρ информационного полинома 6.1, …, 6.2n, а выходы с 1-го по d-й подключены соответственно к входам с 1-го по d-й 2-й группы входов устройства вычисления остатка по модулю Ρ 10 и подключены соответственно к входам с 1-го по d-й регистра памяти 13, входы сумматора 9.2 подключены к выходам умножителей по модулю Ρ контрольного полинома 7.1, …, 7.2k, а выходы с 1 по t-й подключены соответственно к входам с 1-го по t-й 2-й группы входов устройства вычисления остатка по модулю Ρ 10, входы сумматора 9.3 подключены к выходам умножителей по модулю Ρ полинома-остатка 8.1, …, 8.2k-1, а выходы с 1-го по s-й подключены соответственно к 2-м входам логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11.1, …, 11.s, первые входы которых подключены соответственно к выходам с 1-го по s-й устройства вычисления остатка по модулю Ρ 10, а выходы подключены соответственно к входам с 1-го по s-й многовходового логического элемента ИЛИ-НЕ 12, выход которого подключен к первому входу логического элемента И 14, 2-й вход которого подключен к управляющему входу устройства подачи синхроимпульсов, а выход подключен к управляющему входу регистра памяти 13, выходы которого являются выходами устройства выдачи значений булевых функций. 21.1, …, 21.d.The control input of the device for feeding the residue values of the additive variable X modulo Ρ 18 is the control input of the memory blocks for storing the values of the residues of the additive variable X modulo 1.1, ..., 1.2 n , the control input of the device for supplying the values of the coefficients of the information polynomial 17 is the control input of memory blocks for storing the values information polynomial coefficients 2.1, ..., 2.2 n, the control input of the control values of the polynomial coefficients of the feeder 16 is the control input of the memory block storage receptacle cheny controlling polynomial coefficients of 3.1, ..., 3.2 k, a control input supplying the residual polynomial coefficient values apparatus 15 is a control input of memory storage units values of the coefficients of the polynomial residue-4.1, ..., 4.2 k -1, feeder control input variable values an additive X 19 is the control input of the multi-channel multiplexer 5, the inputs of which are connected to the outputs of the memory blocks for storing the residues of the additive variable X modulo Ρ 1.1, ..., 1.2 n , where the first input of the multi-channel multiplexer is connected is connected to the output of memory block 1.1, and so on, and the 2nd n- th input of the multi-channel multiplexer is connected to the output of the memory block 1.2 n , the multipliers modulo Ρ the information polynomial 6.1, ..., 6.2 n , the first inputs of which are connected to the outputs of the multi-channel multiplexer 5, where the 1-th input of the multiplier 6.1 is connected to the 1st output multichannel multiplexer 5, and so on, and the 1st input of the multiplier 6.2 is connected to the 2 n n-th multi-channel output multiplexer 5, and the 2 nd inputs connected to the outputs blocks of memory 2.1, ..., 2.2 n , where the 2nd input of the multiplier 6.1 is connected to the output of the side of the memory 2.1, and so on, and the 2nd input of the multiplier 6.2 n is connected to the output of the memory side 2.2 n , the multipliers modulo Ρ of the control polynomial 7.1, ..., 7.2 k , the first inputs of which are connected to the outputs of the multi-channel multiplexer 5, where the 1st input of the multiplier 7.1 is connected to the 1st output of the multi-channel multiplexer 5, and so on, and the 1st input of the multiplier 7.2 k is connected to the 2 k -th output of the multi-channel multiplexer 5, and the 2nd inputs are connected to the outputs of the memory blocks 3.1, ..., 3.2 k where 2-th input of the multiplier 7.1 is connected to the memory output side 3.1, and so on, and 2 minutes 7.2 k multiplier input connected to the output flash memory 3.2 k, multipliers modulo remainder of the polynomial Ρ-8.1, ..., 8.2 k -1, 1 st inputs of which are connected to the outputs of a multichannel multiplexer 5, wherein the 1st input of the multiplier 8.1 is connected to the 1st output multichannel multiplexer 5, and so on, and the 1st input of the multiplier 8.2 k -1 is connected to the 2 k -1th output of the multi-channel multiplexer 5, and the 2 inputs are connected to the outputs of the memory blocks 4.1, ..., 4.2 k -1, where the 2nd the input of the multiplier 8.1 is connected to the output of the side of the memory 4.1, and so on, and the 2nd input of the multiplier of 8.2 k -1 is connected to the output of the side of the memory 4.2 k -1, multi-input adders modulo Ρ 9.1, ..., 9.3, where the inputs of the adder 9.1 are connected to the outputs of the multipliers modulo Ρ of the information polynomial 6.1, ..., 6.2 n , and the outputs from the 1st to the dth are connected respectively to the inputs from the 1st to the 2nd of the group of inputs of the device for calculating the remainder modulo Ρ 10 and respectively connected to the inputs from the 1st to the dth memory register 13, the inputs of the adder 9.2 are connected to the outputs of the multipliers modulo Ρ of the control polynomial 7.1, ..., 7.2 k , and the outputs from 1 on the t-th are connected respectively to the inputs from the 1st to the t-second of the 2nd group of inputs of the device for calculating the remainder modulo Ρ 10, the inputs of the adder 9.3 are connected to the outputs of the multipliers modulo Ρ the remainder polynomial 8.1, ..., 8.2 k -1, and the outputs 1 through s are connected respectively to the 2 inputs of logic elements EXCLUSIVE OR 11.1, ..., 11.s, the first the inputs of which are connected respectively to the outputs from the 1st to the s-th device for calculating the remainder modulo Ρ 10, and the outputs are connected respectively to the inputs from the 1st to the s-th multi-input logic element OR-NOT 12, the output of which is connected to the first input logical element And 14, the 2nd input of which is connected to the control input of the feed device sync s, and an output connected to a control input of a memory register 13, whose outputs are the outputs dispenser Boolean functions. 21.1, ..., 21.d.

Работа полиномиального модулярного вычислителя систем булевых функций с обнаружением ошибок осуществляется следующим образом. В исходном состоянии с помощью управляющего сигнала, поступающего с управляющего входа устройства подачи значений вычетов аддитивной переменной X по модулю Ρ 18 на управляющие входы блоков памяти хранения значений вычетов аддитивной переменной X по модулю Ρ 1.1, …, 1.2n, осуществляется запись предвычисленных значений переменной X по модулю Ρ:

Figure 00000016
,
Figure 00000017
, …,
Figure 00000018
(Χ=0, 1, …, Ρ-1), которые затем поступают на входы многоканального мультиплексора 5. С помощью управляющего сигнала, поступающего с управляющего входа устройства подачи значений коэффициентов информационного полинома 17 на управляющие входы блоков памяти хранения значений коэффициентов информационного полинома 2.1, …, 2.2n, осуществляется запись коэффициентов информационного полинома
Figure 00000019
, которые затем поступают на вторые входы умножителей по модулю Ρ информационного полинома 6.1, …, 6.2n, где b0 поступает на вход умножителя 6.1, и так далее, и
Figure 00000020
поступает на вход умножителя 6.2n. С помощью управляющего сигнала, поступающего с управляющего входа устройства подачи значений коэффициентов контрольного полинома 16 на управляющие входы блоков памяти хранения значений коэффициентов контрольного полинома 3.1, …, 3.2k, осуществляется запись коэффициентов контрольного полинома
Figure 00000021
, которые затем поступают на вторые входы умножителей по модулю Ρ контрольного полинома 7.1, …, 7.2k, где с0 поступает на вход умножителя 7.1, и так далее, и
Figure 00000022
поступает на вход умножителя 7.2n. С помощью управляющего сигнала, поступающего с управляющего входа устройства подачи значений коэффициентов полинома-остатка 15, осуществляется запись коэффициентов полинома-остатка
Figure 00000023
, которые затем поступают на вторые входы умножителей по модулю Ρ контрольного полинома 8.1, …, 8.2k-1, где r0 поступает на вход умножителя 8.1, и так далее, и
Figure 00000024
поступает на вход умножителя 8.2k-1. В момент времени, соответствующий началу преобразования, с помощью управляющего сигнала, поступающего с управляющего входа устройства подачи значения аддитивной переменной X 19 на управляющий вход многоканального мультиплексора 5, осуществляется выбор группы вычетов аддитивной переменной X по модулю Р, где значению аддитивной переменной Х=0 соответствует группа вычетов
Figure 00000025
,
Figure 00000026
, …, 00 (mod Ρ), и так далее, и значению переменной Х=2n-1 соответствует группа вычетов
Figure 00000027
,
Figure 00000028
, … (2n-1)0 (mod Ρ), которые поступают соответственно на 1-е входы умножителей 6.1, …, 6.2n, 7.1, …, 7.2k, 8.1, …, 8.2k-1, где выполняется операция умножения коэффициентов на соответствующие им степени переменных по модулю Ρ (5-7). В следующий момент времени полученные произведения коэффициентов на степени переменных поступают на входы сумматоров 91, …, 9.3, в которых выполняется вычисление полиномов, соответственно в сумматоре 9.1 - вычисление полинома (5), в сумматоре 9.2 - вычисление полинома (6), и в сумматоре 9.3 - вычисление полинома (7). Из сумматора 9.3 значение вычисления информационного полинома поступает на входы 1-й группы входов устройства вычисления остатка по модулю Ρ 10, из сумматора 9.2 значение вычисления контрольного полинома поступает на входы 2-й группы входов устройства вычисления остатка по модулю Ρ 10, которое обеспечивает вычисление остатка от деления полинома (5) на полином (6) по модулю Р, далее полученный остаток поразрядно подается на 1-е входы двухвходовых логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11.1, …, 11.s, а из сумматора 9.3 результат вычисления полинома-остатка (7) поразрядно подается на 2-е входы двухвходовых логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11.1, …, 11.s, где соответствующие двоичные разряды результатов вычисления остатка от деления полинома (5) на (6) и полинома (7) суммируются по модулю 2 (если значения вычисления полинома остатка (7) и значение вычисления, полученное устройством получения остатка, по модулю Ρ 10 совпадают, то на выходе каждого логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ будет логический 0, в обратном случае (если ОШИБКА) будет хотя бы одно значение логической 1) и подаются на входы логического элемента ИЛИ-НЕ, где в случае ОШИБКИ на выходе будет логический 0, обеспечивающий запрет записи результата вычисления информационного полинома, подаваемого из сумматора 9.1 на входы регистра памяти 13, путем логического умножения на значение синхроимпульса, подаваемого с управляющего входа устройства подачи синхроимпульсов 20 на второй вход логического элемента И 14, и соответственно в случае отсутствия ошибки будет логическая 1. В случае записи результата вычисления полинома (7) в регистр памяти 13 значения вычисления булевых функций ƒ1, …, ƒd подаются соответственно на выходы устройства выдачи значений булевых функций 21.1, …, 21.d.The work of the polynomial modular computer systems of Boolean functions with error detection is as follows. In the initial state by a control signal from the control input values feeder residues additive variable X modulo Ρ 18 to control inputs of memory storage units residue values additive variable X modulo Ρ 1.1, ..., 1.2 n, of the recording precalculated values of variable X modulo Ρ:
Figure 00000016
,
Figure 00000017
, ...,
Figure 00000018
(Χ = 0, 1, ..., Ρ-1), which are then fed to the inputs of the multichannel multiplexer 5. Using the control signal from the control input of the device for supplying the coefficients of the information polynomial 17 to the control inputs of the memory blocks for storing the values of the coefficients of the information polynomial 2.1 , ..., 2.2 n , the coefficients of the information polynomial are recorded
Figure 00000019
which then go to the second inputs of the multipliers modulo Ρ the information polynomial 6.1, ..., 6.2 n , where b 0 goes to the input of the multiplier 6.1, and so on, and
Figure 00000020
arrives at the input of the multiplier 6.2 n . Using the control signal from the control input of the device for supplying the coefficients of the control polynomial 16 to the control inputs of the memory blocks for storing the values of the coefficients of the control polynomial 3.1, ..., 3.2 k , the coefficients of the control polynomial are recorded
Figure 00000021
which then go to the second inputs of the multipliers modulo Ρ of the control polynomial 7.1, ..., 7.2 k , where from 0 it goes to the input of the multiplier 7.1, and so on, and
Figure 00000022
arrives at the input of the multiplier 7.2 n . Using the control signal from the control input of the device for supplying the coefficients of the polynomial remainder 15, the coefficients of the polynomial remainder are recorded
Figure 00000023
which then go to the second inputs of the multipliers modulo Ρ the control polynomial 8.1, ..., 8.2 k -1, where r 0 goes to the input of the multiplier 8.1, and so on, and
Figure 00000024
arrives at the input of the multiplier 8.2 k -1. At the point in time corresponding to the beginning of the conversion, using the control signal from the input device for supplying the value of the additive variable X 19 to the control input of the multi-channel multiplexer 5, a group of residues of the additive variable X is selected modulo P, where the value of the additive variable X = 0 deduction group
Figure 00000025
,
Figure 00000026
, ..., 0 0 (mod Ρ), and so on, and the value of the variable X = 2 n -1 corresponds to the group of residues
Figure 00000027
,
Figure 00000028
... (2 n -1) 0 (mod Ρ), which arrive respectively the 1st inputs of multipliers 6.1, ..., n 6.2, 7.1, ..., 7.2 k, 8.1, ..., 8.2 k -1, where the multiplication operation is performed coefficients for the corresponding degrees of variables modulo Ρ (5-7). At the next time, the obtained products of the coefficients on the degrees of the variables go to the inputs of the adders 91, ..., 9.3, in which the polynomials are calculated, respectively, in the adder 9.1 - the calculation of the polynomial (5), in the adder 9.2 - the calculation of the polynomial (6), and in the adder 9.3 - calculation of polynomial (7). From adder 9.3, the information polynomial calculation value goes to the inputs of the 1st group of inputs of the remainder calculator modulo module Ρ 10; from adder 9.2 the control polynomial calculation value goes to the inputs of the 2nd group of inputs of the remainder calculator modulo module Ρ 10, which provides the remainder calculation from dividing polynomial (5) by polynomial (6) modulo P, then the remainder is bitwise fed to the 1st inputs of the two-input logic elements EXCLUSIVE OR 11.1, ..., 11.s, and from the adder 9.3, the result of calculating the polynomial remainder (7) is bitwise fed to the 2 inputs of two-input logic gates EXCLUSIVE OR 11.1, ..., 11.s, where the corresponding binary digits of the results of calculating the remainder of dividing polynomial (5) by (6) and polynomial (7) are added modulo 2 ( if the calculation values of the remainder polynomial (7) and the calculation value obtained by the remainder modulo Ρ 10 coincide, then the output of each logical element EXCLUSIVE OR will be logical 0, otherwise (if ERROR) there will be at least one logical value 1) and fed to the inputs logically of the OR-NOT element, where, in the case of an ERROR, the output will be a logical 0, which prohibits writing the result of computing the information polynomial supplied from the adder 9.1 to the inputs of the memory register 13 by logical multiplication by the value of the clock pulse supplied from the control input of the clock supply device 20 by the second input of aND gate 14 and, respectively, in the absence of errors is logical 1. in the case of recording the calculation result polynomial (7) in the memory register 13 the value of Boolean functions ƒ 1 , Ƒ d are respectively the outputs dispenser Boolean function values 21.1, ..., 21.d.

Таким образом, технический эффект достигается за счет реализации логических вычислений в безызбыточной полиномиальной модулярной форме, обеспечивающей применение методов помехоустойчивого кодирования (циклических помехоустойчивых кодов) в расширенных полях Галуа.Thus, the technical effect is achieved through the implementation of logical calculations in a redundant polynomial modular form, which ensures the application of error-correcting coding methods (cyclic noise-resistant codes) in extended Galois fields.

ЛитератураLiterature

1. RU, №2417405, 2010.1. RU, No. 2417405, 2010.

2. RU, №2485575, 2013.2. RU, No. 2485575, 2013.

3. Финько О.А. Модулярная арифметика параллельных логических вычислений: Монография / Финько О.А.; Под ред. В.Д. Малюгина. - М.: Ин-т проблем управления им. В.А. Трапезникова РАН; Краснодар: Краснодарский воен. ин-т, 2003. - С 103-104. http://elibrary.ru/item.asp?id=234473043. Finko O.A. Modular arithmetic of parallel logic computing: Monograph / O. Finko; Ed. V.D. Malyugina. - M .: Institute of Management Problems. V.A. Trapeznikov RAS; Krasnodar: Krasnodar military. Institute, 2003 .-- pp. 103-104. http://elibrary.ru/item.asp?id=23447304

4. RU, №1820377, 1993.4. RU, No. 1820377, 1993.

5. RU, №2299461, 2007.5. RU, No. 2299461, 2007.

6. RU, №2421781, 2011.6. RU, No. 2421781, 2011.

Claims (1)

Полиномиальный модулярный вычислитель систем булевых функций с обнаружением ошибок вычислений, содержащий блоки памяти хранения значений коэффициентов информационного полинома, управляющие входы которых подключены к управляющим входам устройства подачи значений коэффициентов информационного полинома, многоканальный мультиплексор, управляющий вход которого подключен к управляющему входу устройства подачи значения аддитивной переменной X, устройство вычисления остатка по модулю Р, многовходовый логический элемент ИЛИ-НЕ, выход которого подключен к первому входу двухвходового логического элемента И, второй вход которого подключен к управляющему входу устройства подачи синхроимпульсов, выход которого подключен к управляющему входу регистра памяти, выходы которого являются выходами устройства выдачи значений булевых функций, отличающийся тем, что введены 2n блоков памяти хранения значений вычетов аддитивной переменной X по модулю Р, управляющие входы которых подключены к управляющему входу устройства подачи значений вычетов аддитивной переменной X по модулю Р, а выходы подключены к информационным входам многоканального мультиплексора, где выход 1-го блока памяти подключен к 1-му входу многоканального мультиплексора, и так далее, и выход 2n-го блока памяти подключен к 2n-му входу многоканального мультиплексора, 2k блоков памяти хранения значений коэффициентов контрольного полинома, управляющие входы которых подключены к управляющему входу устройства подачи значений коэффициентов контрольного полинома, 2k-1 блоков памяти хранения значений коэффициентов полинома-остатка, управляющие входы которых подключены к управляющему входу устройства подачи значений коэффициентов полинома-остатка, 2n умножителей по модулю Р информационного полинома, 1-е входы которых подключены к выходам многоканального мультиплексора, где 1-й вход 1-го умножителя подключен к 1-му выходу многоканального мультиплексора, и так далее, и 1-й вход 2n-го умножителя подключен к 2n-му выходу многоканального мультиплексора, а 2-е входы подключены к выходам блоков памяти хранения значений коэффициентов информационного полинома, где 2-й вход 1-го умножителя подключен к выходу 1-го блока памяти, и так далее, и 2-й вход 2n-го умножителя подключен к выходу 2n-го блока памяти, 2k умножителей по модулю Р контрольного полинома, 1-е входы которых подключены к выходам многоканального мультиплексора, где 1-й вход 1-го умножителя подключен к 1-му выходу многоканального мультиплексора, и так далее, и 1-й вход 2k-го умножителя подключен к 2k-му выходу многоканального мультиплексора, а 2-е входы подключены к выходам блоков памяти хранения значений коэффициентов контрольного полинома, где 2-й вход 1-го умножителя подключен к выходу 1-го блока памяти, и так далее, и 2-й вход 2k-го умножителя подключен к выходу 2k-го блока памяти, 2k-1 умножителей по модулю Р полинома-остатка, 1-е входы которых подключены к выходам многоканального мультиплексора, где 1-й вход 1-го умножителя подключен к 1-му выходу многоканального мультиплексора, и так далее, и 1-й вход 2k-1-го умножителя подключен к 2k-1-му выходу многоканального мультиплексора, а 2-е входы подключены к выходам блоков памяти хранения значений коэффициентов полинома-остатка, где 2-й вход 1-го умножителя подключен к выходу 1-го блока памяти, и так далее, и 2-й вход 2k-1-го умножителя подключен к выходу 2k-1-го блока памяти, 3-и многовходовых сумматора по модулю Р, где входы 1-го сумматора подключены соответственно к выходам умножителей по модулю Р информационного полинома, а выходы подключены соответственно к 1-й группе входов устройства вычисления остатка по модулю Р и к входам регистра памяти, входы 2-го сумматора подключены соответственно к выходам умножителей по модулю Р контрольного полинома, а выходы подключены соответственно к 2-й группе входов устройства вычисления остатка по модулю Р, входы 3-го сумматора подключены соответственно к выходам умножителей по модулю Р полинома-остатка, s двухвходовых логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 1-е входы которых подключены к выходам устройства вычисления остатка по модулю Р, где 1-й вход 1-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому выходу устройства вычисления остатка по модулю Р, и так далее, и 1-й вход s-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к s-му выходу устройства вычисления остатка по модулю Р, а 2-е входы подключены к выходам 3-го многовходового сумматора по модулю Р, где 2-й вход 1-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому выходу сумматора, и так далее, и 2-й вход s-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к s-му выходу сумматора. A polynomial modular computer of Boolean function systems with detection of calculation errors, containing memory blocks for storing the values of the coefficients of the information polynomial, the control inputs of which are connected to the control inputs of the device for supplying the values of the coefficients of the information polynomial, a multichannel multiplexer, the control input of which is connected to the control input of the device for supplying the value of the additive variable X , balance calculator modulo P, multi-input logic element OR NOT, output to which is connected to the first input of the two-input logic element And, the second input of which is connected to the control input of the clock supply device, the output of which is connected to the control input of the memory register, the outputs of which are outputs of the device for issuing values of Boolean functions, characterized in that 2 n storage blocks are entered residue values of the additive variable X modulo P, the control inputs of which are connected to the control input of the device for supplying the residue values of the additive variable X modulo P, outputs are connected to data inputs of a multi-channel multiplexer, wherein the output of the 1st of the storage unit is connected to the 1st input of the multi-channel multiplexer, and so on, and output 2 n -th memory unit 2 is connected to the n-th multi-channel input multiplexer 2 k memory blocks controlling storage of a polynomial coefficient values, the control inputs of which are connected to the control input feeder control values of the polynomial coefficients, the values of 2 k -1 storage memories residual polynomial coefficient control inputs koto s connected to the control input of the feedrate values residual polynomial coefficients device 2 n multipliers modulo P of the information polynomial, 1st inputs of which are connected to the outputs of a multi-channel multiplexer, where the 1-th input of the 1st multiplier is connected to the 1st output multichannel multiplexer and so on, and the 1st input 2 n -th multiplier 2 is connected to the n-th multi-channel output multiplexer, and 2 nd inputs connected to the outputs of the memory blocks storing the values of the coefficients of the information polynomial, where 2nd 1st input of multiplier connected to Exit 1 th memory block and so on, and 2nd input 2 n -th multiplier connected to the output 2 n -th memory unit 2 k multipliers modulo P pilot polynomial 1st inputs of which are connected to the outputs of a multichannel multiplexer where the 1st input of the 1st multiplier is connected to the 1st output of the multichannel multiplexer, and so on, and the 1st input of the 2nd k multiplier is connected to the 2nd kth output of the multichannel multiplexer, and the 2nd inputs are connected to the outputs of the memory blocks storing the values of the coefficients of the control polynomial, where the 2nd input of the 1st multiplier is connected to the output to the 1st memory block, and so on, and the 2nd input of the 2 kth multiplier is connected to the output of the 2 kth memory block, 2 k -1 multipliers modulo P of the remainder polynomial, the first inputs of which are connected to the outputs of the multi-channel multiplexer, where the 1st input of the 1st multiplier is connected to the 1st output of the multi-channel multiplexer, and so on, and the 1st input of the 2k -1th multiplier is connected to the 2k -1th output of the multi-channel multiplexer, and the 2 inputs are connected to the outputs of the memory blocks storing the values of the coefficients of the remainder polynomial, where the 2nd input of the 1st multiplier is connected to the output of the 1st block a memory, and so on, and 2nd input 2 k -1-th multiplier connected to the output 2 k -1-th memory block, the third multi-input adder modulo P, where inputs of the 1st adder are respectively connected to the outputs multipliers modulo P of the information polynomial, and the outputs are connected respectively to the 1st group of inputs of the device for calculating the remainder modulo P and to the inputs of the memory register, the inputs of the 2nd adder are connected respectively to the outputs of the multipliers modulo P of the control polynomial, and the outputs are connected respectively to 2nd group of inputs of the computing device of the remainder modulo P, the inputs of the 3rd adder are connected respectively to the outputs of the multipliers modulo P of the remainder polynomial, s two-input logic elements EXCLUSIVE OR, the first inputs of which are connected to the outputs of the device for calculating the remainder modulo P, where the 1st input 1 of the logic gate EXCLUSIVE OR connected to the first output of the remainder calculator modulo P, and so on, and the 1st input of the s-th logic gate EXCLUSIVE OR connected to the s-th output of the device to calculate the remainder modulo P, and the 2nd the inputs are connected to the outputs of the 3rd m ogovhodovogo adder modulo P, where the 2nd input of the 1st exclusive OR logic element is connected to first output adder, and so on, and 2-s-th input of the exclusive OR logic element is connected to the s-th output of the adder.
RU2015125333/08A 2015-06-26 2015-06-26 Polynomial modular computer systems of boolean functions with error detection RU2586574C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015125333/08A RU2586574C1 (en) 2015-06-26 2015-06-26 Polynomial modular computer systems of boolean functions with error detection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015125333/08A RU2586574C1 (en) 2015-06-26 2015-06-26 Polynomial modular computer systems of boolean functions with error detection

Publications (1)

Publication Number Publication Date
RU2586574C1 true RU2586574C1 (en) 2016-06-10

Family

ID=56115500

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015125333/08A RU2586574C1 (en) 2015-06-26 2015-06-26 Polynomial modular computer systems of boolean functions with error detection

Country Status (1)

Country Link
RU (1) RU2586574C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2637488C1 (en) * 2016-10-07 2017-12-04 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Logical calculator in residue nubmer system
RU2762209C1 (en) * 2021-03-23 2021-12-16 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное орденов Жукова и Октябрьской Революции Краснознаменное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации DEVICE FOR PARALLEL FORMATION OF q-VALUED PSEUDO-RANDOM SEQUENCES ON ARITHMETIC POLYNOMS

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2373564C2 (en) * 2007-11-06 2009-11-20 Андрей Викторович Щербаков Modular calculator of boolean function systems
RU2409840C2 (en) * 2008-09-26 2011-01-20 Государственное образовательное учреждение высшего профессионального образования "Ставропольский военный институт связи ракетных войск" (СВИСРВ) Device for converting polynomial system of residue classes to position code
RU2417405C2 (en) * 2009-06-08 2011-04-27 Сергей Михайлович Сульгин Self-checking modular computer of boolean function systems
RU2461868C1 (en) * 2011-10-03 2012-09-20 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации Arithmetic computer of systems of boolean functions
RU2485575C1 (en) * 2012-05-18 2013-06-20 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации Self-checking special-purpose computer of boolean function systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2373564C2 (en) * 2007-11-06 2009-11-20 Андрей Викторович Щербаков Modular calculator of boolean function systems
RU2409840C2 (en) * 2008-09-26 2011-01-20 Государственное образовательное учреждение высшего профессионального образования "Ставропольский военный институт связи ракетных войск" (СВИСРВ) Device for converting polynomial system of residue classes to position code
RU2417405C2 (en) * 2009-06-08 2011-04-27 Сергей Михайлович Сульгин Self-checking modular computer of boolean function systems
RU2461868C1 (en) * 2011-10-03 2012-09-20 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации Arithmetic computer of systems of boolean functions
RU2485575C1 (en) * 2012-05-18 2013-06-20 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации Self-checking special-purpose computer of boolean function systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2637488C1 (en) * 2016-10-07 2017-12-04 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Logical calculator in residue nubmer system
RU2762209C1 (en) * 2021-03-23 2021-12-16 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное орденов Жукова и Октябрьской Революции Краснознаменное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации DEVICE FOR PARALLEL FORMATION OF q-VALUED PSEUDO-RANDOM SEQUENCES ON ARITHMETIC POLYNOMS

Similar Documents

Publication Publication Date Title
Lyndon Identities in finite algebras
EP2017743B1 (en) High speed and efficient matrix multiplication hardware module
JP5259343B2 (en) Memory device
JP2010518464A (en) Semiconductor memory device
RU2586574C1 (en) Polynomial modular computer systems of boolean functions with error detection
RU2500017C1 (en) Modulo adder-accumulator
US9933998B2 (en) Methods and apparatuses for performing multiplication
RU2373564C2 (en) Modular calculator of boolean function systems
KR101770122B1 (en) Method and apparatus for division of galios field binary polynomial expression using simd processor
RU2417405C2 (en) Self-checking modular computer of boolean function systems
Tang et al. A hybrid multimode BCH encoder architecture for area efficient re-encoding approach
CN103427799B (en) Semiconductor integrated circuit and operation method thereof
RU2579991C1 (en) Self-checking special-purpose computer of boolean function systems
RU2622881C1 (en) Device for calculating the amount of steam works in the polynomial system of the classes of deductions
RU2586575C1 (en) Modular polynomial computer of boolean function systems
RU2626654C1 (en) Multiplier by module
Gutiérrez-Naranjo et al. Performing arithmetic operations with spiking neural P systems
RU2559771C2 (en) Device for primary division of molecular numbers
Jambor Computing minimal associated primes in polynomial rings over the integers
RU2661797C1 (en) Computing device
RU2518998C1 (en) Device for solving linear integer programming problems
RU2637488C1 (en) Logical calculator in residue nubmer system
RU2485574C1 (en) Method of facilitating multiplication of floating-point numbers represented in residue number system
RU2680035C1 (en) Failure-resistant specialized calculator of the systems of boolean functions
US10623018B2 (en) Method of arrangement of an algorithm in cyclic redundancy check

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20170627