RU2011130940A - Способ получения локальных низкоомных областей силицида титана в интегральных схемах - Google Patents

Способ получения локальных низкоомных областей силицида титана в интегральных схемах Download PDF

Info

Publication number
RU2011130940A
RU2011130940A RU2011130940/28A RU2011130940A RU2011130940A RU 2011130940 A RU2011130940 A RU 2011130940A RU 2011130940/28 A RU2011130940/28 A RU 2011130940/28A RU 2011130940 A RU2011130940 A RU 2011130940A RU 2011130940 A RU2011130940 A RU 2011130940A
Authority
RU
Russia
Prior art keywords
titanium
silicon
layer
blocking layer
nitrogen
Prior art date
Application number
RU2011130940/28A
Other languages
English (en)
Other versions
RU2474919C1 (ru
Inventor
Сергей Иванович Бабкин
Сергей Васильевич Демин
Андрей Сергеевич Цимбалов
Original Assignee
Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации (Минобороны России)
Учреждение Российской академии наук Научно-исследовательский институт системных исследований РАН (НИИСИ РАН)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации (Минобороны России), Учреждение Российской академии наук Научно-исследовательский институт системных исследований РАН (НИИСИ РАН) filed Critical Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации (Минобороны России)
Priority to RU2011130940/28A priority Critical patent/RU2474919C1/ru
Publication of RU2011130940A publication Critical patent/RU2011130940A/ru
Application granted granted Critical
Publication of RU2474919C1 publication Critical patent/RU2474919C1/ru

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Способ получения локальных низкоомных областей силицида титана в интегральных схемах, заключающийся в формировании активных и пассивных элементов интегральных схем на основе комплементарных транзисторов со структурой метал- окисел - полупроводник (КМОП ИС) и областей n и p типа проводимости в кремниевой подложке и слое поликристаллического кремния, осаждении блокирующего слоя, формировании фоторезистивной маски, плазмохимическом селективном травлении блокирующего слоя, удалении фоторезистивной маски, очистке поверхности кремния, нанесении слоя титана на поверхность кремния и блокирующего слоя, отжиге слоя титана в азоте, удалении непрореагировавшего с кремнием титана и дополнительном отжиге в азоте, отличающийся тем, что в качестве блокирующего слоя используют пленку нитрида титана толщиной 5-20 нм, полученную методом физического распыления титановой мишени в атмосфере азота, а блокирующий слой удаляют в процессе удаления непрореагировавшего с кремнием титана.

Claims (1)

  1. Способ получения локальных низкоомных областей силицида титана в интегральных схемах, заключающийся в формировании активных и пассивных элементов интегральных схем на основе комплементарных транзисторов со структурой метал- окисел - полупроводник (КМОП ИС) и областей n и p типа проводимости в кремниевой подложке и слое поликристаллического кремния, осаждении блокирующего слоя, формировании фоторезистивной маски, плазмохимическом селективном травлении блокирующего слоя, удалении фоторезистивной маски, очистке поверхности кремния, нанесении слоя титана на поверхность кремния и блокирующего слоя, отжиге слоя титана в азоте, удалении непрореагировавшего с кремнием титана и дополнительном отжиге в азоте, отличающийся тем, что в качестве блокирующего слоя используют пленку нитрида титана толщиной 5-20 нм, полученную методом физического распыления титановой мишени в атмосфере азота, а блокирующий слой удаляют в процессе удаления непрореагировавшего с кремнием титана.
RU2011130940/28A 2011-07-25 2011-07-25 Способ получения локальных низкоомных областей силицида титана в интегральных схемах RU2474919C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2011130940/28A RU2474919C1 (ru) 2011-07-25 2011-07-25 Способ получения локальных низкоомных областей силицида титана в интегральных схемах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2011130940/28A RU2474919C1 (ru) 2011-07-25 2011-07-25 Способ получения локальных низкоомных областей силицида титана в интегральных схемах

Publications (2)

Publication Number Publication Date
RU2011130940A true RU2011130940A (ru) 2013-01-27
RU2474919C1 RU2474919C1 (ru) 2013-02-10

Family

ID=48805413

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011130940/28A RU2474919C1 (ru) 2011-07-25 2011-07-25 Способ получения локальных низкоомных областей силицида титана в интегральных схемах

Country Status (1)

Country Link
RU (1) RU2474919C1 (ru)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU1389603C (ru) * 1986-07-09 1993-03-07 Организация П/Я М-5222 Способ создани металлизации интегральных схем
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
US6110818A (en) * 1998-07-15 2000-08-29 Philips Electronics North America Corp. Semiconductor device with gate electrodes for sub-micron applications and fabrication thereof
US6569766B1 (en) * 1999-04-28 2003-05-27 Nec Electronics Corporation Method for forming a silicide of metal with a high melting point in a semiconductor device
RU2217844C2 (ru) * 2000-02-24 2003-11-27 Николай Силович Болтовец Многослойная контактная система к кремниевой структуре с мелкозалегающим p-n переходом
KR100617058B1 (ko) * 2004-12-30 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자 및 이의 제조방법

Also Published As

Publication number Publication date
RU2474919C1 (ru) 2013-02-10

Similar Documents

Publication Publication Date Title
GB2548279B (en) Method of forming an low temperature Poly-Silicon Thin-Film Transistor LTPS TFT Having Dual Gate Structure
US7812455B2 (en) Interconnect in low-k interlayer dielectrics
WO2012015550A3 (en) Semiconductor device and structure
CN102044426B (zh) 半导体装置及其制造方法
JP2009071288A5 (ru)
JP2010135762A5 (ja) 半導体装置の作製方法
JP2008501239A5 (ru)
TW200614507A (en) Finfet transistor process
CN103824812B (zh) 用于平面衬底的双外延cmos集成
JP2009124123A5 (ru)
JP2008270780A5 (ru)
US9202875B2 (en) High electron mobility transistor with indium nitride layer
JP2016146478A5 (ja) 半導体装置の作製方法
JP2012169602A5 (ja) 微結晶半導体膜の作製方法、及び、半導体装置の作製方法
JP2013084753A5 (ru)
JP2019528573A5 (ru)
JP2011009452A5 (ru)
TW200618298A (en) Fabrication method of thin film transistor
US20160268384A1 (en) Method for preparing a nano-scale field-effect transistor
KR101315584B1 (ko) 스트레스드 반도체 디바이스 및 제조 방법
JP2018515904A5 (ru)
JP2014157893A5 (ru)
RU2011130940A (ru) Способ получения локальных низкоомных областей силицида титана в интегральных схемах
WO2008084519A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2008098642A5 (ru)

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130726

NF4A Reinstatement of patent

Effective date: 20140920

PD4A Correction of name of patent owner