RU2009124990A - Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты) - Google Patents

Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты) Download PDF

Info

Publication number
RU2009124990A
RU2009124990A RU2009124990/08A RU2009124990A RU2009124990A RU 2009124990 A RU2009124990 A RU 2009124990A RU 2009124990/08 A RU2009124990/08 A RU 2009124990/08A RU 2009124990 A RU2009124990 A RU 2009124990A RU 2009124990 A RU2009124990 A RU 2009124990A
Authority
RU
Russia
Prior art keywords
inputs
input
output
trigger
group
Prior art date
Application number
RU2009124990/08A
Other languages
English (en)
Other versions
RU2427955C2 (ru
Inventor
Игорь Анатольевич Соколов (RU)
Игорь Анатольевич Соколов
Юрий Афанасьевич Степченков (RU)
Юрий Афанасьевич Степченков
Юрий Георгиевич Дьяченко (RU)
Юрий Георгиевич Дьяченко
Original Assignee
Учреждение Российской академии наук, Институт проблем информатики РАН (ИПИ РАН) (RU)
Учреждение Российской академии наук, Институт проблем информатики РАН (ИПИ РАН)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Учреждение Российской академии наук, Институт проблем информатики РАН (ИПИ РАН) (RU), Учреждение Российской академии наук, Институт проблем информатики РАН (ИПИ РАН) filed Critical Учреждение Российской академии наук, Институт проблем информатики РАН (ИПИ РАН) (RU)
Priority to RU2009124990/08A priority Critical patent/RU2427955C2/ru
Priority to US13/055,170 priority patent/US8232825B2/en
Priority to EP10794428.2A priority patent/EP2406882A4/en
Priority to PCT/RU2010/000279 priority patent/WO2011002337A1/en
Publication of RU2009124990A publication Critical patent/RU2009124990A/ru
Application granted granted Critical
Publication of RU2427955C2 publication Critical patent/RU2427955C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0966—Self-timed logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)

Abstract

1. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом, содержащий блок памяти, блок индикации, первую и вторую составляющие парафазного информационного входа, первую и вторую составляющие парафазного информационного выхода и индикаторный выход, причем первая и вторая составляющие парафазного информационного входа соединены с первым и вторым входами блока памяти соответственно, первая составляющая парафазного информационного выхода триггера подключена к первому входу блока индикации, вторая составляющая парафазного информационного выхода триггера подключена ко второму входу блока индикации, индикаторный выход триггера соединен с выходом блока индикации, отличающийся тем, что в него введены два инвертора и блок пре-индикации, первый и второй входы блока пре-индикации соединены с первой и второй составляющими парафазного информационного входа соответственно, вход первого инвертора подключен к первому выходу блока памяти, а его выход соединен с первой составляющей парафазного информационного выхода триггера и третьим входом блока пре-индикации, вход второго инвертора подключен ко второму выходу блока памяти, а его выход соединен со второй составляющей парафазного информационного выхода триггера и четвертым входом блока пре-индикации, первый и второй выходы блока пре-индикации подключены к третьему и четвертому входам блока индикации соответственно, в качестве информационного входа триггера используется парафазный вход со спейсером, а самосинхронный RS-триггер является однотактным. ! 2. Самосинхронный RS-триггер с повышенной помехоустойчивостью с параф

Claims (30)

1. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом, содержащий блок памяти, блок индикации, первую и вторую составляющие парафазного информационного входа, первую и вторую составляющие парафазного информационного выхода и индикаторный выход, причем первая и вторая составляющие парафазного информационного входа соединены с первым и вторым входами блока памяти соответственно, первая составляющая парафазного информационного выхода триггера подключена к первому входу блока индикации, вторая составляющая парафазного информационного выхода триггера подключена ко второму входу блока индикации, индикаторный выход триггера соединен с выходом блока индикации, отличающийся тем, что в него введены два инвертора и блок пре-индикации, первый и второй входы блока пре-индикации соединены с первой и второй составляющими парафазного информационного входа соответственно, вход первого инвертора подключен к первому выходу блока памяти, а его выход соединен с первой составляющей парафазного информационного выхода триггера и третьим входом блока пре-индикации, вход второго инвертора подключен ко второму выходу блока памяти, а его выход соединен со второй составляющей парафазного информационного выхода триггера и четвертым входом блока пре-индикации, первый и второй выходы блока пре-индикации подключены к третьему и четвертому входам блока индикации соответственно, в качестве информационного входа триггера используется парафазный вход со спейсером, а самосинхронный RS-триггер является однотактным.
2. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.1, отличающийся тем, что введены вход предустановки триггера, третий вход блока памяти и пятый вход блока пре-индикации, соединенные друг с другом, предустановка является самосинхронной, тип предустановки (установка 0 или 1) определяется функциональной характеристикой составляющих парафазного информационного входа триггера и типом его спейсера.
3. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.1, отличающийся тем, что блок памяти содержит два элемента ИЛИ-НЕ, первый и второй входы первого элемента ИЛИ-НЕ подключены к первому входу и второму выходу блока памяти соответственно, первый и второй входы второго элемента ИЛИ-НЕ подключены к первому выходу и второму входу блока памяти соответственно, выходы первого и второго элементов ИЛИ-НЕ подключены к первому и второму выходам блока памяти соответственно, блок пре-индикации состоит из двух элементов И-НЕ, первый и второй входы первого элемента И-НЕ подключены соответственно к первому и третьему входам блока пре-индикации, первый и второй входы второго элемента И-НЕ подключены соответственно ко второму и четвертому входам блока пре-индикации, выходы первого и второго элементов И-НЕ соединены со вторым и первым выходами блока пре-индикации соответственно, а парафазный информационный вход триггера имеет нулевой спейсер.
4. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.1, отличающийся тем, что блок памяти содержит два элемента И-НЕ, первый и второй входы первого элемента И-НЕ подключены к первому входу и второму выходу блока памяти соответственно, первый и второй входы второго элемента И-НЕ подключены к первому выходу и второму входу блока памяти соответственно, выходы первого и второго элементов И-НЕ подключены к первому и второму выходам блока памяти соответственно, блок пре-индикации состоит из двух элементов ИЛИ-НЕ, первый и второй входы первого элемента ИЛИ-НЕ подключены соответственно к первому и третьему входам блока пре-индикации, первый и второй входы второго элемента ИЛИ-НЕ подключены соответственно ко второму и четвертому входам блока пре-индикации, выходы первого и второго элементов ИЛИ-НЕ соединены со вторым и первым выходами блока пре-индикации соответственно, а парафазный информационный вход триггера имеет единичный спейсер.
5. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.1, отличающийся тем, что блок памяти содержит третий и четвертый выходы, в блок пре-индикации введены пятый и шестой входы, подключенные к третьему и четвертому выходам блока памяти соответственно, а самосинхронный RS-триггер является двухтактным.
6. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.2, отличающийся тем, что в блоке памяти, содержащем два элемента ИЛИ-НЕ, причем первый и второй входы первого элемента ИЛИ-НЕ подключены к первому входу и второму выходу блока памяти соответственно, первый и второй входы второго элемента ИЛИ-НЕ подключены к первому выходу и второму входу блока памяти соответственно, выходы первого и второго элементов ИЛИ-НЕ подключены к первому и второму выходам блока памяти соответственно, введен третий вход во второй элемент ИЛИ-НЕ, подключенный к третьему входу блока памяти, блок пре-индикации содержит элемент И-НЕ и элемент ИЛИ-И-НЕ, первый и второй входы элемента И-НЕ подключены к первому и третьему входам блока пре-индикации соответственно, а его выход соединен со вторым выходом блока пре-индикации, первый и второй входы первой группы входов ИЛИ элемента ИЛИ-И-НЕ подключены ко второму и пятому входам блока пре-индикации соответственно, вход второй группы входов ИЛИ элемента ИЛИ-И-НЕ соединен с четвертым входом блока пре-индикации, выход элемента ИЛИ-И-НЕ подключен к первому выходу блока пре-индикации, а парафазный информационный вход имеет нулевой спейсер.
7. Самосинхронный RS-триггер с повышенной помехоустойчивостью с информационным входом по п.2, отличающийся тем, что в блоке памяти, содержащем два элемента И-НЕ, причем первый и второй входы первого элемента И-НЕ подключены к первому входу и второму выходу блока памяти соответственно, первый и второй входы второго элемента И-НЕ подключены к первому выходу и второму входу блока памяти соответственно, выходы первого и второго элементов И-НЕ подключены к первому и второму выходам блока памяти соответственно, введен третий вход во второй элемент И-НЕ, соединенный с третьим входом блока памяти, блок пре-индикации содержит элемент ИЛИ-НЕ и элемент И-ИЛИ-НЕ, первый и второй входы элемента ИЛИ-НЕ подключены к первому и третьему входам блока пре-индикации соответственно, а его выход соединен со вторым выходом блока пре-индикации, первый и второй входы первой группы входов И элемента И-ИЛИ-НЕ подключены ко второму и пятому входам блока пре-индикации соответственно, вход второй группы входов И элемента И-ИЛИ-НЕ соединен с четвертым входом блока пре-индикации, выход элемента И-ИЛИ-НЕ подключен к первому выходу блока пре-индикации, а парафазный информационный вход имеет единичный спейсер.
8. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.5, отличающийся тем, что введены вход предустановки триггера, третий вход блока памяти и седьмой вход в блок пре-индикации, соединенные друг с другом, предустановка является самосинхронной, тип предустановки (установка 0 или 1) определяется функциональной характеристикой составляющих парафазного информационного входа и типом его спейсера.
9. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.5, отличающийся тем, что блок памяти содержит первый и второй элементы ИЛИ-НЕ и два элемента ИЛИ-И-НЕ, первый вход первого элемента ИЛИ-НЕ подключен к первому входу блока памяти и первому входу первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ, выход первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ, вторым входом первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ и третьим выходом блока памяти, второй вход второго элемента ИЛИ-НЕ подключен ко второму входу блока памяти и второму входу первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход второго элемента ИЛИ-НЕ соединен со вторым входом первого элемента ИЛИ-НЕ, первым входом первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ и четвертым выходом блока памяти, выход первого элемента ИЛИ-И-НЕ подключен к входу второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ и первому выходу блока памяти, выход второго элемента ИЛИ-И-НЕ соединен с входом второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ и вторым выходом блока памяти, блок пре-индикации содержит третий и четвертый элементы ИЛИ-НЕ, первый, второй и третий входы третьего элемента ИЛИ-НЕ подключены к первому, третьему и пятому входам блока пре-индикации соответственно, первый, второй и третий входы четвертого элемента ИЛИ-НЕ подключены ко второму, четвертому и шестому входам блока пре-индикации соответственно, выходы четвертого и третьего элементов ИЛИ-НЕ соединены с первым и вторым выходами блока пре-индикации соответственно, а парафазный информационный вход имеет нулевой спейсер.
10. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.9, отличающийся тем, что введены вход предустановки триггера и третий вход во второй элемент ИЛИ-НЕ блока памяти, соединенные друг с другом, предустановка является синхронной.
11. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.10, отличающийся тем, что в первую группу входов ИЛИ второго элемента ИЛИ-И-НЕ введен третий вход, а в четвертый элемент ИЛИ-НЕ введен четвертый вход, соединенные с входом предустановки, предустановка является самосинхронной.
12. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.5, отличающийся тем, что блок памяти содержит первый и второй элементы И-НЕ и два элемента И-ИЛИ-НЕ, первый вход первого элемента И-НЕ подключен к первому входу блока памяти и первому входу первой группы входов И первого элемента И-ИЛИ-НЕ, выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, вторым входом первой группы входов И первого элемента И-ИЛИ-НЕ и третьим выходом блока памяти, второй вход второго элемента И-НЕ подключен ко второму входу блока памяти и второму входу первой группы входов И второго элемента И-ИЛИ-НЕ, выход второго элемента И-НЕ соединен со вторым входом первого элемента И-НЕ, первым входом первой группы входов И второго элемента И-ИЛИ-НЕ и четвертым выходом блока памяти, выход первого элемента И-ИЛИ-НЕ подключен к входу второй группы входов И второго элемента И-ИЛИ-НЕ и первому выходу блока памяти, выход второго элемента И-ИЛИ-НЕ соединен с входом второй группы входов И первого элемента И-ИЛИ-НЕ и вторым выходом блока памяти, блок пре-индикации содержит третий и четвертый элементы И-НЕ, первый, второй и третий входы третьего элемента И-НЕ подключены к первому, третьему и пятому входам блока пре-индикации соответственно, первый, второй и третий входы четвертого элемента И-НЕ подключены ко второму, четвертому и шестому входам блока пре-индикации соответственно, выходы четвертого и третьего элементов И-НЕ соединены с первым и вторым выходами блока пре-индикации соответственно, а парафазный информационный вход имеет единичный спейсер.
13. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.12, отличающийся тем, что введены вход предустановки триггера и третий вход во второй элемент И-НЕ блока памяти, соединенные друг с другом, предустановка является синхронной.
14. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.13, отличающийся тем, что в первую группу входов И второго элемента И-ИЛИ-НЕ введен третий вход, а в четвертый элемент И-НЕ введен четвертый вход, соединенные с входом предустановки, предустановка является самосинхронной.
15. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.3, или 6, или 12, или 13, или 14, отличающийся тем, что блок индикации состоит из элемента ИЛИ-И-НЕ, первый и второй входы первой группы входов ИЛИ которого подключены к первому и третьему входам блока индикации соответственно, первый и второй входы второй группы входов ИЛИ соединены со вторым и четвертым входами блока индикации соответственно, выход элемента ИЛИ-И-НЕ подключен к выходу блока индикации.
16. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.4, или 7, или 9, или 10, или 11, отличающийся тем, что блок индикации состоит из элемента И-ИЛИ-НЕ, первый и второй входы первой группы входов И которого подключены к первому и третьему входам блока индикации соответственно, первый и второй входы второй группы входов И соединены со вторым и четвертым входами блока индикации соответственно, выход элемента И-ИЛИ-НЕ подключен к выходу блока индикации.
17. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи (варианты), содержащий блок памяти, блок индикации, первую и вторую составляющие парафазного информационного входа, первую и вторую составляющие парафазного информационного выхода и индикаторный выход, причем первая и вторая составляющие парафазного информационного входа соединены с первым и вторым входами блока памяти, вход разрешения записи соединен с третьим входом блока памяти, первая составляющая парафазного информационного выхода триггера подключена к первому входу блока индикации, вторая составляющая парафазного информационного выхода триггера подключена ко второму входу блока индикации, индикаторный выход триггера соединен с выходом блока индикации, отличающийся тем, что в него введены два инвертора и блок пре-индикации, первый и второй входы блока пре-индикации соединены с первой и второй составляющими парафазного информационного входа соответственно, вход первого инвертора подключен к первому выходу блока памяти, а его выход соединен с первой составляющей парафазного информационного выхода триггера и третьим входом блока пре-индикации, вход второго инвертора подключен ко второму выходу блока памяти, а его выход соединен со второй составляющей парафазного информационного выхода триггера и четвертым входом блока пре-индикации, пятый вход блока пре-индикации подключен к входу разрешения записи, первый и второй выходы блока пре-индикации подключены к третьему и четвертому входам блока индикации, а самосинхронный RS-триггер является однотактным.
18. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.17, отличающийся тем, что введены вход предустановки триггера, четвертый вход блока памяти и шестой вход блока пре-индикации, соединенные друг с другом, предустановка является самосинхронной, тип предустановки (установка 0 или 1) определяется функциональной характеристикой составляющих парафазного информационного входа и типом спейсера входа разрешения записи.
19. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.17, отличающийся тем, что блок памяти содержит два элемента И-ИЛИ-НЕ, первые входы первых групп входов И первого и второго элементов И-ИЛИ-НЕ подключены соответственно к первому и второму входам блока памяти, вторые входы первых групп входов И первого и второго элементов И-ИЛИ-НЕ соединены с третьим входом блока памяти, выход первого элемента И-ИЛИ-НЕ подключен к первому выходу блока памяти и входу второй группы входов И второго элемента И-ИЛИ-НЕ, выход которого соединен со вторым выходом блока памяти и входом второй группы входов И первого элемента И-ИЛИ-НЕ, блок пре-индикации содержит два элемента И-НЕ, первые входы первого и второго элементов И-НЕ подключены к первому и второму входам блока пре-индикации соответственно, вторые входы первого и второго элементов И-НЕ соединены с третьим и четвертым входами блока пре-индикации соответственно, третьи входы первого и второго элементов И-НЕ подключены к пятому входу блока пре-индикации, выходы первого и второго элементов И-НЕ соединены со вторым и первым выходами блока пре-индикации соответственно, а вход разрешения записи имеет нулевой спейсер.
20. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.17, отличающийся тем, что блок памяти содержит два элемента ИЛИ-И-НЕ, первые входы первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ подключены соответственно к первому и второму входам блока памяти, вторые входы первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ соединены с третьим входом блока памяти, выход первого элемента ИЛИ-И-НЕ подключен к первому выходу блока памяти и входу второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход которого соединен со вторым выходом блока памяти и входом второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ, блок пре-индикации содержит два элемента ИЛИ-НЕ, первые входы первого и второго элементов ИЛИ-НЕ подключены к первому и второму входам блока пре-индикации соответственно, вторые входы первого и второго элементов ИЛИ-НЕ соединены с третьим и четвертым входами блока пре-индикации соответственно, третьи входы первого и второго элементов ИЛИ-НЕ подключены к пятому входу блока пре-индикации, выходы первого и второго элементов ИЛИ-НЕ соединены со вторым и первым выходами блока пре-индикации соответственно, а вход разрешения записи имеет единичный спейсер.
21. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.18, отличающийся тем, что блок памяти содержит первый и второй элементы И-ИЛИ-НЕ, первые входы первых групп входов И первого и второго элементов И-ИЛИ-НЕ подключены соответственно к первому и второму входам блока памяти, вторые входы первых групп входов И первого и второго элементов И-ИЛИ-НЕ соединены с третьим входом блока памяти, выход первого элемента И-ИЛИ-НЕ подключен к первому выходу блока памяти и входу второй группы входов И второго элемента И-ИЛИ-НЕ, выход которого соединен со вторым выходом блока памяти и входом второй группы входов И первого элемента И-ИЛИ-НЕ, вход третьей группы входов И второго элемента И-ИЛИ-НЕ подключен к четвертому входу блока памяти, блок пре-индикации содержит элемент И-НЕ и третий элемент И-ИЛИ-НЕ, первый, второй и третий входы элемента И-НЕ подключены к первому, третьему и пятому входам блока пре-индикации соответственно, первый, второй и третий входы первой группы входов И третьего элемента И-ИЛИ-НЕ соединены со вторым, четвертым и пятым входами блока пре-индикации соответственно, первый и второй входы второй группы входов И третьего элемента И-ИЛИ-НЕ подключены к четвертому и шестому входам блока пре-индикации соответственно, выход элемента И-НЕ соединен со вторым выходом блока пре-индикации, выход третьего элемента И-ИЛИ-НЕ подключен к первому выходу блока пре-индикации, а вход разрешения записи имеет нулевой спейсер.
22. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.18, отличающийся тем, что блок памяти содержит первый и второй элементы ИЛИ-И-НЕ, первые входы первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ подключены соответственно к первому и второму входам блока памяти, вторые входы первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ соединены с третьим входом блока памяти, выход первого элемента ИЛИ-И-НЕ подключен к первому выходу блока памяти и входу второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход которого соединен со вторым выходом блока памяти и входом второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ, вход третьей группы входов ИЛИ второго элемента ИЛИ-И-НЕ подключен к четвертому входу блока памяти, блок пре-индикации содержит элемент ИЛИ-НЕ и третий элемент ИЛИ-И-НЕ, первый, второй и третий входы элемента ИЛИ-НЕ подключены к первому, третьему и пятому входам блока пре-индикации соответственно, первый, второй и третий входы первой группы входов ИЛИ третьего элемента ИЛИ-И-НЕ соединены со вторым, четвертым и пятым входами блока пре-индикации соответственно, первый и второй входы второй группы входов ИЛИ третьего элемента ИЛИ-И-НЕ подключены к четвертому и шестому входам блока пре-индикации соответственно, выход элемента ИЛИ-НЕ соединен со вторым выходом блока пре-индикации, выход третьего элемента ИЛИ-И-НЕ подключен к первому выходу блока пре-индикации, а вход разрешения записи имеет единичный спейсер.
23. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.17, отличающийся тем, что блок памяти содержит третий и четвертый выходы, а в блок пре-индикации введены шестой и седьмой входы, подключенные к третьему и четвертому выходам блока памяти соответственно, а самосинхронный RS-триггер является двухтактным.
24. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.23, отличающийся тем, что введены вход предустановки триггера, четвертый вход блока памяти и восьмой вход блока пре-индикации, соединенные друг с другом, предустановка является самосинхронной, тип предустановки (установка 0 или 1) определяется функциональной характеристикой составляющих парафазного информационного входа и типом спейсера входа разрешения записи.
25. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.23, отличающийся тем, что блок памяти содержит первый и второй элементы И-ИЛИ-НЕ и два элемента ИЛИ-И-НЕ, первые входы первых групп входов И первого и второго элементов И-ИЛИ-НЕ подключены соответственно к первому и второму входам блока памяти, вторые входы первых групп входов И первого и второго элементов И-ИЛИ-НЕ соединены с третьим входом блока памяти и со вторыми входами первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ, выход первого элемента И-ИЛИ-НЕ подключен к первому входу первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ, входу второй группы входов И второго элемента И-ИЛИ-НЕ и третьему выходу блока памяти, выход второго элемента И-ИЛИ-НЕ соединен с первым входом первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ, входом второй группы входов И первого элемента И-ИЛИ-НЕ и четвертым выходом блока памяти, выход первого элемента ИЛИ-И-НЕ подключен к первому выходу блока памяти и входу второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход которого соединен со вторым выходом блока памяти и входом второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ, блок пре-индикации содержит третий и четвертый элементы И-ИЛИ-НЕ, первый и второй входы первой группы входов И третьего элемента И-ИЛИ-НЕ подключены соответственно к первому и пятому входам блока пре-индикации, входы второй и третьей групп входов И третьего элемента И-ИЛИ-НЕ соединены с шестым и третьим входами блока пре-индикации соответственно, первый и второй входы первой группы входов И четвертого элемента И-ИЛИ-НЕ подключены соответственно к второму и пятому входам блока пре-индикации, входы второй и третьей групп входов И четвертого элемента И-ИЛИ-НЕ соединены соответственно с седьмым и четвертым входами блока пре-индикации, выход третьего и четвертого элементов И-ИЛИ-НЕ подключены соответственно ко второму и первому выходам блока пре-индикации, а вход разрешения записи имеет нулевой спейсер.
26. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.25, отличающийся тем, что введены вход предустановки, четвертый вход блока памяти и восьмой вход блока пре-индикации, соединенные друг с другом, во второй элемент И-ИЛИ-НЕ блока памяти введена третья группа входов И, вход которой подключен к четвертому входу блока памяти, в первую группу входов ИЛИ второго элемента ИЛИ-И-НЕ блока памяти введен третий вход, подключенный к четвертому входу блока памяти, в четвертый элемент И-ИЛИ-НЕ введена четвертая группа входов И, вход которой подключен к восьмому входу блока пре-индикации.
27. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.23, отличающийся тем, что блок памяти содержит первый и второй элементы ИЛИ-И-НЕ и два элемента И-ИЛИ-НЕ, первые входы первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ подключены соответственно к первому и второму входам блока памяти, вторые входы первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ соединены с третьим входом блока памяти и со вторыми входами первых групп входов И первого и второго элементов И-ИЛИ-НЕ, выход первого элемента ИЛИ-И-НЕ подключен к первому входу первой группы входов И первого элемента И-ИЛИ-НЕ, входу второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ и третьему выходу блока памяти, выход второго элемента ИЛИ-И-НЕ соединен с первым входом первой группы входов И второго элемента И-ИЛИ-НЕ, входом второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ и четвертым выходом блока памяти, выход первого элемента И-ИЛИ-НЕ подключен к первому выходу блока памяти и входу второй группы входов И второго элемента И-ИЛИ-НЕ, выход которого соединен со вторым выходом блока памяти и входом второй группы входов И первого элемента И-ИЛИ-НЕ, блок пре-индикации содержит третий и четвертый элементы ИЛИ-И-НЕ, первый и второй входы первой группы входов ИЛИ третьего элемента ИЛИ-И-НЕ подключены соответственно к первому и пятому входам блока пре-индикации, входы второй и третьей групп входов ИЛИ третьего элемента ИЛИ-И-НЕ соединены с шестым и третьим входами блока пре-индикации соответственно, первый и второй входы первой группы входов ИЛИ четвертого элемента ИЛИ-И-НЕ подключены соответственно к второму и пятому входам блока пре-индикации, входы второй и третьей групп входов ИЛИ четвертого элемента ИЛИ-И-НЕ соединены соответственно с седьмым и четвертым входами блока пре-индикации, выход третьего и четвертого элементов ИЛИ-И-НЕ подключены соответственно ко второму и первому выходам блока пре-индикации, а вход разрешения записи имеет единичный спейсер.
28. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом и входом разрешения записи по п.27, отличающийся тем, что введены вход предустановки, четвертый вход блока памяти и восьмой вход блока пре-индикации, соединенные друг с другом, во второй элемент ИЛИ-И-НЕ блока памяти введена третья группа входов ИЛИ, вход которой подключен к четвертому входу блока памяти, в первую группу входов И второго элемента И-ИЛИ-НЕ блока памяти введен третий вход, подключенный к четвертому входу блока памяти, в четвертый элемент ИЛИ-И-НЕ введена четвертая группа входов ИЛИ, вход которой подключен к восьмому входу блока пре-индикации.
29. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.19, или 21, или 27, или 28, отличающийся тем, что блок индикации состоит из элемента ИЛИ-И-НЕ, первый и второй входы первой группы входов ИЛИ которого подключены к первому и третьему входам блока индикации соответственно, первый и второй входы второй группы входов ИЛИ соединены со вторым и четвертым входами блока индикации соответственно, выход элемента ИЛИ-И-НЕ подключен к выходу блока индикации.
30. Самосинхронный RS-триггер с повышенной помехоустойчивостью с парафазным информационным входом по п.20, или 22, или 25, или 26, отличающийся тем, что блок индикации состоит из элемента И-ИЛИ-НЕ, первый и второй входы первой группы входов И которого подключены к первому и третьему входам блока индикации соответственно, первый и второй входы второй группы входов И соединены со вторым и четвертым входами блока индикации соответственно, выход элемента И-ИЛИ-НЕ подключен к выходу блока индикации.
RU2009124990/08A 2009-07-01 2009-07-01 Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты) RU2427955C2 (ru)

Priority Applications (4)

Application Number Priority Date Filing Date Title
RU2009124990/08A RU2427955C2 (ru) 2009-07-01 2009-07-01 Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты)
US13/055,170 US8232825B2 (en) 2009-07-01 2010-05-28 Self-timed RS-trigger with the enhanced noise immunity
EP10794428.2A EP2406882A4 (en) 2009-07-01 2010-05-28 SELF-TIMER SENSOR WITH ENHANCED NOISE IMMUNITY
PCT/RU2010/000279 WO2011002337A1 (en) 2009-07-01 2010-05-28 Self-timed rs-trigger with the enhanced noise immunity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2009124990/08A RU2427955C2 (ru) 2009-07-01 2009-07-01 Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты)

Publications (2)

Publication Number Publication Date
RU2009124990A true RU2009124990A (ru) 2011-01-10
RU2427955C2 RU2427955C2 (ru) 2011-08-27

Family

ID=43411233

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009124990/08A RU2427955C2 (ru) 2009-07-01 2009-07-01 Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты)

Country Status (4)

Country Link
US (1) US8232825B2 (ru)
EP (1) EP2406882A4 (ru)
RU (1) RU2427955C2 (ru)
WO (1) WO2011002337A1 (ru)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2604682C1 (ru) * 2015-09-14 2016-12-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Rs-триггер
RU2615069C1 (ru) * 2015-12-22 2017-04-03 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Rs-триггер
RU2693297C1 (ru) * 2018-10-09 2019-07-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный асинхронный R-S триггер
RU2692041C1 (ru) * 2018-10-10 2019-06-19 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный синхронный R-S триггер
RU2693299C1 (ru) * 2018-10-16 2019-07-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный асинхронный R-S триггер на полевых транзисторах
RU2731438C2 (ru) * 2018-10-16 2020-09-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный синхронный R-S триггер
RU2702051C1 (ru) * 2018-10-16 2019-10-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный синхронный R-S триггер на полевых транзисторах
RU2695979C1 (ru) * 2018-12-21 2019-07-29 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Двоичный токовый пороговый rs-триггер
RU2718220C1 (ru) * 2019-12-11 2020-03-31 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Формирователь парафазного сигнала с единичным спейсером
RU2725781C1 (ru) * 2019-12-20 2020-07-06 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Сбоеустойчивый самосинхронный однотактный RS-триггер с единичным спейсером
RU2725780C1 (ru) * 2019-12-20 2020-07-06 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером
RU203342U1 (ru) * 2020-12-08 2021-04-01 федеральное государственное бюджетное образовательное учреждение высшего образования "Алтайский государственный технический университет им. И.И. Ползунова" (АлтГТУ) Малогабаритный информационно-стабильный R-S триггер

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609569A (en) * 1970-07-09 1971-09-28 Solid State Scient Devices Cor Logic system
SU1480098A1 (ru) 1987-07-20 1989-05-15 Пермский политехнический институт Апериодический RS-триггер
US5568430A (en) * 1995-12-04 1996-10-22 Etron Technology, Inc. Self timed address locking and data latching circuit
DE19743347C2 (de) * 1997-09-30 1999-08-12 Siemens Ag RS-Flip-Flop mit Enable-Eingängen
FI105424B (fi) 1998-09-18 2000-08-15 Nokia Networks Oy RS-kiikku ja sen avulla toteutettu taajuusjakaja
US6362674B1 (en) * 1999-01-25 2002-03-26 Agere Systems Guardian Corp. Method and apparatus for providing noise immunity for a binary signal path on a chip
EP1818942B1 (fr) * 2006-02-14 2011-07-06 Stmicroelectronics Sa Dispositif de mémoire non volatile
RU2319297C1 (ru) 2006-08-09 2008-03-10 Институт проблем информатики Российской академии наук (ИПИ РАН) D-триггер с самосинхронной предустановкой

Also Published As

Publication number Publication date
US20110121877A1 (en) 2011-05-26
WO2011002337A1 (en) 2011-01-06
US8232825B2 (en) 2012-07-31
EP2406882A4 (en) 2015-08-26
RU2427955C2 (ru) 2011-08-27
EP2406882A1 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
RU2009124990A (ru) Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты)
ATE553539T1 (de) Taktmodusbestimmung in einem speichersystem
RU2013134089A (ru) Логический модуль
TW200737712A (en) Common input/output terminal control circuit
RU2008114199A (ru) Самосинхронный триггер с однофазным информационным входом
RU2011129015A (ru) Формирователь парафазного сигнала с низким активным уровнем входа управления
RU2007141584A (ru) Самосинхронный однотактный d-триггер с низким активным уровнем сигнала управления
RU2007141586A (ru) Самосинхронный двухтактный d-триггер с низким активным уровнем сигнала управления
RU2007137779A (ru) Самосинхронный d-триггер
RU2487393C1 (ru) Устройство для ввода сигналов командной матрицы
ATE471615T1 (de) Filterstruktur für iterative signalverarbeitung
FR2957176B1 (fr) Puce electronique et circuit integre comportant une telle puce electronique
RU2007142221A (ru) Г-триггер с парафазными входами с нулевым спейсером
RU2005120896A (ru) Устройство поиска информации
RU2012155504A (ru) Устройство для приема информации по двум параллельным каналам связи
RU2012104153A (ru) Устройство для обнаружения отказов в шаговом электроприводе
RU2015149443A (ru) Аппаратно-программный комплекс для макетирования и отладки цифровых устройств на базе микроконтроллеров различных архитектур
CN202975613U (zh) 一种手戴装置电路
Bakke Buan et al. A category of wide subcategories
UA49227U (ru) Устройство для определения максимального числа
TW200638683A (en) Data synchronizer system
UA49422U (ru) Устройство для определения минимального числа
RU2007130256A (ru) Регулятор с релейной характеристикой
UA48601U (ru) Устройство для выбора экстремальных чисел
RU2007142219A (ru) Комбинированный г-триггер с нулевым спейсером

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner
PD4A Correction of name of patent owner